KR100244046B1 - 광검출용 반도체장치 - Google Patents

광검출용 반도체장치 Download PDF

Info

Publication number
KR100244046B1
KR100244046B1 KR1019970001282A KR19970001282A KR100244046B1 KR 100244046 B1 KR100244046 B1 KR 100244046B1 KR 1019970001282 A KR1019970001282 A KR 1019970001282A KR 19970001282 A KR19970001282 A KR 19970001282A KR 100244046 B1 KR100244046 B1 KR 100244046B1
Authority
KR
South Korea
Prior art keywords
layer
sige
type
concentration
photodiode
Prior art date
Application number
KR1019970001282A
Other languages
English (en)
Other versions
KR970060515A (ko
Inventor
다께노리 모리가와
쓰또무 다시로
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR970060515A publication Critical patent/KR970060515A/ko
Application granted granted Critical
Publication of KR100244046B1 publication Critical patent/KR100244046B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035236—Superlattices; Multiple quantum well structures
    • H01L31/035254—Superlattices; Multiple quantum well structures including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table, e.g. Si-SiGe superlattices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Light Receiving Elements (AREA)

Abstract

본 발명은 광검출용 반도체장치에 관한 것으로서, 상기 장치에 있어서 포토다이오드 광흡수층은 실리콘 기판(1)의 표면에 평행한 층을 형성하는 Si/SiGe 초격자층(6)과, 상기 Si/SiGe 초격자층을 사이에 끼고서 상부 및 하부에 형성되며 상기 Si/SiGe 초격자층중의 Ge 함유율보다 더 낮은 Ge 를 함유하는 P형 저Ge농도 SiGe 에피텍시얼층들(5,7)을 포함하며, 또한 상부의 SiGe 에피텍시얼층(7)의 바로 위에 형성된 고농도의 P+형 Si 콘택트층(8)과, 하부의 SiGe 에피텍시얼층(5)의 바로 아래에 형성된 고농도의 N+형 에피텍시얼층(2)을 포함한다. 바람직하게는, 상기 상부 및 하부의 SiGe 에피텍시얼층들(5,7)중의 Ge 농도는 적어도 1% 이상이다.

Description

광검출용 반도체장치
본 발명은 실리콘 기판상에 형성되는 광검출용 반도체장치에 관한 것이다.
고속과 장거리의 광파이버 통신을 수행하기 위해서는 1.3 ㎛ 파장대에 감도를 갖는 수광기가 필요하다. 종래에는 GaAs 등의 화합물을 이용한 수광기가 주로 활용되었다. 하지만, 1.3 ㎛ 파장대에 감도를 갖는 SiGe를 광흡수층으로 사용함으로써 실리콘 프로세스가 적용가능하게 되어 저가의 수광기가 실현가능하게 되었다. 예컨대, 비 잘라이 등(B. Jalai and et al.,1994)의 "Journal of Lightwave Technology" 의 pp 930-935와, 에이 스플레트 등(A. Splett and et al.,1994년 1월)의 "IEEE Photonics Technology Letter" 의 Vol.6, No.1의 pp 59-61에는, SiGe를 이용한 포토다이오드가 보고되고 있다.
이들 포토다이오드는, Si와 SiGe를 상호 교대로 놓아 초격자구조로서 광흡수층을 성장시킨후, 전극으로서 고농도 불순물층을 성장시켜 이를 메사형태(mesa form)로 에칭하여 제조한다. Si상에 직접 SiGe를 두께성장시키는 것은 격자 부정합으로 인해 어렵다. 하지만, 초격자구조에 의해 SiGe의 광흡수층의 총막두께를 크게하는 것이 가능하여 광의 흡수율을 증가시킨다.
도 1 은 비 잘라이 등이 개발한 광검출기의 구성을 나타내는 단면도이다. 도 1 에 있어서, 도면부호 61은 N+형 실리콘 기판 ; 62는 i형 Si 에피텍시얼층 ; 63은 i형 Si/SiGe 초격자층 ; 64는 i형 Si 에피텍시얼층 ; 65는 P+형 Si 에피텍시얼층 ; 66은 실리콘 산화막 ; 및 67은 알루미늄 전극을 나타낸다.
이 광검출기에서는, N+형 실리콘 기판(61)상에 i형 Si 에피텍시얼층(62)을 형성하고 i형 Si/SiGe 초격자층(63), i형 Si 에피텍시얼층(64) 및 P+형 Si 에피텍시얼층(65)을 형성한 이후, P+형 Si 에피텍시얼층(65), i형 Si 에피텍시얼층(64) 및 i형 Si/SiGe 초격자층(63)을 메사형태로 에칭하여 광도파로(optical waveguide)를 형성한다.
도 2 는 에이 스플레트 등이 개발한 광검출기의 구성을 나타내는 단면도이다. 도 2 에 있어서, 도면부호 71은 P형 실리콘 기판 ; 72는 P형 SiGe 에피텍시얼층 ; 73은 i형 Si/SiGe 초격자층 ; 74는 P형 Si 부퍼층 ; 75는 N+형 Si 콘택트층 ; 76은 실리콘 산화막 ; 및 77은 알루미늄 전극을 나타낸다.
이 광검출기에서는, P형 실리콘 기판(71)상에 P형 SiGe 에피텍시얼층(72)을 형성한후 i형 Si/SiGe 초격자층(73), P형 Si 부퍼층(74) 및 N+형 Si 콘택트층(75)을 형성한 이후, P형 SiGe 에피텍시얼층(72)에 달하게끔 N+형 Si 콘택트층(75), P형 Si 부퍼층(74) 및 i형 Si/SiGe 초격자층(73)을 메사형태로 에칭하여 리브형의 광도파로를 형성한다.
이들 포토다이오드 각각은 실리콘칩 단부측으로 부터 광을 입사하는 메사형(mesa type) 포토다이오드이다. 초격자층을 이용하는때 조차도, SiGe의 광흡수층의 두께의 합계는 1 ㎛로서 얇기 때문에, 코어직경이 10 ㎛인 광파이버로 부터의 광을 효율적으로 광흡수층에 안내하는 것이 필요하다.
비 잘라이 등이 개발한 광검출기의 경우, 메사형 포토다이오드의 쪼갬면에 직접 광을 입사한다. 즉, 이들은 광흡수층의 상부와 하부에 i형 Si 에피텍시얼층을 등폭으로 적층함으로써 클래드(clad)를 형성하여 광을 한정하는 수단을 고안했다.
에이 스플레트 등이 개발한 광검출기의 경우, 광의 입사면과 포토다이오드간에 광도파로를 설치하고 광흡수층에 대한 무한(evanescent) 파결합을 형성하여 광을 효율적으로 안내한다.
본 출원인은, 일본 특허공개공보 제 7-231113 호에서, 측벽에 절연막이 형성되어 있는 리세스부를 실리콘 기판표면에 설치하고 상기 리세스부내에 초고진공 CVD법(Ultra High Vacuum CVD method)으로 Si/SiGe 초격자층의 막을 형성하여 이를 포토다이오드의 광흡수층으로서 사용하는 기술을 개시하고 있다.
도 3 은 일본 특허공개공보 제 7-231113 호에 개시되어 있는 광검출기의 구성을 나타내는 평면도이고, 도 4 는 도 3 의 X-X'선의 단면도이며, 도 5 는 도 3 의 Y-Y'선의 단면도이다. 도 3 에서는, 소자의 표면에 형성된 실리콘 산화막을 도시하지 않았다. 도면부호들중, 81은 실리콘 기판 ; 82는 N+형 매립층 ; 83은 N형 에피텍시얼층 ; 84는 분리영역 ; 85는 P형 Si 에피텍시얼층 ; 86은 Si/SiGe 초격자층 ; 87은 P형 Si 부퍼층 ; 88은 P+형 Si 콘택트층 ; 89는 실리콘 산화막 ; 90은 콘택트 ; 91은 N+형 인출층 ; 92는 알루미늄 전극 ; 93은 광파이버 고정홈 ; 94는 광파이버 ; 및 95는 실리콘 칩이다.
이 광검출기에서는, 광파이버(94)로 부터의 입사광을 Si/SiGe 초격자층(86)의 면으로 부터 입사하게 된다. P형 실리콘 기판(81)상에 N+형 매립층(82)과 N형 에피텍시얼층(83)을 형성하여, N형 에피텍시얼층(83)의 표면으로 부터 N+형 매립층(82)에 달하게끔 분리영역(84)이 설치된다. 분리영역(84)에 의해 나누어진 영역내의 N형 에피텍시얼층(83)을 제거하여, N+형 매립층(82)상에 P형 Si 에피텍시얼층(85), Si/SiGe 초격자층(86), P형 Si 부퍼층(87) 및 P+형 Si 콘택트층(88)을 선택 에피텍시얼 성장기술로 순차적으로 형성한다. 광파이버(94)가 약 절반정도 매립되어 있는 깊이의 광파이버 고정홈(93)이 형성되어, 광파이버의 출사단부와 Si/SiGe 초격자층(86)의 단부가 서로 대향배치되어 있는 구조에 의해 광을 도입한다.
또한, N형 에피텍시얼층(83)을 관통하여 N+형 매립층(82)에 달하는 N+형 인출층(91)을 설치하여 N 영역의 단자가 인출되어 있다. 실리콘 산화막(89) 표면의 개구를 통해 P+형 Si 콘택트층(88)과 N+형 인출층(91)이 알루미늄 전극(92)에 접속되어 있다. 이 광검출기는 완전 플레이너형(planar type)으로 구성되며, 광도파로는 포함하지 않는다.
전술한 비 잘라이 등이 개발한 광검출기에서는, Si/SiGe 초격자층의 상부와 하부에 1 ㎛ 이상의 i형 에피텍시얼층들을 필요로 하여, 성장시간이 오래 걸린다는 문제점이 있다. 이는 SiGe층에 비해 Si 에피텍시얼층의 성장속도가 더 느리기 때문이다. 또한, i형 Si 에피텍시얼층은 1.3 ㎛ 대의 광에 대한 감도를 갖지 않기 때문에, 광흡수에는 기여하지 않는다.
더욱이, 전술한 에이 스플레트 등이 개발한 광검출기에서는, Si/SiGe 초격자층상에 설치된 P형 Si 부퍼층에서는 실리콘이 1.3 ㎛ 대의 광에 대한 감도를 갖지 않기 때문에 광흡수에는 기여하지 않는다는 문제점이 있다.
따라서, 본 발명은 광흡수 효율이 향상되고 생산성 향상으로 인해 포토다이오드의 제조에 필요한 시간이 단축되는 광검출용 반도체장치를 제공하는 것을 목적으로 한다.
도 1 은 비 잘라이 등(B. Jalai and et al.)이 발명한 광검출기의 구성을 나타내는 단면도.
도 2 는 에이 스플레트 등(A. Splett and et al.)이 발명한 광검출기의 구성을 나타내는 단면도.
도 3 은 일본 특허공개공보 제 7-231113 호에 개시되어 있는 광검출기의 구성을 나타내는 평면도.
도 4 는 도 3 의 X-X'선의 단면도.
도 5 는 도 3 의 Y-Y'선의 단면도.
도 6 은 본 발명의 제 1 실시예의 반도체장치의 평면도.
도 7 은 도 6 의 A-A'선의 단면도.
도 8a 는 실리콘 기판상에 N+형 매립층과 N형 에피텍시얼층을 순차적으로 성장시키는, 본 발명의 제 1 실시예의 반도체장치의 제조공정을 나타내는 정단면도.
도 8b 는 N형 에피텍시얼층의 표면으로 부터 N+형 매립층에 이르는 장방형의 프레임에 실리콘 산화막에 의해 에워싸인 리세스부를 형성한 상태를 나타내는 도면.
도 9a 는 리세스부에 포토다이오드부를 형성하는, 본 발명의 제 1 실시예의 반도체장치의 제조공정을 나타내는 정단면도.
도 9b 는 알루미늄 전극과 마스킹용 감광성 폴리이미드막을 형성한 상태를 나타내는 도면.
도 10 은 본 발명의 제 2 실시예의 반도체장치의 단면도.
도 11a 는 실리콘 기판상에 하부 P형 저Ge농도 SiGe 에피텍시얼층, Si/ SiGe 초격자층, 상부 P형 저Ge농도 SiGe 에피텍시얼층 및 N+콘택트층을 순차적으로 성장시키는, 본 발명의 제 2 실시예의 반도체장치의 제조공정을 나타내는 정단면도.
도 11b 는 하부 P형 저Ge농도 SiGe 에피텍시얼층을 메사형태로 에칭한 이후, 이 에칭부를 실리콘 산화막으로 피복시킨 상태를 나타내는 도면.
도 12a 는 광파이버에서의 굴절률과 광의 강도분포와의 관계를 나타내는 그래프.
도 12b 는 본 발명의 반도체장치에서의 굴절률과 광의 강도분포와의 관계를 나타내는 그래프.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 실리콘 기판 2 : N+형 에피텍시얼층 (매립층)
3 : N형 에피텍시얼층 4 : 실리콘 산화막
5 : 하부 P형 저Ge농도 SiGe 에피텍시얼층
6 : Si/SiGe 초격자층
7 : 상부 P형 저Ge농도 SiGe 에피텍시얼층
8 : P+형 Si 콘택트층
본 발명에 의해 제공되는 광검출용 반도체장치는 다음과 같이 요약된다. 실리콘 기판상에 포토다이오드가 형성되어 있는 광검출용 반도체장치가 상기 실리콘 기판의 표면에 평행한 층을 형성하는 Si/SiGe 초격자층과, 상기 Si/SiGe 초격자층을 사이에 끼고서 상부와 하부에 형성되는 SiGe 에피텍시얼층들을 포함하며, 이들 모두는 상기 포토다이오드의 광흡수층으로서의 역할을 한다. 또한, 상기 SiGe 에피텍시얼층의 Ge 농도가 상기 Si/SiGe 초격자층의 Ge 농도보다 더 낮다.
또한, 상부의 SiGe 에피텍시얼층의 바로 위에 고농도의 제 1 전도형 에피텍시얼층을 가지며, 하부의 SiGe 에피텍시얼층의 바로 아래에 고농도의 제 2 전도형 에피텍시얼층을 갖는다.
상부와 하부의 SiGe 에피텍시얼층들중의 Ge 농도는 적어도 1% 이상인 것이 바람직하다.
상기 Si/SiGe 초격자층과 상기 상부와 하부의 SiGe 에피텍시얼층들의 불순물 농도는 1 × 1016cm-3이하의 저농도이며, 또한 불순물이 전혀 없다.
더욱이, 상기 포토다이오드는 플레이너 구조로 형성되며, 또다르게는 메사 구조로 형성된다.
Si/SiGe 초격자층을 사이에 끼고서 상부와 하부에 SiGe 에피텍시얼층들이 형성되어 있고 상기 상부와 하부의 SiGe 에피텍시얼층들중의 Ge 농도가 상기 Si/SiGe 초격자층의 Ge 농도보다 더 낮게 설정되어 있기 때문에, 반도체장치는 광흡수층의 외측으로 갈수록 굴절률이 더 작아지는 구조를 갖는다. 결과적으로, 포토다이오드내에 광을 한정하는 것이 가능하며, Si/SiGe 초격자층 뿐만아니라 상부와 하부의 SiGe 에피텍시얼층들도 광흡수에 기여한다. 따라서, 포토다이오드 전체의 양자효율을 향상시킬 수가 있다.
더욱이, SiGe 에피텍시얼층의 Ge 함유율을 적어도 1% 이상으로 하여 Si 에피텍시얼층에 비해 성장속도가 더 빠르므로, 포토다이오드의 제조에 필요한 시간을 단축할 수가 있으며, 이로써 생산성을 향상시킬 수가 있다.
이하, 본 발명의 실시예를 첨부도면을 참조하여 설명한다. 도 6 은 본 발명의 제 1 실시예의 반도체장치의 평면도로서, 인출 알루미늄 전극과, 표면에 피막하는 실리콘 산화막은 생략하였다. 도 7 은 도 6 의 A-A'선의 단면도이다. 도면부호들중, 1은 실리콘 기판 ; 2는 고농도의 제 2 전도형 에피텍시얼층으로서 N+형 매립층 ; 3은 N형 에피텍시얼층 ; 4는 실리콘 산화막 ; 5는 하부 P형 저Ge농도 SiGe 에피텍시얼층 ; 6은 Si/SiGe 초격자층 ; 7은 상부 P형 저Ge농도 SiGe 에피텍시얼층 ; 8은 고농도의 제 1 전도형 에피텍시얼층으로서 P+형 Si 콘택트층 ; 9는 실리콘 산화막 ; 10은 콘택트 ; 11은 알루미늄 전극 ; 12는 광파이버 고정홈 ; 13은 광파이버 ; 14는 실리콘 칩 ; 21은 포토다이오드부이다.
이 반도체장치는 광파이버(13)로 부터 입사하는 광을 검출하는 광검출기이며, 실리콘 칩(14)내에 포토다이오드부(21)가 완전 플레이너구조로 형성되어 있다. 실리콘 기판(1)상에 N+형 매립층(2)과 N형 에피텍시얼층(3)을 순차성장시키고, 이후 포토다이오드부(21)를 형성한다. 실리콘 칩(14)의 일 단부에는 광파이버(13)를 고정하는 광파이버 고정홈(12)이 형성되어 있다. 광파이버 고정홈(12)의 깊이는 광파이버(13)의 반경보다 깊으며, 광파이버의 코어부분은 포토다이오드의 Si/SiGe 초격자층(6)과 대향하는 위치에 온다.
다음으로, 포토다이오드부(21)에 대하여 설명한다. N형 에피텍시얼층(3)의 표면으로 부터 N+형 매립층(2)에 달하는 장방형의 프레임에 실리콘 산화막(4)에 의해 에워싸인 리세스부를 형성하고, 이 리세스부에 하부 P형 저Ge농도 SiGe 에피텍시얼층(5), Si/SiGe 초격자층(6), 상부 P형 저Ge농도 SiGe 에피텍시얼층(7) 및 P+형 Si 콘택트층(8)을 순차성장시켜 충진한다.
실리콘칩(14)의 표면에는 보호막으로서 실리콘 산화막(9)을 형성한다. 더욱이, 실리콘 산화막(9)에 설치된 콘택트(10)에 의해 포토다이오드의 알루미늄 전극(11)이 설치된다.
다음으로, 본 발명의 반도체장치의 제조공정을 첨부도면을 참조하여 설명한다. 도 8a, 8b, 9a 및 9b 는 본 발명의 제 1 실시예의 반도체장치의 제조공정을 나타내는 정단면도로서, 도 8a 는 실리콘 기판상에 N+형 매립층과 N형 에피텍시얼층을 순차성장시키는 상태, 도 8b 는 N형 에피텍시얼층의 표면으로 부터 N+형 매립층에 달하는 장방형의 프레임에 실리콘 산화막(4)에 의해 에워싸인 리세스부를 형성한 상태, 도 9a 는 리세스부에 포토다이오드부를 형성한 상태, 도 9b 는 알루미늄 전극과 감광성 폴리이미드막을 형성한 상태를 나타낸 것이다. 도면들에 있어서 도면부호 16은 실리콘 산화막, 17은 포토다이오드 형성용 리세스부를 나타내며, 도 7 과 동일한 부분에 대해서는 동일 도면부호로 나타냈다.
먼저, 도 8a 에 나타낸 바와 같이, P형 실리콘 기판(1)상에 N+형 매립층(2)을 형성하고, 그 위에 N형 에피텍시얼층(3)을 예컨대 3 내지 4 ㎛ 정도의 두께로 하여 순차성장시킨다.
이어서, 도 8b 에 나타낸 바와 같이, 포토다이오드부(21)를 형성하는 위치에 N형 에피텍시얼층(3)에 대하여 실리콘 에칭을 행하여 약 3 내지 4 ㎛의 깊이가 되게끔 포토다이오드 형성용 리세스부(17)를 형성한다. 그리고, 포토다이오드 형성용 리세스부(17)의 측벽에 실리콘 산화막(4)을 형성한다. 이때, N형 에피텍시얼층(3)의 표면에는 실리콘 산화막(4)이 형성되지 않게 한다.
다음, 도 9a 에 나타낸 바와 같이, 포토다이오드 형성용 리세스부(17)의 바닥부에 노출되어 있는 N+형 매립층(2)상에, 산화막선택을 이용하여, 하부 P형 저Ge농도 SiGe 에피텍시얼층(5), Si/SiGe 초격자층(6), 상부 P형 저Ge농도 SiGe 에피텍시얼층(7) 및 P+형 Si 콘택트층(8)을 연속하여 선택성장시킨다. 하부 및 상부 P형 저Ge농도 SiGe 에피텍시얼층(5,7)의 두께는 약 1 ㎛로 하고, Ge 함유율은 약 1 내지 2%로 한다. 그리고, 이 경우 Si/SiGe 초격자층(6)의 Ge 함유율은 약 30%로 한다.
표면에 피막한 실리콘 산화막(16,4)의 일부를 예컨대 습식 에칭하여 제거한후, 실리콘 칩(14)의 표면의 보호막으로서 전체면에 실리콘 산화막(9)을 성장시킨다.
다음, 도 9b 에 나타낸 바와 같이, 개구된 실리콘 산화막(9)에 알루미늄 전극(11)을 설치한다. 다음 공정의 에칭이 비교적 깊기 때문에, 감광성 폴리이미드막(18)을 마스킹 재료로서 이용하여 막을 형성하고 패터닝(patterning)을 행하며, 최후에 도 7 에 나타낸 바와 같이 광파이버 고정홈(12)을 에칭에 의해 형성한다. 이때, 광파이버(13)가 1.3 ㎛대용의 싱글 모드 파이버(single mode fiber)이면, 이의 파이버 직경은 약 125 ㎛이기 때문에, 광파이버 고정홈(12)의 깊이는 약 65 ㎛로서, 광파이버(13)의 코어부가 광흡수층에 대응할 필요가 있다.
이상의 공정 이후에, 광파이버(13)를 광파이버 고정홈(12)에 고정함으로써 광검출기가 완성된다.
다음으로, 본 발명의 실시예의 반도체장치의 동작을 도 12a 와 12b를 참조하여 설명한다. 도 12a 와 12b 는 굴절률과 광의 강도분포간의 관계를 나타내는 그래프로서, 도 12a 는 광파이버에서의 관계를 나타낸 것이고 도 12b 는 본 발명의 반도체장치에서의 관계를 나타낸 것이다. 도면에 있어서, 도 6 과 7 에 동일한 부분에 대해서는 동일 도면부호로 나타냈다.
일반적으로, 광파이버를 통해 광이 전해지는 때에는, 도 12a 에 나타낸 바와 같이, 광은 코어의 중심에서 강도가 최고이고 외측으로 갈수록 점점 약해지도록 소정의 고정된 강도분포를 갖는다. 이는 광파이버의 코어중심으로 부터 외측으로 갈수록 굴절률이 더 작아지는 구조이기 때문이다.
SiGe내의 Ge함유율을 x 라고 가정한면, 굴절률은 h = 3.5 + 0.38x 라는 식에 의해 얻어진다. 이와 유사하게, 포토다이오드 내부에서, 본 발명에 의해 교시되는 바와 같이, Si/SiGe 초격자층을 사이에 두게끔 P형 저Ge농도 SiGe 에피텍시얼층들을 성장시키는때에, 광은 포토다이오드 내부에 도 12b 에 나타낸 바와 같은 강도분포를 가지며 한정된다.
종래기술에서와 같이 상부와 하부에 실리콘층들을 성장시키는 경우에는, 1.3 ㎛대의 광에 감도가 없어서, 도 12b 의 분포의 바닥의 부분은 광흡수에 기여하지 않는다. 하지만, 본 발명에 의해 교시되는 바와 같이, Ge를 함유시킴으로써, 바닥의 부분에서 조차도 광의 흡수가 가능하여 포토다이오드의 양자효율을 향상시킬 수가 있다.
P형 저Ge농도 SiGe 에피텍시얼층들(5,7)중의 Ge함유량이 1% 이상이면, Si 에피텍시얼층보다 성장속도가 대폭으로 빨라져 생산성이 향상된다.
더욱이, 회로설계상의 제약을 피하기위해, 약 1V 정도의 저전압에서 광흡수에 관여하는 부분인 Si/SiGe 초격자층(6)과 P형 저Ge농도 SiGe 에피텍시얼층(5,7)을 공핍화할 필요가 있으며, 이들의 불순물농도는 불순물이 전혀 없게, 그리고 또다르게는 1 × 1016cm-3이하의 저농도로 하는 것이 바람직하다.
다음으로, 본 발명의 제 2 실시예를 첨부도면을 참조하여 설명한다. 도 10은 본 발명의 제 2 실시예의 반도체장치의 단면도이며, 도 11a 와 11b 는 본 발명의 제 2 실시예의 반도체장치의 제조공정을 나타내는 정단면도이다. 특히,도 11 a 는 실리콘 기판상에 하부 P형 저Ge농도 SiGe 에피텍시얼층, Si/ SiGe 초격자층, 상부 P형 저Ge농도 SiGe 에피텍시얼층 및 N+형 Si 콘택트층을 순차성장시킨 상태를 나타낸 것이며, 도 11b 는 하부 P형 저Ge농도 SiGe 에피텍시얼층을 메사형태로 에칭한 이후, 이 에칭부를 실리콘 산화막으로 피복시킨 상태를 나타낸 것이다. 도면에 있어서, 도면부호 51은 P+형 실리콘 기판, 54는 실리콘 산화막, 55는 하부 P형 저Ge농도 SiGe 에피텍시얼층, 56은 Si/ SiGe 초격자층, 57은 상부 P형 저Ge농도 SiGe 에피텍시얼층, 58은 N+형 Si 콘택트층 및 61은 알루미늄 전극이다.
제 2 실시예에서는, 포토다이오드부가 메사형태로 되게끔 포토다이오드가 구성된다. P+형 실리콘 기판(51)상에 하부 P형 저Ge농도 SiGe 에피텍시얼층(55), Si/ SiGe 초격자층(56), 상부 P형 저Ge농도 SiGe 에피텍시얼층(57) 및 N+형 Si 콘택트층(58)을 순차성장시킨후 하부 P형 저Ge농도 SiGe 에피텍시얼층(55)을 에칭하고, 상기 에칭이 행해진 부분을 실리콘 산화막(54)으로 피복하며, 실리콘 산화막(54)을 N+형 Si 콘택트층(58)상에서 개구하여 알루미늄 전극(61)이 그 내에 끼워맞춰진다.
광을 도입하는 단부면은 실리콘 칩을 클리빙(cleaving)하여 얻어진다. 이 경우, 제 1 실시예와의 다른 점은 선택성장이 불필요하고 제조가 비교적 용이하다는 것이다. 더욱이, 광의 한정효과(a light confining effect)와 광흡수에 대한 효과가 제 1 실시예에서와 거의 동일하다.
다음으로, 제 2 실시예의 반도체장치의 제조공정을 첨부도면을 참조하여 설명한다. 먼저, 도 11a 에 나타낸 바와 같이, P+형 실리콘 기판(51)상에 하부 P형 저Ge농도 SiGe 에피텍시얼층(55), Si/ SiGe 초격자층(56), 상부 P형 저Ge농도 SiGe 에피텍시얼층(57) 및 N+형 Si 콘택트층(58)을 순차성장시킨다.
이어서, 도 11b 에 나타낸 바와 같이, 포토다이오드를 형성하는 장소에, 표면의 N+Si 콘택트층(58)으로 부터 하부 P형 저Ge농도 SiGe 에피텍시얼층(55)에 달하는 메사형태로 에칭한후, 전체표면에 실리콘 산화막(54)을 성장시킨다. 차후, N+Si 콘택트층(58)상의 실리콘 산화막(54)을 개구하여 상부전극으로서 알루미늄 전극(61)을 그 내에 설치한다.
이후, 광의 입사면을 인출하기 위해, 포토다이오드를 도 11b 의 화살표 부분을 클리빙하여 도 10 에 나타낸 바와 같은 구조로 제작한다.
이상, 본 발명에 따르면, Si/SiGe 초격자층을 사이에 끼고서 상부와 하부에 P형 저Ge농도 SiGe 에피텍시얼층들이 형성되어 있고 상기 상부와 하부의 SiGe 에피텍시얼층들중의 Ge 농도가 상기 Si/SiGe 초격자층의 Ge 농도보다 더 낮게 설정되어 있어 광흡수층의 외측으로 갈수록 굴절률이 더 작아지는 구조로 되어 있기 때문에, 포토다이오드중에서 광을 한정하는 것이 가능하다는 효과를 얻는다. 특히, SiGe층중의 Ge함유율이 증가하는 만큼 굴절률이 커지기 때문에, 광흡수층에 도파하는 광이 외측으로 벗어나기가 어렵다.
더욱이, Si/SiGe 초격자층 뿐만아니라 상부와 하부의 SiGe 에피텍시얼층들도 광흡수에 기여한다. 결국, 포토다이오드 전체의 양자효율을 향상시키는 효과가 얻어진다. 종래예의 Si 는 광흡수에 기여하지 않는다.
또한, SiGe 에피텍시얼층들중의 Ge함유율을 1% 이상으로 설정함으로써, 종래예의 Si 에피텍시얼층의 성장속도에 비해 성장속도를 크게 증가시킬 수가 있어서, 포토다이오드 제작에 필요한 시간이 단축되어 생산성을 향상시키는 효과가 있다.
전술한 설명에서 본 발명의 특징과 이점을 서술하였지만, 부분들의 배열에 있어 부속 청구항의 범위내에서 변화가 가능하다.

Claims (7)

  1. 실리콘 기판과,
    상기 실리콘 기판상에 형성된 포토다이오드와,
    상기 실리콘 기판의 표면에 평행한 층을 형성하고 상기 포토다이오드의 광흡수층으로서의 역할을 하는 Si/SiGe 초격자층과,
    상기 Si/SiGe 초격자층을 사이에 끼고서 상부 및 하부에 형성되고 또한 상기 포토다이오드의 광흡수층으로서의 역할을 하는 SiGe 에피텍시얼층들을 포함하며,
    상기 상부 및 하부의 SiGe 에피텍시얼층들중의 Ge 농도가 상기 Si/SiGe 초격자층의 Ge 농도보다 더 낮게 설정된 것을 특징으로 하는 광검출용 반도체장치.
  2. 제 1 항에 있어서,
    상기 상부의 SiGe 에피텍시얼층의 바로 위에 형성된 고농도의 제 1 전도형 에피텍시얼층과,
    상기 하부의 SiGe 에피텍시얼층의 바로 아래에 형성된 고농도의 제 2 전도형 에피텍시얼층을 포함하는 것을 특징으로 하는 광검출용 반도체장치.
  3. 제 1 항 또는 2 항에 있어서, 상기 상부 및 하부의 SiGe 에피텍시얼층들중의 Ge 농도가 1% 이상인 것을 특징으로 하는 광검출용 반도체장치.
  4. 제 1 항 또는 2 항에 있어서, 상기 Si/SiGe 초격자층과 상기 상부 및 하부의 SiGe 에피텍시얼층들의 불순물 농도가 1 × 1016cm-3이하의 저농도이거나 불순물이 전혀 없는 것을 특징으로 하는 광검출용 반도체장치.
  5. 제 3 항에 있어서, 상기 Si/SiGe 초격자층과 상기 상부 및 하부의 SiGe 에피텍시얼층들의 불순물 농도가 1 × 1016cm-3이하의 저농도이거나 불순물이 전혀 없는 것을 특징으로 하는 광검출용 반도체장치.
  6. 제 1 항에 있어서, 상기 포토다이오드가 플레이너 구조로 형성된 것을 특징으로 하는 광검출용 반도체장치.
  7. 제 1 항에 있어서, 상기 포토다이오드가 메사 구조로 형성된 것을 특징으로 하는 광검출용 반도체장치.
KR1019970001282A 1996-01-25 1997-01-17 광검출용 반도체장치 KR100244046B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8010899A JP2748914B2 (ja) 1996-01-25 1996-01-25 光検出用半導体装置
JP96-10899 1996-01-25

Publications (2)

Publication Number Publication Date
KR970060515A KR970060515A (ko) 1997-08-12
KR100244046B1 true KR100244046B1 (ko) 2000-02-01

Family

ID=11763156

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970001282A KR100244046B1 (ko) 1996-01-25 1997-01-17 광검출용 반도체장치

Country Status (4)

Country Link
US (1) US5796118A (ko)
JP (1) JP2748914B2 (ko)
KR (1) KR100244046B1 (ko)
DE (1) DE19700520A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100790208B1 (ko) * 2001-06-28 2008-01-02 매그나칩 반도체 유한회사 이미지센서 제조 방법
KR20190019809A (ko) * 2017-08-17 2019-02-27 한국전자통신연구원 융합 반도체 장치 및 그 제조 방법
US11361581B2 (en) 2019-11-18 2022-06-14 Samsung Display Co., Ltd. Optical sensor, electronic apparatus including the same and manufacturing method thereof

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3016371B2 (ja) * 1997-03-26 2000-03-06 日本電気株式会社 光検出器の製造方法
JPH10290023A (ja) * 1997-04-15 1998-10-27 Nec Corp 半導体光検出器
JPH11238902A (ja) * 1998-02-19 1999-08-31 Nec Corp 半導体光検出装置及び半導体光検出装置の製造方法
GB2367945B (en) * 2000-08-16 2004-10-20 Secr Defence Photodetector circuit
JP4168437B2 (ja) * 2000-11-09 2008-10-22 日本電気株式会社 半導体受光素子
JP3910817B2 (ja) * 2000-12-19 2007-04-25 ユーディナデバイス株式会社 半導体受光装置
US6787757B2 (en) 2001-05-03 2004-09-07 Microsemi Corporation Apparatus and methods for generating an electronic signal responsive to selected light
JP4037367B2 (ja) * 2002-02-08 2008-01-23 キネティック リミテッド 光検出器回路
GB0216069D0 (en) 2002-07-11 2002-08-21 Qinetiq Ltd Photodetector circuits
US7122392B2 (en) * 2003-06-30 2006-10-17 Intel Corporation Methods of forming a high germanium concentration silicon germanium alloy by epitaxial lateral overgrowth and structures formed thereby
US20060024067A1 (en) * 2004-07-28 2006-02-02 Koontz Elisabeth M Optical I/O chip for use with distinct electronic chip
US7329465B2 (en) * 2004-10-29 2008-02-12 3M Innovative Properties Company Optical films incorporating cyclic olefin copolymers
US20070262296A1 (en) * 2006-05-11 2007-11-15 Matthias Bauer Photodetectors employing germanium layers
US7902620B2 (en) * 2008-08-14 2011-03-08 International Business Machines Corporation Suspended germanium photodetector for silicon waveguide
JP5232981B2 (ja) * 2008-03-07 2013-07-10 日本電気株式会社 ＳｉＧｅフォトダイオード
US8330242B2 (en) * 2008-03-28 2012-12-11 Nec Corporation Semiconductor light-receiving element
CN107731976A (zh) * 2013-04-12 2018-02-23 深圳迈辽技术转移中心有限公司 二极管模组
US20160225812A1 (en) 2015-02-03 2016-08-04 Microsoft Technology Licensing, Llc Cmos depth image sensor with integrated shallow trench isolation structures
JP6488854B2 (ja) * 2015-04-22 2019-03-27 住友電気工業株式会社 半導体積層体および受光素子
US10861896B2 (en) * 2018-07-27 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Capping structure to reduce dark current in image sensors
EP3998476A4 (en) * 2019-07-10 2023-08-09 Hamamatsu Photonics K.K. SEMICONDUCTOR DEVICE INSPECTION METHOD AND SEMICONDUCTOR DEVICE INSPECTION DEVICE
US11404590B2 (en) * 2019-09-20 2022-08-02 Taiwan Semiconductor Manufacturing Company Ltd. Photo sensing device and method of fabricating the photo sensing device
US11393939B2 (en) * 2019-09-20 2022-07-19 Taiwan Semiconductor Manufacturing Company Ltd. Photo sensing device and method of fabricating the photo sensing device
US11393940B2 (en) * 2019-09-20 2022-07-19 Taiwan Semiconductor Manufacturing Co., Ltd. Photodetector and method for forming the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2874570B2 (ja) * 1993-12-20 1999-03-24 日本電気株式会社 半導体装置およびその製造方法
US5576221A (en) * 1993-12-20 1996-11-19 Nec Corporation Manufacturing method of semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100790208B1 (ko) * 2001-06-28 2008-01-02 매그나칩 반도체 유한회사 이미지센서 제조 방법
KR20190019809A (ko) * 2017-08-17 2019-02-27 한국전자통신연구원 융합 반도체 장치 및 그 제조 방법
KR102549586B1 (ko) * 2017-08-17 2023-07-03 한국전자통신연구원 융합 반도체 장치 및 그 제조 방법
US11361581B2 (en) 2019-11-18 2022-06-14 Samsung Display Co., Ltd. Optical sensor, electronic apparatus including the same and manufacturing method thereof

Also Published As

Publication number Publication date
KR970060515A (ko) 1997-08-12
DE19700520A1 (de) 1997-08-07
JPH09205222A (ja) 1997-08-05
US5796118A (en) 1998-08-18
JP2748914B2 (ja) 1998-05-13

Similar Documents

Publication Publication Date Title
KR100244046B1 (ko) 광검출용 반도체장치
CA2776048C (en) System having light sensor with enhanced sensitivity
US5747860A (en) Method and apparatus for fabricating semiconductor device with photodiode
KR100244048B1 (ko) 광반도체 장치 및 그의 제조방법
US9279936B2 (en) Optical device having light sensor with doped regions
US6307242B1 (en) Semiconductor photo-detector with square-shaped optical wave-guide
US8723125B1 (en) Waveguide end-coupled infrared detector
US11251326B2 (en) Method of fabrication of a photonic chip comprising an SACM-APD photodiode optically coupled to an integrated waveguide
CN109786497B (zh) 单行载流子光电探测器
EP0709901B1 (en) Fabrication process for a silicon photosensitive element
JP2988353B2 (ja) 光検出用の半導体装置及びその製造方法
KR100244049B1 (ko) 반도체 장치
CN112786717B (zh) 一种微环耦合多通道集成光电探测器
US8639065B2 (en) System having avalanche effect light sensor with enhanced sensitivity
JP5480512B2 (ja) 光検出器およびそれを備えた光集積回路装置
WO2008080428A1 (en) Waveguide photodetector in germanium on silicon
KR100624415B1 (ko) 광디바이스 및 그 제조방법
JPH07231113A (ja) 半導体装置およびその製造方法
JPH06268196A (ja) 光集積装置
EP0793279B1 (en) Semiconductor waveguide photodetector
JP4158197B2 (ja) 受光素子
JP3008912B2 (ja) 半導体光検出器及びその製造方法
JP3138199B2 (ja) 半導体導波路型受光素子およびその製造方法
CN1768416A (zh) 集成于绝缘衬底上外延硅薄板上的多晶锗基波导检测器
CN108987530B (zh) 光电探测器的制作方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021107

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee