JP6146199B2 - 半導体ナノワイヤの製造方法及び光半導体装置の製造方法 - Google Patents

半導体ナノワイヤの製造方法及び光半導体装置の製造方法 Download PDF

Info

Publication number
JP6146199B2
JP6146199B2 JP2013166614A JP2013166614A JP6146199B2 JP 6146199 B2 JP6146199 B2 JP 6146199B2 JP 2013166614 A JP2013166614 A JP 2013166614A JP 2013166614 A JP2013166614 A JP 2013166614A JP 6146199 B2 JP6146199 B2 JP 6146199B2
Authority
JP
Japan
Prior art keywords
semiconductor
forming
gas containing
nanowire
semiconductor nanowire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013166614A
Other languages
English (en)
Other versions
JP2015034115A (ja
Inventor
研一 河口
研一 河口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2013166614A priority Critical patent/JP6146199B2/ja
Publication of JP2015034115A publication Critical patent/JP2015034115A/ja
Application granted granted Critical
Publication of JP6146199B2 publication Critical patent/JP6146199B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/544Solar cells from Group III-V materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Description

本発明は、半導体ナノワイヤの製造方法及び光半導体装置の製造方法に関する。
微小な縦型半導体デバイスを形成する手法として、ボトムアップにより半導体ナノワイヤを形成し、この半導体ナノワイヤをコアとして縦型半導体デバイスを形成する方法がある。このような複数の縦型半導体デバイスを2次元的に形成することにより、2次元の受光素子や発光素子を容易に形成することができる。
2次元の受光素子や発光素子においては、電極を形成する必要があるため、形成される半導体ナノワイヤは、所定の間隔以上、例えば、10μm以上の間隔で形成されていることが求められている。
このような半導体ナノワイヤの製造方法としては、半導体基板の表面において、半導体ナノワイヤが形成される領域に開口部を有するマスクを形成し、MOVPE(Metalorganic vapor phase epitaxy:有機金属気相成長)法により形成する方法がある。即ち、特許文献1に開示されているように、MOVPE法により、マスクの開口部において選択成長させることにより半導体ナノワイヤを形成する方法がある。
しかしながら、この方法では、マスクの開口部の間隔が広くなると、マスクの開口部以外の領域、即ち、開口部と開口部との間におけるマスクの上にも半導体材料が堆積する場合があり、マスクの開口部においてのみ半導体ナノワイヤを形成することは困難である。尚、特許文献1においては、マスクの開口部の間隔が1μm程度と短い場合において開示されているが、マスクの開口部の間隔が10μm以上の場合には、開口部と開口部の間におけるマスクの上にも半導体材料が堆積する傾向が高くなる。
また、半導体ナノワイヤを長く形成する方法としては、非特許文献1に開示されているように、金属触媒を用いたVLS(vapor liquid solid)成長により形成する方法がある。
特開2010−58988号公報
Dan Dalacu, Khaled Mnaymneh, Jean Lapointe, Xiaohua Wu, Philip J. Poole, Gabriele Bulgarini, Val Zwiller, and Michael E. Reimer, "Ultraclean Emission from InAsP Quantum Dots in Defect−Free Wurtzite InP Nanowires" Nano Lett. 2012, 12, 5919−5923
しかしながら、非特許文献1に開示されている方法では、化学分子線エピタキシー(CBE:chemical beam epitaxy)という、成長室における圧力が1×10−6〜1×10−2Torrの高真空環境において結晶成長させる特殊な結晶成長法が用いられている。このため、製造装置が高価なものとなり、スループットも低い。よって、MOVPE等のように反応炉の圧力が5Torr以上である汎用的な製造装置を用いることができれば、低コストで半導体ナノワイヤを形成することができる。尚、非特許文献1においては、マスクの開口部における間隔が1μm以下の場合が開示されている。
従って、低コストで、例えば、10μm間隔以上の広い間隔で、III−V族化合物半導体の半導体ナノワイヤを形成することのできる半導体ナノワイヤの製造方法が求められている。
本実施の形態の一観点によれば、III−V族化合物半導体により形成された半導体基板の上に、開口部を有する絶縁体膜を形成する工程と、前記絶縁体膜の前記開口部における前記半導体基板の上に、金属膜を形成する工程と、加熱することにより、前記金属膜に含まれる金属元素と前記半導体基板に含まれるIII族元素とにより金属触媒となる微粒子を形成する工程と、III族元素を含む原料ガスとV族元素を含む原料ガスとハロゲンを含むガスとを供給することにより、前記金属触媒となる微粒子が形成されている領域に、III−V族化合物半導体を成長させて半導体ナノワイヤを形成する工程と、を有し、前記半導体ナノワイヤは、前記半導体基板の表面に複数形成されるものであって、形成される前記半導体ナノワイヤの間隔は、10μm以上であることを特徴とする。
また、本実施の形態の他の一観点によれば、III−V族化合物半導体により形成された半導体基板の上に、開口部を有する絶縁体膜を形成する工程と、前記絶縁体膜の前記開口部における前記半導体基板の上に、金属膜を形成する工程と、加熱することにより、前記金属膜に含まれる金属元素と前記半導体基板に含まれるIII族元素とにより金属触媒となる微粒子を形成する工程と、III族元素を含む原料ガスとV族元素を含む原料ガスとハロゲンを含むガスとを供給することにより、前記金属触媒となる微粒子が形成されている領域に、III−V族化合物半導体を成長させて半導体ナノワイヤを形成する工程と、前記半導体ナノワイヤの周囲にIII−V族化合物半導体により活性層を形成し、前記活性層の周囲にIII−V族化合物半導体によりクラッド層を形成する工程と、 前記クラッド層の周囲に上部電極を形成する工程と、前記半導体基板の裏面に下部電極を形成する工程と、を有し、前記半導体ナノワイヤは、前記半導体基板の表面に複数形成されるものであって、形成される前記半導体ナノワイヤの間隔は、10μm以上であることを特徴とする。
開示の半導体ナノワイヤの製造方法によれば、低コストで、例えば、10μm間隔以上の広い間隔で、III−V族化合物半導体の半導体ナノワイヤを形成することができる。
金属触媒を用いた半導体ナノワイヤの製造方法の工程図(1) 金属触媒を用いた半導体ナノワイヤの製造方法の工程図(2) 金属触媒を用いた半導体ナノワイヤの製造方法の工程図(3) 図1〜図3に示される工程で形成される半導体ナノワイヤのSEM像 半導体ナノワイヤを形成する際のTMI流量と成長速度及び異常成長の割合の相関図 第1の実施の形態における半導体ナノワイヤの製造方法の工程図(1) 第1の実施の形態における半導体ナノワイヤの製造方法の工程図(2) 第1の実施の形態における半導体ナノワイヤの製造方法の工程図(3) 第1の実施の形態における半導体ナノワイヤのSEM像(1) 第1の実施の形態における半導体ナノワイヤのSEM像(2) 第2の実施の形態における半導体ナノワイヤの製造方法の工程図(1) 第2の実施の形態における半導体ナノワイヤの製造方法の工程図(2) 第2の実施の形態における半導体ナノワイヤの製造方法の工程図(3) 第3の実施の形態における光半導体装置の構造図 第3の実施の形態における光半導体装置の製造方法の工程図(1) 第3の実施の形態における光半導体装置の製造方法の工程図(2) 第3の実施の形態における光半導体装置の製造方法の工程図(3) 第3の実施の形態における光半導体装置の製造方法の工程図(4) 第3の実施の形態における光半導体装置の製造方法の工程図(5)
発明を実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
〔第1の実施の形態〕
前述した金属触媒を用いたVLS成長により、III−V族化合物半導体の半導体ナノワイヤを形成する方法について、図1〜図3に基づき説明する。
最初に、図1(a)に示すように、半導体基板910の上に、絶縁体膜である酸化シリコン膜920を形成する。半導体基板910には、InP(111)B基板が用いられており、酸化シリコン膜920は、CVD(Chemical Vapor Deposition:化学気相成長)により形成されており、形成される酸化シリコン膜920の厚さは約50nmである。
次に、図1(b)に示すように、酸化シリコン膜920の上に、開口部930aを有するレジストパターン930を形成する。具体的には、酸化シリコン膜920の上に、厚さが約200nmとなるようにレジストを塗布し、露光装置による露光、現像を行うことにより、略円形の開口部930aを有するレジストパターン930を形成する。この際、行われる露光は、紫外光による露光であってもよく、EB露光であってもよい。このようにして形成されるレジストパターン930における開口部930aは、後述する半導体ナノワイヤが形成される領域に対応した領域に形成され、形成される開口部930aの直径は、形成される半導体ナノワイヤの直径と略同じ80nm〜120nmである。また、レジストパターン930における開口部930aの中心同士の間隔は、例えば、10μm以上、100μm以下であってもよい。
次に、図1(c)に示すように、レジストパターン930の開口部930aにおける酸化シリコン膜920をウェットエッチングにより除去し、半導体基板910の表面を露出させることにより、酸化シリコン膜920に略円形の開口部920aを形成する。この際行われるウェットエッチングにおいては、エッチング液としてバッファドフッ酸(BHF)が用いられ、開口部920aにおいて酸化シリコンの残渣が残らないように、若干オーバーエッチングする。このように若干オーバーエッチングすることにより、酸化シリコン膜920に形成される開口部920aの直径は、レジストパターン930に形成される開口部930aの直径よりも広くすることができ、後述するリフトオフの工程を円滑に行うことができる。このようにして、酸化シリコン膜920に開口部920aが形成されるが、形成される開口部920aの中心同士の間隔は、レジストパターン930に形成される開口部930aの中心同士の間隔に対応しているため、10μm以上、100μm以下である。尚、本実施の形態においては、開口部920aが形成されている酸化シリコン膜920をマスクと記載する場合がある。
次に、図2(a)に示すように、金属触媒を形成するためのAu膜940aを真空蒸着による成膜により、厚さが約40nmとなるように形成する。この工程において成膜されるAu膜940aの厚さは、後述するリフトオフの工程を考慮して、酸化シリコン膜920の厚さよりも、薄い方が好ましい。
次に、図2(b)に示すように、有機溶剤等に浸漬させることにより、レジストパターン930の上に形成されているAu膜940aをレジストパターン930とともに除去する。これにより、酸化シリコン膜920の開口部920aに、金属触媒を形成するためのAu膜940aが残存する。
次に、図2(c)に示すように、ホスフィン(PH)雰囲気において加熱することにより、酸化シリコン膜920の開口部920aに形成されているAu膜940aのAuと、半導体基板910に含まれるInとを反応させて、Au−In微粒子940を形成する。具体的には、酸化シリコン膜920の開口部920aにAu膜940aが形成されている半導体基板910をMOVPE装置の反応炉内に設置し、反応炉内にPHを供給して反応炉内の圧力を50Torr〜75Torrとし、熱処理を行なう。この際行なわれる熱処理の温度は、600℃〜670℃である。このような熱処理を行なうことにより、酸化シリコン膜920の開口部920aに形成されているAu膜940aのAuと、半導体基板910に含まれるInとが反応し、金属触媒となるAu−In微粒子940が形成される。
次に、図3(a)に示すように、MOVPE装置の反応炉内にトリメチルインジウム(TMI)とPHを供給する。具体的には、半導体基板910の基板温度を400℃〜420℃とし、反応炉内に、TMIを約0.036ccmの流量で、PHを約155ccmの流量で、同時に約10分間供給する。尚、反応炉内の圧力は、約50Torrである。これにより、図3(b)に示すように、Au−In微粒子940が形成される領域において、InPが結晶成長し、InPにより半導体基板910面に略垂直に成長する半導体ナノワイヤ950が形成される。この際、半導体基板910面に略垂直に成長する半導体ナノワイヤ950の他に、図4にも示されるように、斜め方向に異常成長する半導体ナノワイヤ951等が形成されてしまう。図4は、上述した方法により形成された半導体ナノワイヤ950、951のSEM(Scanning Electron Microscope)像である。
このように、半導体基板910面に対し斜め方向に異常成長する半導体ナノワイヤ951が形成されると、所望とする縦型の半導体デバイスを作製することができない。即ち、半導体基板910面に対し斜め方向に異常成長する半導体ナノワイヤ951が形成されることなく、略垂直に成長する半導体ナノワイヤ950のみが形成されることが好ましい。
このため、MOVPEにおける成長条件を変えて、具体的には、MOVPE装置の反応炉内に供給されるTMIの流量を変えて、InPによる半導体ナノワイヤ950を成長させる実験を行なった。この結果を図5に示す。図5は、MOVPE装置の反応炉内に供給されるTMIの流量と、半導体ナノワイヤ950の成長速度及び異常成長の割合の関係を示すものである。図5に示されるように、供給されるTMIの流量を減少させると、異常成長の割合が減少する傾向にあるが、これに伴い、成長速度も低下してしまう。具体的には、TMIの流量が約0.012ccmにした場合には、異常成長の割合を約17%にすることができるが、成長速度は、8μm/hとなり、更に、異常成長の割合を減らすため、TMIの流量を減らすと、成長速度も更に低くなってしまう。
従って、供給されるTMIの流量を減少させることにより、異常成長の割合を減らすことは可能である。しかしながら、この場合、異常成長のないものは得られない可能性があり、また、例え異常成長のないものが得られたとしても、極めて成長速度が遅いため実用的ではないと考えられる。
(半導体ナノワイヤの製造方法)
次に、本実施の形態におけるIII−V族化合物半導体による半導体ナノワイヤの製造方法として、InPによる半導体ナノワイヤの製造方法について、図6〜図8に基づき説明する。
最初に、図6(a)に示すように、半導体基板10の上に、絶縁体膜である酸化シリコン膜20を形成する。半導体基板10には、InP(111)B基板が用いられており、酸化シリコン膜20は、CVDにより形成されており、形成される酸化シリコン膜20の厚さは約50nmである。尚、本実施の形態においては、酸化シリコン膜20を用いた場合について説明するが、絶縁体膜は、酸化シリコン膜20に代えて、窒化シリコン膜、酸窒化シリコン膜等を用いることが好ましい。また、絶縁体膜はアモルファスであることが好ましい。
次に、図6(b)に示すように、酸化シリコン膜20の上に、開口部30aを有するレジストパターン30を形成する。具体的には、酸化シリコン膜20の上に、厚さが約200nmとなるようにレジストを塗布し、露光装置による露光、現像を行うことにより、略円形の開口部30aを有するレジストパターン30を形成する。この際、行われる露光は、紫外光による露光であってもよく、EB露光であってもよい。このようにして形成されるレジストパターン30の開口部30aは、後述する半導体ナノワイヤが形成される領域に対応した領域に形成され、形成される開口部30aの直径は、形成される半導体ナノワイヤの直径と略同じ80nm〜120nmである。また、レジストパターン30における開口部30aの中心同士の間隔は、例えば、10μm以上、100μm以下であってもよい。
次に、図6(c)に示すように、レジストパターン30の開口部30aにおける酸化シリコン膜20をウェットエッチングにより除去し、半導体基板10の表面を露出させることにより、酸化シリコン膜20に略円形の開口部20aを形成する。この際行われるウェットエッチングにおいては、エッチング液としてバッファドフッ酸(BHF)が用いられ、開口部20aにおいて酸化シリコンの残渣が残らないように、若干オーバーエッチングする。このように若干オーバーエッチングすることにより、酸化シリコン膜20に形成される開口部20aの直径は、レジストパターン30に形成される開口部30aの直径よりも広くすることができ、後述するリフトオフの工程を円滑に行うことができる。このようにして、酸化シリコン膜20に開口部20aが形成されるが、形成される開口部20aの中心同士の間隔は、レジストパターン30に形成される開口部30aの中心同士の間隔に対応しているため、10μm以上、100μm以下である。尚、本実施の形態においては、開口部20aが形成されている酸化シリコン膜20をマスクと記載する場合がある。
次に、図7(a)に示すように、金属触媒を形成するためのAu膜40aを真空蒸着による成膜により、厚さが約40nmとなるように形成する。この工程において成膜されるAu膜40aの厚さは、後述するリフトオフの工程を考慮して、酸化シリコン膜20の厚さよりも、薄い方が好ましい。
次に、図7(b)に示すように、有機溶剤等に浸漬させることにより、レジストパターン30の上に形成されているAu膜40aをレジストパターン30とともに除去する。これにより、酸化シリコン膜20の開口部20aに、金属触媒を形成するためのAu膜40aが残存する。
次に、図7(c)に示すように、ホスフィン(PH)雰囲気において加熱することにより、酸化シリコン膜20の開口部20aに形成されているAu膜40aのAuと、半導体基板10に含まれるInとを反応させて、Au−In微粒子40を形成する。具体的には、酸化シリコン膜20の開口部20aにAu膜40aが形成されている半導体基板10をMOVPE装置の反応炉内に設置し、反応炉内にPHを供給して反応炉内の圧力を50Torr〜75Torrとし、熱処理を行なう。この際行なわれる熱処理の温度は、600℃〜670℃である。このような熱処理を行なうことにより、酸化シリコン膜20の開口部20aに形成されているAu膜40aのAuと、半導体基板10に含まれるInとが反応し、金属触媒となるAu−In微粒子40が形成される。
次に、図8(a)に示すように、MOVPE装置の反応炉内にトリメチルインジウム(TMI)とPHとHClを供給する。具体的には、半導体基板10の基板温度を380℃〜420℃とし、反応炉内に、TMIを約0.036ccmの流量で、PHを約155ccmの流量で、HClを約0.012ccmの流量で、同時に約10分間供給する。この際、反応炉内の圧力は、50Torr〜75Torrである。尚、ガスを供給する際には、エッチング等による影響のない範囲で、ガスの供給を開始するタイミングがずれていてもよい(例えば、1秒以下)。また、TMIはIII族元素を含む原料ガスであり、PHはV族元素を含む原料ガスである。
これにより、図8(b)に示すように、Au−In微粒子40が形成される領域において、InPが結晶成長し、長さが約3μmのInPにより、半導体基板10面に略垂直に成長する半導体ナノワイヤ50が形成される。尚、半導体ナノワイヤ50の長さは、成長時間を調整することにより調整可能である。この際、半導体基板10面に略垂直に成長する半導体ナノワイヤ50の他には、図9及び図10に示されるように、斜め方向に異常成長するナノワイヤ等が形成されることはない。図9及び図10は、上述した方法により形成された半導体ナノワイヤ50のSEM像であり、図9は、図10の一部を拡大して得られたSEM像である。また、図9及び図10に示されるように、形成される半導体ナノワイヤ50の間隔は10μm以上である。
本実施の形態においては、金属触媒を形成するための材料に金を用いたが、ニッケル(Ni)、銅(Cu)等を用いてもよい。また、半導体ナノワイヤ50を成長させる際には、TMIとPHとHClを供給したが、HClに代えてハロゲンを含むガス、より好ましくは塩素(Cl)や臭素(Br)を成分として含むガスを用いてもよい。例えば、ジクロロプロパン(CCl)や四臭化炭素(CBr)等を用いてもよい。
本実施の形態における半導体ナノワイヤの製造方法においては、図9等に示されるように、半導体基板10面に対し斜め方向に異常成長する半導体ナノワイヤが形成されることなく、マスクとなる酸化シリコン膜20の上に、半導体材料が堆積することがない。このことについて説明する。
図4に示されるように半導体基板910面に対して斜め方向に異常成長する半導体ナノワイヤ951が形成されるのは、半導体ナノワイヤの成長における原料供給に寄与していた表面拡散よりも気相拡散による影響が大きくなったことによるものと考えられる。即ち、酸化シリコン膜に形成されている開口部の中心同士の間隔が広くなると、半導体ナノワイヤの成長における原料供給に寄与していた表面拡散よりも気相拡散による影響が大きくなるものと考えられる。
このため、気相拡散によって、酸化シリコン膜の開口部にInが集中し、Au−In微粒子に取り込みきれなかったInにより、開口部の周囲にInドロップレットが形成される。このように形成されたInドロップレットは自己触媒となり、半導体基板910面に対して斜め方向に異常成長する。このような斜め方向の異常成長により、異常成長する半導体ナノワイヤ951が形成されるものと推察される。
また、表面拡散における拡散長は数100nm〜数μmであることから、マスクとなる酸化シリコン膜の開口部の間隔が、これよりも広くなると、半導体ナノワイヤの成長に寄与しないものが酸化シリコン膜に堆積する場合がある。これにより、酸化シリコン膜の上に半導体材料の堆積物が形成されるものと推察される。
本実施の形態においては、半導体ナノワイヤを形成する際に、TMIとPHとともに、HClを供給している。HClはIn等のIII族元素に対して気相エッチング作用があるため、Au−In微粒子に取り込みきれなかったInを確実に除去することができる。同時に、マスクとなる酸化シリコン膜の上に半導体材料が堆積することを抑制する効果がある。尚、HClに代えて、ハロゲンを含むガス等であれば同様の効果を得ることができるものと考えられる。
よって、上述した本実施の形態における半導体ナノワイヤの製造方法により、図9及び図10に示されるように、異常成長する半導体ナノワイヤがまったく形成されることなく、半導体基板10面に対し略垂直に成長する半導体ナノワイヤを形成することができる。本実施の形態においては、半導体ナノワイヤの成長速度は、18μm/hであり、実用的にも十分に早い成長速度である。
また、本実施の形態においては、酸化シリコン膜に形成された開口部の間隔が狭い場合、例えば、間隔が1μmの場合においても、成長条件の自由度を広げることができる等の効果がある。即ち、半導体ナノワイヤの成長速度を早めるため、原料の供給量を増やした場合、半導体ナノワイヤの異常成長や、酸化シリコン膜の上に半導体材料が堆積する可能性が高いが、本実施の形態においては、このような可能性を抑制することができる。
尚、本実施の形態においては、InPの場合について説明したが、他のIII−V族化合物半導体を用いた半導体ナノワイヤを製造する場合についても同様であるものと考えられる。
〔第2の実施の形態〕
次に、第2の実施の形態について説明する。本実施の形態は、III−V族化合物半導体による半導体ナノワイヤの製造方法として、GaAsによる半導体ナノワイヤの製造方法について、図11から図13に基づき説明する。
最初に、図11(a)に示すように、半導体基板110の上に、酸化シリコン膜20を形成する。半導体基板110には、GaAs(111)B基板が用いられており、酸化シリコン膜20は、CVDにより形成されており、形成される酸化シリコン膜20の厚さは約50nmである。
次に、図11(b)に示すように、酸化シリコン膜20の上に、開口部30aを有するレジストパターン30を形成する。具体的には、酸化シリコン膜20の上に、厚さが約200nmとなるようにレジストを塗布し、露光装置による露光、現像を行うことにより、略円形の開口部30aを有するレジストパターン30を形成する。この際、行われる露光は、紫外光による露光であってもよく、EB露光であってもよい。このようにして形成されるレジストパターン30の開口部30aは、後述する半導体ナノワイヤが形成される領域に対応した領域に形成され、形成される開口部30aの直径は、形成される半導体ナノワイヤの直径と略同じ80nm〜120nmである。また、レジストパターン30における開口部30aの中心同士の間隔は、例えば、10μm以上、100μm以下であってもよい。
次に、図11(c)に示すように、レジストパターン30の開口部30aにおける酸化シリコン膜20をウェットエッチングにより除去し、半導体基板10の表面を露出させることにより、酸化シリコン膜20に略円形の開口部20aを形成する。この際行われるウェットエッチングにおいては、エッチング液としてバッファドフッ酸(BHF)が用いられ、開口部20aにおいて酸化シリコンの残渣が残らないように、若干オーバーエッチングする。このように若干オーバーエッチングすることにより、酸化シリコン膜20に形成される開口部20aの直径は、レジストパターン30に形成される開口部30aの直径よりも広くすることができ、後述するリフトオフの工程を円滑に行うことができる。このようにして、酸化シリコン膜20に開口部20aが形成されるが、形成される開口部20aの中心同士の間隔は、レジストパターン30に形成される開口部30aの中心同士の間隔に対応しているため、10μm以上、100μm以下である。尚、本実施の形態においては、開口部20aが形成されている酸化シリコン膜20をマスクと記載する場合がある。
次に、図12(a)に示すように、金属触媒を形成するためのAu膜140aを真空蒸着による成膜により、厚さが約40nmとなるように形成する。この工程において成膜されるAu膜40aの厚さは、後述するリフトオフの工程を考慮して、酸化シリコン膜20の厚さよりも、薄い方が好ましい。
次に、図12(b)に示すように、有機溶剤等に浸漬させることにより、レジストパターン30の上に形成されているAu膜140aをレジストパターン30とともに除去する。これにより、酸化シリコン膜20の開口部20aに、金属触媒を形成するためのAu膜140aが残存する。
次に、図12(c)に示すように、アルシン(AsH)雰囲気において加熱することにより、酸化シリコン膜20の開口部20aに形成されているAu膜140aのAuと、半導体基板110に含まれるGaとを反応させて、Au−Ga微粒子140を形成する。具体的には、酸化シリコン膜20の開口部20aにAu膜140aが形成されている半導体基板110をMOVPE装置の反応炉内に設置し、反応炉内にAsHを供給して反応炉内の圧力を50Torr〜75Torrとし、熱処理を行なう。この際行なわれる熱処理の温度は、650℃〜700℃である。このような熱処理を行なうことにより、酸化シリコン膜20の開口部20aに形成されているAu膜140aのAuと、半導体基板110に含まれるGaとが反応し、金属触媒となるAu−Ga微粒子140が形成される。
次に、図13(a)に示すように、MOVPE装置の反応炉内にトリエチルガリウム(TEG)とAsHとHClを供給する。具体的には、半導体基板110の基板温度を450℃〜500℃とし、反応炉内に、TEGを約0.024ccmの流量で、AsHを約31ccmの流量で、CBrを約0.008ccmの流量で同時に約15分間供給する。この際、反応炉内の圧力は、50Torr〜75Torrである。尚、TEGはIII族元素を含む原料ガスであり、AsHはV族元素を含む原料ガスである。
これにより、図13(b)に示すように、Au−Ga微粒子140が形成される領域において、GaAsが結晶成長し、長さが約3μmのGaAsにより、半導体基板110面に略垂直に成長する半導体ナノワイヤ150が形成される。尚、半導体ナノワイヤ150の長さは、成長時間を調整することにより調整可能である。
上記以外の内容については、第1の実施の形態と同様である。
〔第3の実施の形態〕
次に、第3の実施の形態について説明する。本実施の形態は、第1の実施の形態において作製した半導体ナノワイヤ50を用いた本実施の形態における光半導体装置である縦型半導体デバイス及びこの製造方法である。
(光半導体装置)
本実施の形態における光半導体装置である縦型半導体デバイスについて、図14に基づき説明する。本実施の形態における光半導体装置は、第1の実施の形態において作製された半導体ナノワイヤ50と同様の構造の半導体ナノワイヤ250を用いた縦型半導体デバイスであり、発光素子、または受光素子となるものである。尚、本実施の形態においては、半導体基板210はn型となる不純物元素がドープされたn型基板、即ち、n−InP(111)B基板が用いられており、半導体ナノワイヤ250には、n型となる不純物元素がドープされており、n−InPにより形成されている。半導体基板210及び半導体ナノワイヤ250においてドープされるn型となる不純物元素としては、硫黄(S)等が挙げられる。よって、本実施の形態における半導体基板210及び半導体ナノワイヤ250は、第1の実施の形態における半導体基板10と半導体ナノワイヤ50においてn型となる不純物元素がドープされたものが用いられている。
本実施の形態における光半導体装置は、n−InPにより形成された半導体ナノワイヤ250をコアとして、半導体ナノワイヤ250の周囲に量子井戸活性層260が形成されており、量子井戸活性層260の周囲には、クラッド層270が形成されている。量子井戸活性層260は、InAsP歪み量子井戸層を有するInGaAsP/InAsP活性層により形成されている。クラッド層270はp−InPにより形成されている。
半導体ナノワイヤ250、量子井戸活性層260、クラッド層270が露出している上面には、透明絶縁膜280aが形成されている。また、半導体ナノワイヤ250、量子井戸活性層260、クラッド層270が形成されていない領域の酸化シリコン膜20の上には、絶縁膜280bが形成されている。尚、本実施の形態においては、透明絶縁膜280a及び絶縁膜280bは、ともに窒化シリコン(SiN)により形成されている。また、クラッド層270の周囲及び絶縁膜280bの上の一部には、上部電極291が形成されており、半導体基板210の裏面には下部電極292が形成されている。
上述したように、本実施の形態においては、2次元的に形成されている複数の半導体ナノワイヤ250をコアとして、複数の半導体素子が2次元的に形成されている。本実施の形態において形成されている半導体ナノワイヤ250の中心同士の間隔Pは、10μm以上、例えば、50μmである。
(光半導体装置の製造方法)
次に、本実施の形態における半導体装置の製造方法について説明する。
最初に、図15(a)に示すように、半導体基板210の上に、酸化シリコン膜20を形成する。半導体基板210には、n型となる不純物元素として硫黄(S)が1×1018cm−3の濃度ドープされているn−InP(111)B基板が用いられている。また、酸化シリコン膜20は、CVDにより形成されており、形成される酸化シリコン膜20の厚さは約50nmである。
次に、図15(b)に示すように、酸化シリコン膜20の上に、開口部30aを有するレジストパターン30を形成する。具体的には、酸化シリコン膜20の上に、厚さが約200nmとなるようにレジストを塗布し、露光装置による露光、現像を行うことにより、略円形の開口部30aを有するレジストパターン30を形成する。この際、行われる露光は、紫外光による露光であってもよく、EB露光であってもよい。このようにして形成されるレジストパターン30の開口部30aは、後述する半導体ナノワイヤが形成される領域に対応した領域に形成され、形成される開口部30aの直径は、形成される半導体ナノワイヤの直径と略同じ80nm〜120nmである。また、レジストパターン30における開口部30aの中心同士の間隔は、10μm以上、100μm以下であってもよく、本実施の形態においては、50μmである。
次に、図15(c)に示すように、レジストパターン30の開口部30aにおける酸化シリコン膜20をウェットエッチングにより除去し、半導体基板210の表面を露出させることにより、酸化シリコン膜20に略円形の開口部20aを形成する。この際行われるウェットエッチングにおいては、エッチング液としてバッファドフッ酸(BHF)が用いられ、開口部20aにおいて酸化シリコンの残渣が残らないように、若干オーバーエッチングする。このように若干オーバーエッチングすることにより、酸化シリコン膜20に形成される開口部20aの直径は、レジストパターン30に形成される開口部30aの直径よりも広くすることができ、後述するリフトオフの工程を円滑に行うことができる。このようにして、酸化シリコン膜20に開口部20aが形成されるが、形成される開口部20aの中心同士の間隔は、レジストパターン30に形成される開口部30aの中心同士の間隔に対応しているため、10μm以上、100μm以下であってもよい。尚、本実施の形態において、レジストパターン30に形成される開口部30aの中心同士の間隔は50μmである。また、本実施の形態においては、開口部20aが形成されている酸化シリコン膜20をマスクと記載する場合がある。
次に、図16(a)に示すように、金属触媒を形成するためのAu膜40aを真空蒸着による成膜により、厚さが約40nmとなるように形成する。この工程において成膜されるAu膜40aの厚さは、後述するリフトオフの工程を考慮して、酸化シリコン膜20の厚さよりも、薄い方が好ましい。
次に、図16(b)に示すように、有機溶剤等に浸漬させることにより、レジストパターン30の上に形成されているAu膜40aをレジストパターン30とともに除去する。これにより、酸化シリコン膜20の開口部20aに、金属触媒を形成するためのAu膜40aが残存する。
次に、図16(c)に示すように、ホスフィン(PH)雰囲気において加熱することにより、酸化シリコン膜20の開口部20aに形成されているAu膜40aのAuと、半導体基板210に含まれるInとを反応させて、Au−In微粒子40を形成する。具体的には、酸化シリコン膜20の開口部20aにAu膜40aが形成されている半導体基板210をMOVPE装置の反応炉内に設置し、反応炉内にPHを供給して反応炉内の圧力を50Torr〜75Torrとし、熱処理を行なう。この際行なわれる熱処理の温度は、600℃〜670℃である。このような熱処理を行なうことにより、酸化シリコン膜20の開口部20aに形成されているAu膜40aのAuと、半導体基板210に含まれるInとが反応し、金属触媒となるAu−In微粒子40が形成される。
次に、図17(a)に示すように、MOVPE装置の反応炉内にトリメチルインジウム(TMI)とPHとHClとHSを供給する。具体的には、半導体基板210の基板温度を380℃〜420℃とし、反応炉内に、TMIを約0.036ccmの流量で、PHを約155ccmの流量で、HClを約0.012ccmの流量で、同時に約10分間供給する。尚、反応炉内の圧力は、50Torr〜75Torrである。HSはn型の不純物元素であるSを半導体ナノワイヤ250にドープしn−InPとするためのものであり、半導体ナノワイヤ250に含まれる不純物元素であるSの濃度が1×1018cm−3〜1×1020cm−3となるように供給する。
これにより、図17(b)に示すように、Au−In微粒子40が形成される領域において、InPが結晶成長し、長さが約3μmのInPによる半導体ナノワイヤ250が形成される。
次に、図17(c)に示すように、Au−In微粒子40を除去した後、MOVPEにより、半導体ナノワイヤ250の周囲に、量子井戸活性層260、クラッド層270を順次形成する。Au−In微粒子40は、ウェットエッチングにより除去され、この際用いられるエッチング液としては、ヨウ素とヨウ化カリウムとの混合水溶液を用いることができる。量子井戸活性層260は、InAsP歪み量子井戸層を有するInGaAsP/InAsP活性層により形成されており、TMI、TMG、アルシン(AsH)、ホスフィン(PH)の供給を制御することにより形成する。また、クラッド層270は、p−InPにより形成されており、TMI、ホスフィン(PH)、ジエチルジンク(DEZ)を供給することにより形成する。DEZは、クラッド層270内にp型となる不純物元素であるZnを供給するためものであり、クラッド層270には、p型となる不純物元素であるZnの濃度が5×1017cm−3〜2×1018cm−3となるように供給する。尚、量子井戸活性層260及びクラッド層270を形成する際の半導体基板210の基板温度は、500℃〜600℃である。この後、上部電極291との接触抵抗を低くするため、クラッド層270の周囲に、不図示のp−InGaAs層を厚さが10nm〜50nmとなるように形成し、形成されたp−InGaAs層の周囲に上部電極291を形成してもよい。
次に、図18(a)に示すように、酸化シリコン膜20、半導体ナノワイヤ250、量子井戸活性層260、クラッド層270を覆うように絶縁膜280を成膜する。具体的には、CVDによりSiNを成膜することにより絶縁膜280を形成する。この際成膜される絶縁膜280の膜厚は、酸化シリコン膜20の上、及び、半導体ナノワイヤ250、量子井戸活性層260、クラッド層270の上面において、500nm〜1500nmとなるように成膜する。尚、CVDでは、酸化シリコン膜20の上、及び、半導体ナノワイヤ250、量子井戸活性層260、クラッド層270の上面において成膜される絶縁膜280の膜厚よりも、クラッド層270の周囲に成膜される膜厚の方が薄くなるように成膜することができる。
次に、図18(b)に示すように、絶縁膜280に覆われている半導体ナノワイヤ250、量子井戸活性層260、クラッド層270が形成されている領域を除き、レジストパターン231を形成する。具体的には、絶縁膜280の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、レジストパターン231を形成する。
これにより、半導体ナノワイヤ250、量子井戸活性層260、クラッド層270が形成されている領域を覆っている絶縁膜280のみを露出させることができる。
次に、図18(c)に示すように、クラッド層270の周囲に形成されている露出している絶縁膜280をウェットエッチングにより除去する。この際、半導体ナノワイヤ250、量子井戸活性層260、クラッド層270の上面における絶縁膜280も一部除去される。しかしながら、絶縁膜280は、クラッド層270の周囲よりも、半導体ナノワイヤ250、量子井戸活性層260、クラッド層270の上面の方が厚く成膜されている。このため、クラッド層270の周囲における絶縁膜280を完全に除去しても、半導体ナノワイヤ250、量子井戸活性層260、クラッド層270の上面における絶縁膜280は一部除去され残存する。従って、半導体ナノワイヤ250、量子井戸活性層260、クラッド層270の上面においては、残存する絶縁膜280により透明絶縁膜280aが形成され、酸化シリコン膜20の上に残存する絶縁膜280が絶縁膜280bとなる。
次に、図19(a)に示すように、レジストパターン231を有機溶剤等により除去した後、上部電極291を形成するための金属膜291aを成膜する。この際成膜される金属膜291aは、Ti/Pt/Auの金属積層膜であり、スパッタリング又は真空蒸着により成膜する。
次に、図19(b)に示すように、上部電極291が形成される領域の金属膜291aの上に、レジストパターン232を形成する。具体的には、金属膜291aの上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、レジストパターン232を形成する。
次に、図19(c)に示すように、半導体ナノワイヤ250、量子井戸活性層260、クラッド層270の上面の上に形成されている金属膜291aをドライエッチングにより除去し、透明絶縁膜280aの表面を露出させる。これにより、残存する金属膜291aにより上部電極291が形成される。この後、レジストパターン232を有機溶剤等により除去し、更に、半導体基板210の裏面に、スパッタリング又は真空蒸着によりAuGe等により形成される金属膜を成膜することにより、下部電極292を形成する。このように形成された上部電極291はp側電極となり、下部電極292はn側電極となる。
以上の工程により、本実施の形態における光半導体装置を製造することができる。
尚、本実施の形態においては、半導体ナノワイヤ250がn−InPにより形成される場合について説明したが、第2の実施の形態のように金属ナノワイヤがn−GaAsにより形成されている場合においても同様に縦型半導体デバイスを作製することができる。また、この場合には、量子井戸活性層260及びクラッド層270は、コアとなる金属ナノワイヤを形成しているn−GaAsに対応した材料が用いられる。
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
上記の説明に関し、更に以下の付記を開示する。
(付記1)
III−V族化合物半導体により形成された半導体基板の上に、開口部を有する絶縁体膜を形成する工程と、
前記絶縁体膜の前記開口部における前記半導体基板の上に、金属膜を形成する工程と、
加熱することにより、前記金属膜に含まれる金属元素と前記半導体基板に含まれるIII族元素とにより金属触媒となる微粒子を形成する工程と、
III族元素を含む原料ガスとV族元素を含む原料ガスとハロゲンを含むガスとを供給することにより、前記金属触媒となる微粒子が形成されている領域に、III−V族化合物半導体を成長させて半導体ナノワイヤを形成する工程と、
を有することを特徴とする半導体ナノワイヤの製造方法。
(付記2)
前記半導体ナノワイヤを形成する工程は、III族元素を含む原料ガスとV族元素を含む原料ガスとハロゲンを含むガスとを同時に供給することを特徴とする付記1に記載の半導体ナノワイヤの製造方法。
(付記3)
前記金属膜は、Au、Ni、Cuのいずれかを含むものであることを特徴とする付記1または2に記載の半導体ナノワイヤの製造方法。
(付記4)
前記ハロゲンを含むガスは、ClまたはBrを含むガスであることを特徴とする付記1から3のいずれかに記載の半導体ナノワイヤの製造方法。
(付記5)
前記III−V族化合物半導体は、InまたはGaを含むものであることを特徴とする付記1から4のいずれかに記載の半導体ナノワイヤの製造方法。
(付記6)
前記III−V族化合物半導体は、InPまたはGaAsを含むものであることを特徴とする付記1から4のいずれかに記載の半導体ナノワイヤの製造方法。
(付記7)
前記半導体ナノワイヤは、有機金属気相成長法により形成されることを特徴とする付記1から6のいずれかに記載の半導体ナノワイヤの製造方法。
(付記8)
前記半導体ナノワイヤを形成する際の圧力は、5Torr以上であることを特徴とする付記1から7のいずれかに記載の半導体ナノワイヤの製造方法。
(付記9)
前記半導体ナノワイヤを形成する際の前記半導体ナノワイヤの成長速度は、5μm/h以上であることを特徴とする付記1から8のいずれかに記載の半導体ナノワイヤの製造方法。
(付記10)
前記半導体ナノワイヤを形成する際の前記半導体ナノワイヤの成長速度は、10μm/h以上であることを特徴とする付記1から8のいずれかに記載の半導体ナノワイヤの製造方法。
(付記11)
前記半導体ナノワイヤは、前記半導体基板の表面に複数形成されるものであって、
形成される前記半導体ナノワイヤの間隔は、10μm以上であることを特徴とする付記1から10のいずれかに記載の半導体ナノワイヤの製造方法。
(付記12)
前記絶縁体膜は酸化シリコン、窒化シリコン、酸窒化シリコンのうちのいずれかを含む材料により形成されていることを特徴とする付記1から11のいずれかに記載の半導体ナノワイヤの製造方法。
(付記13)
前記絶縁体膜は、化学気相成長により成膜することにより形成されていることを特徴とする付記12に記載の半導体ナノワイヤの製造方法。
(付記14)
前記開口部を有する絶縁体膜を形成する工程は、
前記半導体基板の上に絶縁体膜を成膜する工程と、
前記絶縁体膜の前記開口部が形成される領域に、開口部を有するレジストパターンを形成する工程と、
前記レジストパターンの開口部における前記絶縁体膜をウェットエッチングにより除去する工程と、
を含むものであって、
前記金属膜を形成する工程は、
前記絶縁体膜に前記開口部を形成した後、前記レジストパターン及び前記半導体基板の上に金属膜を成膜する工程と、
前記レジストパターン及び前記レジストパターンの上に成膜された金属膜を、有機溶剤を用いたリフトオフにより除去する工程と、
を含むものであることを特徴とする付記1から13のいずれかに記載の半導体ナノワイヤの製造方法。
(付記15)
III−V族化合物半導体により形成された半導体基板の上に、開口部を有する絶縁体膜を形成する工程と、
前記絶縁体膜の前記開口部)における前記半導体基板の上に、金属膜を形成する工程と、
加熱することにより、前記金属膜に含まれる金属元素と前記半導体基板に含まれるIII族元素とにより金属触媒となる微粒子を形成する工程と、
III族元素を含む原料ガスとV族元素を含む原料ガスとハロゲンを含むガスとを供給することにより、前記金属触媒となる微粒子が形成されている領域に、III−V族化合物半導体を成長させて半導体ナノワイヤを形成する工程と、
前記半導体ナノワイヤの周囲にIII−V族化合物半導体により活性層を形成し、前記活性層の周囲にIII−V族化合物半導体によりクラッド層を形成する工程と、
前記クラッド層の周囲に上部電極を形成する工程と、
前記半導体基板の裏面に下部電極を形成する工程と、
を有することを特徴とする光半導体装置の製造方法。
(付記16)
前記半導体ナノワイヤを形成する工程は、III族元素を含む原料ガスとV族元素を含む原料ガスとハロゲンを含むガスとを同時に供給することを特徴とする付記15に記載の光半導体装置の製造方法。
(付記17)
前記半導体基板及び前記半導体ナノワイヤは第1の導電型であって、
前記クラッド層は第2の導電型であることを特徴とする付記15または16に記載の光半導体装置の製造方法。
10 半導体基板
20 酸化シリコン膜
20a 開口部
30 レジストパターン
30a 開口部
40a Au膜
40 Au−In微粒子
50 半導体ナノワイヤ
210 半導体基板
231 レジストパターン
232 レジストパターン
250 半導体ナノワイヤ(コア)
260 量子井戸活性層
270 クラッド層
280 絶縁膜
280a 透明絶縁膜
280b 絶縁膜
291 上部電極
291a 金属膜
292 下部電極

Claims (12)

  1. III−V族化合物半導体により形成された半導体基板の上に、開口部を有する絶縁体膜を形成する工程と、
    前記絶縁体膜の前記開口部における前記半導体基板の上に、金属膜を形成する工程と、
    加熱することにより、前記金属膜に含まれる金属元素と前記半導体基板に含まれるIII族元素とにより金属触媒となる微粒子を形成する工程と、
    III族元素を含む原料ガスとV族元素を含む原料ガスとハロゲンを含むガスとを供給することにより、前記金属触媒となる微粒子が形成されている領域に、III−V族化合物半導体を成長させて半導体ナノワイヤを形成する工程と、
    を有し、
    前記半導体ナノワイヤは、前記半導体基板の表面に複数形成されるものであって、
    形成される前記半導体ナノワイヤの間隔は、10μm以上であることを特徴とする半導体ナノワイヤの製造方法。
  2. 前記半導体ナノワイヤを形成する工程は、III族元素を含む原料ガスとV族元素を含む原料ガスとハロゲンを含むガスとを同時に供給することを特徴とする請求項1に記載の半導体ナノワイヤの製造方法。
  3. 前記金属膜は、Au、Ni、Cuのいずれかを含むものであることを特徴とする請求項1または2に記載の半導体ナノワイヤの製造方法。
  4. 前記ハロゲンを含むガスは、ClまたはBrを含むガスであることを特徴とする請求項1から3のいずれかに記載の半導体ナノワイヤの製造方法。
  5. 前記III−V族化合物半導体は、InまたはGaを含むものであることを特徴とする請求項1から4のいずれかに記載の半導体ナノワイヤの製造方法。
  6. 前記半導体ナノワイヤは、有機金属気相成長法により形成されることを特徴とする請求項1から5のいずれかに記載の半導体ナノワイヤの製造方法。
  7. 前記半導体ナノワイヤを形成する際の前記半導体ナノワイヤの成長速度は、5μm/h以上であることを特徴とする請求項1から6のいずれかに記載の半導体ナノワイヤの製造方法。
  8. 前記半導体ナノワイヤを形成する工程では、供給される前記ハロゲンを含むガスの流量は、前記III族元素を含む原料ガスの流量の1/3であることを特徴とする請求項1から7のいずれかに記載の半導体ナノワイヤの製造方法。
  9. 前記絶縁体膜は酸化シリコン、窒化シリコン、酸窒化シリコンのうちのいずれかを含む材料により形成されていることを特徴とする請求項1から8のいずれかに記載の半導体ナノワイヤの製造方法。
  10. III−V族化合物半導体により形成された半導体基板の上に、開口部を有する絶縁体膜を形成する工程と、
    前記絶縁体膜の前記開口部における前記半導体基板の上に、金属膜を形成する工程と、
    加熱することにより、前記金属膜に含まれる金属元素と前記半導体基板に含まれるIII族元素とにより金属触媒となる微粒子を形成する工程と、
    III族元素を含む原料ガスとV族元素を含む原料ガスとハロゲンを含むガスとを供給することにより、前記金属触媒となる微粒子が形成されている領域に、III−V族化合物半導体を成長させて半導体ナノワイヤを形成する工程と、
    前記半導体ナノワイヤの周囲にIII−V族化合物半導体により活性層を形成し、前記活性層の周囲にIII−V族化合物半導体によりクラッド層を形成する工程と、
    前記クラッド層の周囲に上部電極を形成する工程と、
    前記半導体基板の裏面に下部電極を形成する工程と、
    を有し、
    前記半導体ナノワイヤは、前記半導体基板の表面に複数形成されるものであって、
    形成される前記半導体ナノワイヤの間隔は、10μm以上であることを特徴とする光半導体装置の製造方法。
  11. 前記半導体ナノワイヤを形成する工程は、III族元素を含む原料ガスとV族元素を含む原料ガスとハロゲンを含むガスとを同時に供給することを特徴とする請求項10に記載の光半導体装置の製造方法。
  12. 前記半導体ナノワイヤを形成する工程では、供給される前記ハロゲンを含むガスの流量は、前記III族元素を含む原料ガスの流量の1/3であることを特徴とする請求項10または11に記載の光半導体装置の製造方法。
JP2013166614A 2013-08-09 2013-08-09 半導体ナノワイヤの製造方法及び光半導体装置の製造方法 Expired - Fee Related JP6146199B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013166614A JP6146199B2 (ja) 2013-08-09 2013-08-09 半導体ナノワイヤの製造方法及び光半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013166614A JP6146199B2 (ja) 2013-08-09 2013-08-09 半導体ナノワイヤの製造方法及び光半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015034115A JP2015034115A (ja) 2015-02-19
JP6146199B2 true JP6146199B2 (ja) 2017-06-14

Family

ID=52542916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013166614A Expired - Fee Related JP6146199B2 (ja) 2013-08-09 2013-08-09 半導体ナノワイヤの製造方法及び光半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6146199B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6759805B2 (ja) * 2016-07-27 2020-09-23 富士通株式会社 光検出器、撮像装置及び光検出器の製造方法
JP6874572B2 (ja) * 2017-07-07 2021-05-19 富士通株式会社 電子デバイス、及び電子デバイスの製造方法
JP6954184B2 (ja) * 2018-03-01 2021-10-27 富士通株式会社 半導体デバイス、受信機及び半導体デバイスの製造方法
JP7040598B2 (ja) 2018-03-12 2022-03-23 富士通株式会社 半導体装置及び半導体装置の製造方法
JP7227463B2 (ja) 2018-12-27 2023-02-22 日亜化学工業株式会社 発光素子及びその製造方法
JP7265138B2 (ja) * 2019-04-26 2023-04-26 富士通株式会社 半導体デバイス、コンピュータ、及び半導体デバイスの製造方法
KR102271030B1 (ko) * 2019-12-20 2021-07-01 서울대학교산학협력단 선택적 영역 성장을 이용한 cmos 소자의 제조 방법
CN113345796A (zh) * 2021-04-30 2021-09-03 中国科学院微电子研究所 一种硅纳米线的制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321910A (ja) * 1997-05-16 1998-12-04 Ricoh Co Ltd 半導体発光素子
US7608147B2 (en) * 2003-04-04 2009-10-27 Qunano Ab Precisely positioned nanowhiskers and nanowhisker arrays and method for preparing them
US8895958B2 (en) * 2009-12-01 2014-11-25 National University Corporation Hokkaido University Light emitting element and method for manufacturing same

Also Published As

Publication number Publication date
JP2015034115A (ja) 2015-02-19

Similar Documents

Publication Publication Date Title
JP6146199B2 (ja) 半導体ナノワイヤの製造方法及び光半導体装置の製造方法
US9773940B2 (en) Semiconductor substrate, semiconductor device, and manufacturing methods thereof
JP5795527B2 (ja) ナノワイヤの作製方法
JP6054834B2 (ja) ナノワイヤの作製方法
JP6271401B2 (ja) 量子ドットナノワイヤの製造方法
JP2007149966A (ja) 発光素子
JP6187394B2 (ja) 半導体ナノワイヤの製造方法及び半導体ナノワイヤ素子の製造方法
KR20180009877A (ko) 광전극 재료 및 그 제조방법
US9202685B2 (en) Method of manufacturing a compound semiconductor substrate in a flattened growth substrate
JP4305982B2 (ja) 半導体発光素子の製造方法
CN108011295B (zh) 具有多量子阱结构的半导体激光二极管
JP2005097045A (ja) Iii族窒化物ウエハの製造方法
US9859457B2 (en) Semiconductor and template for growing semiconductors
CN102754225B (zh) 半导体基底、半导体装置及其制造方法
JP2012222274A (ja) ナノピラーの作製方法
JP2010093031A (ja) p型窒化ガリウム系半導体を作製する方法、窒化物系半導体素子を作製する方法、及びエピタキシャルウエハを作製する方法
JP4853008B2 (ja) 半導体光素子を作製する方法
JP2004200671A (ja) 量子井戸構造を有する半導体光素子およびその製造方法
JPWO2009048056A1 (ja) 化合物半導体エピタキシャルウェーハおよびその製造方法
JP3753077B2 (ja) 半導体多層膜およびそれを用いた半導体素子ならびにその製造方法
JP4923003B2 (ja) ナノワイヤ作製方法、ナノワイヤ素子及びナノワイヤ構造物
JP2008172210A (ja) 埋込型半導体レーザおよびその製造方法
JP2006066892A (ja) 発光素子およびその製造方法
US20210238749A1 (en) Method for fabricating gold fine particles
JP2017028046A (ja) 窒化物半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170501

R150 Certificate of patent or registration of utility model

Ref document number: 6146199

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees