JP2012222274A - ナノピラーの作製方法 - Google Patents
ナノピラーの作製方法 Download PDFInfo
- Publication number
- JP2012222274A JP2012222274A JP2011088947A JP2011088947A JP2012222274A JP 2012222274 A JP2012222274 A JP 2012222274A JP 2011088947 A JP2011088947 A JP 2011088947A JP 2011088947 A JP2011088947 A JP 2011088947A JP 2012222274 A JP2012222274 A JP 2012222274A
- Authority
- JP
- Japan
- Prior art keywords
- nanowire
- semiconductor layer
- compound semiconductor
- nanopillar
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
Abstract
【課題】ナノワイヤの成長技術により、先端が平坦な形状のナノオーダの寸法の柱状構造体が、より容易に形成できるようにする。
【解決手段】基板101の上に、直径が5nm以下の粒子径の金属微粒子102を形成する。次に、金属微粒子102を触媒とした化学的気相成長法により化合物半導体のナノワイヤ103を形成する。次に、化学的気相成長法により、化合物半導体からなる半導体層104を、ナノワイヤ103を覆って形成することで柱状のナノピラー105を形成する。半導体層104は、ナノワイヤ103の側面および上面を覆って柱状に成長する。
【選択図】 図1
【解決手段】基板101の上に、直径が5nm以下の粒子径の金属微粒子102を形成する。次に、金属微粒子102を触媒とした化学的気相成長法により化合物半導体のナノワイヤ103を形成する。次に、化学的気相成長法により、化合物半導体からなる半導体層104を、ナノワイヤ103を覆って形成することで柱状のナノピラー105を形成する。半導体層104は、ナノワイヤ103の側面および上面を覆って柱状に成長する。
【選択図】 図1
Description
本発明は、光電子集積回路に適用可能な光素子などに用いることができる、化合物半導体からなるナノオーダの寸法の柱状構造体であるナノピラーの作製方法に関するものである。
シリコン基板上に結晶成長するIII−V族化合物半導体は、発光受光素子をシリコンの電子回路と共に作製できることから、光電子集積回路(Optoelectronic integrated circuits:OEIC)への応用が期待される。このような光電子集積回路に用いるIII−V族化合物半導体を用いた発光受光素子を、ナノワイヤを用いて形成する技術がある。ナノワイヤなどの柱状構造とすることで、光の吸収領域を基板の法線方向に長くすることができ、また、基板の平面方向には、少数キャリアの拡散長内で再結合の影響を小さくできるように薄い層を形成できる。これにより、光の吸収効率のさらなる向上が期待できる。また、発光受光素子とするために異なる材料を接合させる場合もあり、これらの間の格子定数に差がある場合もある。このような場合においても、ナノサイズの柱状の構造同士を接合するので、さほど歪みを生じず、電気的損失が少ないという利点もある。
シリコン基板の上にIII−V族化合物半導体のナノワイヤを作製する技術としては、結晶成長法であるVLS(気相−液相−固相)法あるいはVSS(気相−固相−固相)法などがある。これらの結晶成長法では、シリコンと格子定数の異なる化合物半導体であっても軸に垂直な方向に良好な結晶であり、軸方向では積層欠陥などが入ることはあるが、原子の結合が切れていない良好な結晶性のものが作製できる。また、ドーピングも可能なため、ナノサイズの光素子の実現が期待される。
現状では、シリコン基板上に様々な化合物半導体をGaPナノワイヤから成長することが可能である(非特許文献1参照)。また、GaPナノワイヤに引き続き高温でGaAsを成長することにより、積層欠陥のないGaAsをGaPナノワイヤの上に成長することも可能である(非特許文献2参照)。
K.Tateno, G.Zhang, and H.Nakano, "Heterostructure Nanowires for Long-Wavelength Photon Emission",NANO LETTERS, vol.8, no.11, pp.3645-3650, 2008.
G.Zhang, K.Tateno, H.Gotoh, T.Sogawa, and H.Nakano, "Structural, Compositional, and Optical Characterizations of Vertically Aligned AlAs/GaAs/GaP Heterostructure Nanowires Epitaxially Grown on Si Substrate",Japanese Journal of Applied Physics, vol.49, 015001, 2010.
G.Zhang, K.Tateno, T.Sogawa, and H.Nakano, "Vertically Aligned GaP/GaAs Core-Multishell Nanowires Epitaxially Grown on Si Substrate",Applied Physics Express, vol.1, 064003, 2008.
しかしながら、一般にナノワイヤ成長に引き続き、ナノワイヤの周囲に高温でシェル層を成長しても、先端に触媒粒子が残るため、先端の形状はテーパー状になる。このようなテーパー構造は、光が入射する端面で光が散乱するため効率的に光を導波して発光・受光を行うことができない。先端をテーパ形状としないためには、ナノワイヤ成長に用いた先端部の触媒粒子を除いて先端部を平坦化することになる。この平坦化のためには、ウエットエッチングおよびガスエッチングで、触媒粒子を選択的に除去することになるが、この後の再成長のための界面に不純物が残り、良好な結晶状態の再成長を阻害するという問題がある(非特許文献3参照)。このように、従来では、先端が平坦な形状のナノオーダの寸法の柱状構造体が、容易に形成できないという問題がある。
本発明は、以上のような問題点を解消するためになされたものであり、ナノワイヤの成長技術により、先端が平坦な形状のナノオーダの寸法の柱状構造体が、より容易に形成できるようにすることを目的とする。
本発明に係るナノピラーの作製方法は、基板の上に、直径が5nm以下の粒子径の金属微粒子を形成する第1工程と、金属微粒子を触媒とした化学的気相成長法により化合物半導体のナノワイヤを形成する第2工程と、化学的気相成長法により、化合物半導体からなる半導体層を、ナノワイヤを覆って形成することで柱状のナノピラーを形成する第3工程とを少なくとも備える。
上記ナノピラーの作製方法において、第1工程では、主表面が(111)面のシリコン基板の上に金属微粒子を形成し、第2工程では、GaPのナノワイヤを形成し、第3工程では、GaAsからなる半導体層を形成してもよい。また、第2工程では、第1導電型の化合物半導体からなるナノワイヤを形成し、第3工程では、第2導電型の化合物半導体からなる半導体層を形成するようにしてもよい。
上記ナノピラーの作製方法において、化学的気相成長法により、化合物半導体からなる他の半導体層を、ナノピラーを覆って形成する第4工程を備え、第2工程では、第1導電型の化合物半導体からなるナノワイヤを形成し、第3工程では、ノンドープの化合物半導体からなる半導体層を形成し、第4工程では、第2導電型の化合物半導体からなる他の半導体層を形成するようにしてもよい。また、第1工程では、主表面が(111)面のシリコン基板の上に金属微粒子を形成し、第2工程では、GaPのナノワイヤを形成し、第3工程では、GaAsからなる半導体層を形成し、第4工程では、GaInPからなる他の半導体層を形成するようにしてもよい。
以上説明したように、本発明によれば、直径が5nm以下の粒子径の金属微粒子をもとにナノワイヤを形成し、このナノワイヤを覆うように半導体層を形成するようにしたので、ナノワイヤの成長技術により、先端が平坦な形状のナノオーダの寸法の柱状構造体が、より容易に形成できるようになるという優れた効果が得られる。
以下、本発明の実施の形態について図を参照して説明する。
[実施の形態1]
はじめに、本発明の実施の形態1について説明する。図1は、本発明の実施の形態1におけるナノピラーの作製方法を説明するための説明図である。まず、ステップS101で、基板101の上に、直径が5nm以下の粒子径の金属微粒子102を形成する(第1工程)。基板101は、例えば、主表面が(111)面のシリコンから構成されたものである。また、金属微粒子102は、例えば金から構成されたものであり、1辺が5nmの立方体の領域に収まる大きさとされている。
はじめに、本発明の実施の形態1について説明する。図1は、本発明の実施の形態1におけるナノピラーの作製方法を説明するための説明図である。まず、ステップS101で、基板101の上に、直径が5nm以下の粒子径の金属微粒子102を形成する(第1工程)。基板101は、例えば、主表面が(111)面のシリコンから構成されたものである。また、金属微粒子102は、例えば金から構成されたものであり、1辺が5nmの立方体の領域に収まる大きさとされている。
次に、ステップS102で、金属微粒子102を触媒とした化学的気相成長法により化合物半導体のナノワイヤ103を形成する(第2工程)。例えば、GaソースガスとPソースガスとを供給する有機金属気相成長法によりGaPからなるナノワイヤ103が形成できる。例えば、Gaソースガスとしてトリメチルガリウム(TMGa)を用い、Pソースガスとしてフォスフィン(PH3)を用いればよい。TMGaは1×10-5mol/minで供給し、PH3は5×10-4mol/minで供給し、成長温度は520℃とし、成長時間は1分程度とすればよい。
この金属微粒子102を触媒とした化合物半導体の結晶成長では、気相において供給したソースガスが熱分解して生成するGaおよびPが金属微粒子102に溶解して合金化する。このように合金化すると、GaおよびPの融点が著しく低下し、金属微粒子102においては、例えば、520℃程度でGaおよびPが液体となる。この状態で、GaおよびPが金属微粒子102において過飽和状態となると、液相エピタキシャル成長と同様に、GaPのナノワイヤ103が形成される。また、基板101として、(111)面のシリコン基板を用いれば、基板平面の法線方向にナノワイヤ103が成長できる。このように、上述した化学的気相成長法によるナノワイヤ103の形成では、原料が気相→液相→固相の過程を経るので、VLS(気相−液相−固相)法と呼ばれている。
次に、ステップS103で、化学的気相成長法により、化合物半導体からなる半導体層104を、ナノワイヤ103を覆って形成することで柱状のナノピラー105を形成する(第3工程)。例えば、GaソースガスとAsソースガスとを供給する有機金属気相成長法によりGaAsからなる半導体層104が形成できる。例えば、GaソースガスとしてTMGaを用い、Asソースガスとしてアルシン(AsH3)を用いればよい。TMGaは1×10-5mol/minで供給し、AsH3は2×10-3mol/minで供給し、成長温度は550℃とし、成長時間は20分程度とすればよい。
半導体層104は、ナノワイヤ103の側面および上面を覆って柱状に成長する。ここで、本実施の形態においては、金属微粒子102の粒径を5nm以下としているので、ナノピラー105の上面(先端)が、図2の走査型電子顕微鏡写真に示すように、平坦な状態に形成できる。図2において(a)は、側方からの写真であり、(b)上方からの写真である。
これは、上述したような、ナノワイヤ103を覆うように半導体層104が結晶成長する条件において、金属微粒子102が小さいため、半導体層104の形成のための反応原子が金属微粒子102に取り込まれて過飽和となると、もともとの体積が小さすぎるため微粒子形状(半円形状)を維持できずに側壁のファセットが形成されない。この結果、垂直方向の成長ができなくなる。また、このとき周囲の層成長を促進するとともに周囲の半導体層104に金属微粒子102が埋め込まれてしまうため、結果として、この後で先端にファセットが形成され、この平坦な先端形状を維持して半導体層104の成長が維持されるものと考えられる。ナノワイヤ103の上部の半導体層104は、積層欠陥のない単結晶が形成されるため、結晶性がよい状態である。ここで、上述したように、半導体層104の成長時に、この反応原子が金属微粒子102取り込まれる範囲の温度条件とすることが重要となる。
上述した実施の形態の比較例として、金属微粒子の粒径を60nmとし、他の条件は上述同様にして、GaPからなるナノワイヤ、およびナノワイヤを覆うGaAsからなる半導体層を形成してナノピラーを形成した。この場合、図3の走査型電子顕微鏡写真に示すように、ナノピラーの上面(先端)が平坦とはならず、テーパー状になる。図3において(a)は、側方からの写真であり、(b)上方からの写真である。この状態を詳細に観察すると、ナノピラーの先端部に、金属微粒子が存在していることがわかる。このように、金属微粒子の粒径が大きい場合、反応原子が金属微粒子に取り込まれても過飽和とはならず、側壁のファセットが形成されるようになり、結果としてテーパー状になるものと考えられる。
以上に説明したように、本実施の形態によれば、ナノワイヤの成長技術により、先端が平坦な形状のナノオーダの寸法の柱状構造体(ナノピラー)が、より容易に形成できるようになる。また、ナノピラー103を第1導電型とし、半導体層104を第2導電型とすることで、pn接合のダイオード構造が得られる。
[実施の形態2]
次に、本発明の実施の形態2について、図4A〜図4Gを用いて説明する。図4A〜図4Gは、本発明の実施の形態2におけるナノピラーの作製方法を説明するための各工程における状態を模式的に示す断面図である。
次に、本発明の実施の形態2について、図4A〜図4Gを用いて説明する。図4A〜図4Gは、本発明の実施の形態2におけるナノピラーの作製方法を説明するための各工程における状態を模式的に示す断面図である。
まず、図4Aに示すように、主表面が(111)面のp型シリコンからなる基板401の上に、例えば酸化シリコンからなる絶縁層402を形成する。絶縁層402は、例えば、酸化シリコンを蒸着することで形成すればよい。また、基板401の表面を熱酸化することで、絶縁層402を形成してもよい。
次に、図4Bに示すように、絶縁層402の上に開口431aを備えるレジストパターン431を形成する。レジストパターン431は、電子線レジストを塗布してレジスト層を形成し、このレジスト膜に電子ビーム露光により潜像を形成し、これを現像することで形成できる。開口431aは、直径4nm程度とする。次いで、形成したレジストパターン431をマスクとして絶縁層402を選択的にエッチングすることで、絶縁層402に、貫通孔402aを形成する。
次に、例えば公知の蒸着法により、チタン膜を膜厚0.5nm形成し、また、チタン膜の上に金膜を膜厚1nm形成し、この後、レジストパターン431を除去する。このリフトオフ法により、図4Cに示すように、貫通孔402a内に、上述した金属よりなる金属微粒子403を形成する。金属微粒子403は、粒子径を4nm程度に形成する。
次に、図4Dに示すように、ステップS102で、金属微粒子403を触媒とした化学的気相成長法によりp型のGaPからなるナノワイヤ404を形成する。ナノワイヤ404の形成では、まず、金属微粒子403を形成した基板401を、市販されているMOVPE装置の成長室内に搬入する。次に、成長温度条件を520℃とし、成長室内にTMGaを1×10-5mol/minで供給し、PH3を5×10-4mol/minで供給し、また、p型とするために、ジエチル亜鉛(DEZn)を1×10-6mol/minで供給する。また、成長時間は5分とする。
次に、図4Eに示すように、ノンドープのGaAs(i−GaAs)からなる半導体層405を、ナノワイヤ404を覆って形成することで柱状のナノピラー406を形成する。例えば、上述したナノワイヤ404の成長に連続し、今度は、まず、成長温度を550℃とし、成長室内にTMGaを1×10-5mol/minで供給し、AsH3を2×10-3mol/minで供給する。成長時間は、20分とする。引き続き、成長温度を600℃とし、成長室内にTMGaを1×10-5mol/minで供給し、AsH3を2×10-3mol/minで供給する。成長時間は、10分とする。以上の30分の成長により、ノンドープのGaAsからなる半導体層405を形成する。
ここで、本実施の形態2においても、金微粒子405の粒径を4nmと5nm以下にしているので、ナノピラー406の上面(先端)が、前述した実施の形態1と同様に、平坦な状態に形成できる。このように、本実施の形態2においても、ナノワイヤの成長技術により、先端が平坦な形状のナノオーダの寸法の柱状構造体(ナノピラー)が、より容易に形成できるようになる。
次に、図4Fに示すように、n型のGaInPからなる半導体層407を、ナノピラー406を覆って形成する。例えば、上述した半導体層405の成長に連続し、今度は、成長温度を580℃とし、成長室内にトリメチルインジウム(TMIn)を1×10-5mol/minで供給し、TMGaを1×10-5mol/minで供給し、PH3を6×10-4mol/minで供給し、また、n型とするために、ジシラン(Si2H6)を1×10-6mol/minで供給する。成長時間は5分とする。以上の各層の形成により、pinダイオード構造408が構成される。
次に、MOVPE装置の成長室より基板401を搬出した後、図4Gに示すように、pinダイオード構造408を樹脂層409で埋め込み、樹脂層409の上部を除去することで、半導体層407の上端部を露出させる。樹脂層409は、例えば、ポリイミドなどから構成すればよい。また、樹脂層409より突出している半導体層407の上端部に、n型電極410を形成する。n型電極410は、例えば、酸化インジウム・スズ合金(ITO)などの透明電極材料から構成すればよい。また、基板401の裏面には、例えば蒸着法によりTi/Auからなるp型電極411を形成する。
以上に説明したpinダイオード構造408は、発光ダイオード(LED)として機能させることができる。このLEDは、発光層となる半導体層405をi−GaAsから構成しており、波長850nm付近の発光となる。
以上に説明したように、本発明によれば、高効率なナノスケールの光デバイスをボトムアップ的に簡易に作製することができる。また、安価にかつ結晶性よく作製することができるため、様々な分野に普及可能である。
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、まず、VLS法でナノワイヤを成長してこのナノワイヤを覆う半導体層を成長することでナノピラーを形成する。引き続き、VLS法で、既に形成されているナノピラーの上にナノワイヤを成長してナノワイヤを覆う半導体層を成長することで新たなナノピラーを形成する。これらのことを、より短い周期で繰り返せば、基板から離れる縦方向に、半導体層に囲われた短いナノワイヤが積層されたピラー構造が形成できる。このとき、ナノワイヤを井戸となる半導体から構成し、半導体層を障壁層となる半導体から構成すれば、量子ドットの発光層が得られる。
また、上述した実施の形態では、i−GaAsを発光層としたが、これに限るものではなく、i層のIII族をAl、Ga、In、V族をN、P、As、Sb等に変えたIII−V族化合物やII−VI族化合物等に置き換えて形成することも可能である。また、n型およびp型を入れ替えてもよいことはいうまでもない。また、金属微粒子は、金に限らず、アルミニウムなどの他の金属から構成してもよい。また、光デバイスとして、受光素子、光変調素子も可能である。ナノワイヤ(ナノピラー)の先端が平坦であるため、先端から光の入力、出力を効率的に行うことができる。
101…基板、102…金属微粒子、103…ナノワイヤ、104…半導体層、105…ナノピラー。
Claims (5)
- 基板の上に、直径が5nm以下の粒子径の金属微粒子を形成する第1工程と、
前記金属微粒子を触媒とした化学的気相成長法により化合物半導体のナノワイヤを形成する第2工程と、
化学的気相成長法により、化合物半導体からなる半導体層を前記ナノワイヤを覆って形成することで柱状のナノピラーを形成する第3工程と
を少なくとも備えることを特徴とするナノピラーの作製方法。 - 請求項1記載のナノピラーの作製方法において、
前記第1工程では、主表面が(111)面のシリコン基板の上に前記金属微粒子を形成し、
前記第2工程では、GaPの前記ナノワイヤを形成し、
前記第3工程では、GaAsからなる前記半導体層を形成することを特徴とするナノピラーの製造方法。 - 請求項1または2記載のナノピラーの作製方法において、
前記第2工程では、第1導電型の化合物半導体からなる前記ナノワイヤを形成し、
前記第3工程では、第2導電型の化合物半導体からなる前記半導体層を形成することを特徴とするナノピラーの作製方法。 - 請求項1記載のナノピラーの作製方法において、
化学的気相成長法により、化合物半導体からなる他の半導体層を前記ナノピラーを覆って形成する第4工程を備え、
前記第2工程では、第1導電型の化合物半導体からなる前記ナノワイヤを形成し、
前記第3工程では、ノンドープの化合物半導体からなる前記半導体層を形成し、
前記第4工程では、第2導電型の化合物半導体からなる前記他の半導体層を形成する
ことを特徴とするナノピラーの作製方法。 - 請求項4記載のナノピラーの作製方法において、
前記第1工程では、主表面が(111)面のシリコン基板の上に前記金属微粒子を形成し、
前記第2工程では、GaPの前記ナノワイヤを形成し、
前記第3工程では、GaAsからなる前記半導体層を形成し、
前記第4工程では、GaInPからなる前記他の半導体層を形成する
ことを特徴とするナノピラーの作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011088947A JP2012222274A (ja) | 2011-04-13 | 2011-04-13 | ナノピラーの作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011088947A JP2012222274A (ja) | 2011-04-13 | 2011-04-13 | ナノピラーの作製方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012222274A true JP2012222274A (ja) | 2012-11-12 |
Family
ID=47273443
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011088947A Pending JP2012222274A (ja) | 2011-04-13 | 2011-04-13 | ナノピラーの作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012222274A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9257552B2 (en) | 2013-09-05 | 2016-02-09 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing same |
JP2017501565A (ja) * | 2013-11-13 | 2017-01-12 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH | 半導体層列および半導体層列の製造方法 |
JPWO2019175921A1 (ja) * | 2018-03-12 | 2021-03-18 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007184566A (ja) * | 2005-12-06 | 2007-07-19 | Canon Inc | 半導体ナノワイヤを用いた半導体素子、それを用いた表示装置及び撮像装置 |
JP2007319988A (ja) * | 2006-06-01 | 2007-12-13 | National Institute For Materials Science | Iv族半導体ナノ細線の製造方法並びに構造制御方法 |
JP2009164161A (ja) * | 2007-12-28 | 2009-07-23 | Panasonic Corp | 電界効果トランジスタ |
JP2009279750A (ja) * | 2008-04-01 | 2009-12-03 | Sharp Corp | マルチ機能テープ |
JP2009542560A (ja) * | 2006-03-10 | 2009-12-03 | エステイーシー.ユーエヌエム | III族窒化物半導体基板材料及びデバイスにおけるGaNナノワイヤーのパルス状成長及び応用 |
JP2010024081A (ja) * | 2008-07-17 | 2010-02-04 | Nippon Telegr & Teleph Corp <Ntt> | ナノワイヤ作製方法、ナノワイヤ素子及びナノワイヤ構造物 |
WO2010151604A2 (en) * | 2009-06-26 | 2010-12-29 | California Institute Of Technology | Methods for fabricating passivated silicon nanowires and devices thus obtained |
-
2011
- 2011-04-13 JP JP2011088947A patent/JP2012222274A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007184566A (ja) * | 2005-12-06 | 2007-07-19 | Canon Inc | 半導体ナノワイヤを用いた半導体素子、それを用いた表示装置及び撮像装置 |
JP2009542560A (ja) * | 2006-03-10 | 2009-12-03 | エステイーシー.ユーエヌエム | III族窒化物半導体基板材料及びデバイスにおけるGaNナノワイヤーのパルス状成長及び応用 |
JP2007319988A (ja) * | 2006-06-01 | 2007-12-13 | National Institute For Materials Science | Iv族半導体ナノ細線の製造方法並びに構造制御方法 |
JP2009164161A (ja) * | 2007-12-28 | 2009-07-23 | Panasonic Corp | 電界効果トランジスタ |
JP2009279750A (ja) * | 2008-04-01 | 2009-12-03 | Sharp Corp | マルチ機能テープ |
JP2010024081A (ja) * | 2008-07-17 | 2010-02-04 | Nippon Telegr & Teleph Corp <Ntt> | ナノワイヤ作製方法、ナノワイヤ素子及びナノワイヤ構造物 |
WO2010151604A2 (en) * | 2009-06-26 | 2010-12-29 | California Institute Of Technology | Methods for fabricating passivated silicon nanowires and devices thus obtained |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9257552B2 (en) | 2013-09-05 | 2016-02-09 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing same |
JP2017501565A (ja) * | 2013-11-13 | 2017-01-12 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH | 半導体層列および半導体層列の製造方法 |
JPWO2019175921A1 (ja) * | 2018-03-12 | 2021-03-18 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
JP7040598B2 (ja) | 2018-03-12 | 2022-03-23 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6409063B2 (ja) | 歪み修正面活性領域を有するiii族窒化物ナノワイヤled及びその製造方法 | |
JP5795527B2 (ja) | ナノワイヤの作製方法 | |
US20060223211A1 (en) | Semiconductor devices based on coalesced nano-rod arrays | |
US9190565B2 (en) | Light emitting diode | |
JP5929115B2 (ja) | 半導体ナノデバイス | |
JP2018523631A (ja) | グラファイト基板上に成長させたナノワイヤ又はナノピラミッド | |
KR20100087727A (ko) | 이종 재료상의 나노와이어 성장 | |
US20220262978A1 (en) | Nanowire device | |
JP2024066526A (ja) | 補強薄膜デバイス | |
JP5876408B2 (ja) | ナノワイヤの作製方法 | |
TW201900948A (zh) | 奈米結構 | |
JP6271401B2 (ja) | 量子ドットナノワイヤの製造方法 | |
JP2015067530A (ja) | ナノワイヤの作製方法 | |
Bao | Group III-nitride nanowires | |
JP2012222274A (ja) | ナノピラーの作製方法 | |
JP5032823B2 (ja) | ナノ構造およびナノ構造の作製方法 | |
JP5096824B2 (ja) | ナノ構造およびナノ構造の作製方法 | |
JP2007007827A (ja) | ナノ構造の作製方法 | |
JP4923003B2 (ja) | ナノワイヤ作製方法、ナノワイヤ素子及びナノワイヤ構造物 | |
Park et al. | Synthesis of hybrid nanowires comprising uniaxial and coaxial InGaN/GaN MQWs with a nano-cap | |
JP4563026B2 (ja) | 三次元閉じ込め量子ナノ構造体の製造方法 | |
JP6232611B2 (ja) | 発光素子およびその製造方法 | |
Bhattacharya et al. | Efficient electroluminescence from III/V quantum-well-in-nanopillar light emitting diodes directly grown on silicon | |
Deshpande et al. | Bright LEDs using position-controlled MOCVD growth of InP nanopillar array on a silicon substrate | |
JP6669608B2 (ja) | 半導体ナノワイヤレーザーおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140902 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141216 |