JP2017028046A - 窒化物半導体素子 - Google Patents

窒化物半導体素子 Download PDF

Info

Publication number
JP2017028046A
JP2017028046A JP2015143761A JP2015143761A JP2017028046A JP 2017028046 A JP2017028046 A JP 2017028046A JP 2015143761 A JP2015143761 A JP 2015143761A JP 2015143761 A JP2015143761 A JP 2015143761A JP 2017028046 A JP2017028046 A JP 2017028046A
Authority
JP
Japan
Prior art keywords
layer
type
nitride semiconductor
plane
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015143761A
Other languages
English (en)
Inventor
年輝 彦坂
Toshiki Hikosaka
年輝 彦坂
学史 吉田
Hisashi Yoshida
学史 吉田
謙次郎 上杉
Kenjiro Uesugi
謙次郎 上杉
浩志 大野
Hiroshi Ono
浩志 大野
布上 真也
Shinya Nunoue
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015143761A priority Critical patent/JP2017028046A/ja
Priority to US15/053,266 priority patent/US20170025578A1/en
Publication of JP2017028046A publication Critical patent/JP2017028046A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091Scattering means in or on the semiconductor body or semiconductor body package
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

【課題】駆動電圧を低減できる窒化物半導体素子を提供する。
【解決手段】実施形態によれば、窒化物半導体素子は、p形半導体層と、p側電極と、を含む。前記p形半導体層は、窒化物半導体を含み第1面を有する。前記p側電極は、前記第1面と接する。前記第1面は、半極性面である。前記第1面は、複数の凸部を有する。前記p形半導体層から前記p側電極に向かう第1方向に沿った、前記複数の凸部の高さは、1ナノメートル以上5ナノメートル以下である。前記複数の凸部の前記第1面における密度は、1.0×1010/cmよりも高く、6.1×1010/cm以下である。
【選択図】図1

Description

本発明の実施形態は、窒化物半導体素子に関する。
窒化物半導体素子の1つである発光ダイオード(LED)は、例えば、表示装置や照明などに用いられている。窒化物半導体素子として、高速電子デバイスやパワーデバイスもある。このような窒化物半導体素子において、駆動電圧を低減することが望まれる。
特開2012−114389号公報
本発明の実施形態は、駆動電圧を低減できる窒化物半導体素子を提供する。
本発明の実施形態によれば、窒化物半導体素子は、p形半導体層と、p側電極と、を含む。前記p形半導体層は、窒化物半導体を含み第1面を有する。前記p側電極は、前記第1面と接する。前記第1面は、半極性面である。前記第1面は、複数の凸部を有する。前記p形半導体層から前記p側電極に向かう第1方向に沿った、前記複数の凸部の高さは、1ナノメートル以上5ナノメートル以下である。前記複数の凸部の前記第1面における密度は、1.0×1010/cmよりも高く、6.1×1010/cm以下である。
第1の実施形態に係る窒化物半導体素子を示す模式的断面図である。 図2(a)〜図2(c)は、窒化物半導体素子を示す原子間力顕微鏡像である。 図3(a)及び図3(b)は、窒化物半導体素子を示す模式図である。 図4(a)及び図4(b)は、窒化物半導体素子を示す模式図である。 窒化物半導体素子の特性を示すグラフ図である。 第1の実施形態に係る窒化物半導体素子の特性を示すグラフ図である。 図7(a)及び図7(b)は、窒化物半導体素子の特性を示すグラフ図である。 図8(a)及び図8(b)は、窒化物半導体素子の特性を示すグラフ図である。 図9(a)〜図9(f)は、窒化物半導体素子を示す模式図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
(第1の実施形態)
本実施形態は、窒化物半導体素子に係る。実施形態に係る窒化物半導体素子は、半導体発光素子、半導体受光素子、及び、電子デバイスなどの半導体装置を含む。半導体発光素子は、例えば、発光ダイオード(LED)及びレーザダイオード(LD)などを含む。半導体受光素子は、フォトダイオード(PD)などを含む。電子デバイスは、例えば、高電子移動度トランジスタ(HEMT)、ヘテロ接合バイポーラトランジスタ(HBT)、電界トランジスタ(FET)及びショットキーバリアダイオード(SBD)などを含む。
図1は、第1の実施形態に係る窒化物半導体素子を例示する模式的断面図である。
図1に示すように、実施形態に係る窒化物半導体素子110は、p形半導体層50と、p側電極80と、を含む。この例では、窒化物半導体素子110は、n形半導体層20と、発光層40と、をさらに含む。窒化物半導体素子は、半導体発光素子である。
p形半導体層50は、n形半導体層20とp側電極80との間に設けられる。発光層40は、n形半導体層20とp形半導体層50との間に設けられる。
p形半導体層50からp側電極80に向かう方向を第1方向(Z軸方向)とする。Z軸方向に対して垂直な1つの方向をX軸方向とする。Z軸方向とX軸方向とに対して垂直な方向をY軸方向とする。
この例では、窒化物半導体素子110は、基板10、バッファ層18、下地層19、積層体30及びn側電極70を含む。基板10の上にバッファ層18が設けられる。バッファ層18の上に下地層19が設けられる。下地層19の上にn形半導体層20が設けられる。n形半導体層20の第1部分20pの上に積層体30が設けられる。n形半導体層20の第2部分20qの上にn側電極70が設けられる。第1部分20pの上に積層体30が設けられる。積層体30の上に発光層40が設けられる。発光層40の上にp形半導体層50が設けられる。p形半導体層50の上にp側電極80が設けられる。第1部分20pから第2部分20qに向かう方向は、p形半導体層50からp側電極80に向かう方向(Z軸方向)と交差する。
本願明細書において、第1の要素が第2の要素の上に設けられる状態は、第1の要素が第2の要素に接している状態と、第1の要素と第2の要素との間に第3の要素が設けられる状態と、を含む。
p形半導体層50、発光層40、積層体30、及び、n形半導体層20のそれぞれは、窒化物半導体を含む。
p形半導体層50は、p側電極80と接する。例えば、p形半導体層50は、p形コンタクト層54を含む。p側電極80は、p形コンタクト層54と接する。p側電極80は、p形半導体層50(p形コンタクト層54)と電気的に接続される。
この例では、p形半導体層50は、第1p形層51と、第2p形層52と、をさらに含む。第1p形層51は、p形コンタクト層54と発光層40との間に設けられる。第2p形層52は、p形コンタクト層54と第1p形層51との間に設けられる。
第1p形層51は、例えば、p形不純物を含むAlGaN層を含む。p形不純物は、例えば、Mgである。第1p形層51は、例えば、電子オーバーフロー抑制層(電子オーバーフロー防止層)として機能する。第1p形層51の厚さは、例えば3nm以上30nm以下であり、例えば、10nmである。第1p形層51におけるp形不純物濃度は、例えば、1×1019/cm以上5×1020/cm以下であり、例えば、1×1020/cmである。第1p形層51におけるAlGa1−xN層のAl組成比xは、0.05以上0.3以下であり、例えば、0.1である。
第2p形層52は、例えばp形不純物を含むGaN層を含む。p形不純物は、例えば、Mgである。第2p形層52の厚さは、例えば50nm以上200nm以下であり、例えば、100nmである。第2p形層52におけるp形不純物濃度は、例えば、5×1018/cm以上5×1020/cm以下であり、例えば、6×1019/cmである。第2p形層52におけるp形不純物濃度は、例えば、第1p形層51におけるp形不純物濃度よりも低い。
p形コンタクト層54は、例えばp形不純物を含むGaN層を含む。p形不純物は、例えば、Mgである。例えば、p形コンタクト層54におけるp形不純物濃度は、第2p形層52に含まれるp形不純物濃度よりも高い。p形コンタクト層54の厚さは、例えば1nm以上50nm以下である。p形コンタクト層54の厚さは、より好ましくは、3nm以上30nm以下である。p形コンタクト層54におけるp形不純物濃度は、2×1019/cm以上1×1022/cm以下である。例えば、p形半導体層50のうちで、p側電極80と接し、第2p形層52に比べてp形不純物濃度が高い領域がp形コンタクト層54に対応する。p形コンタクト層54は、例えば、p側のコンタクト層として機能する。
p形不純物として、例えばMg(マグネシウム)が用いられる。p形不純物として、Mgのほかに、C(炭素)、Zn(亜鉛)、Be(ベリリウム)を用いてもよい。
p形コンタクト層54が不連続でも良い。p形コンタクト層54が島状でも良い。p形コンタクト層54が網目状でも良い。p形コンタクト層54が開口部を有しても良い。p形コンタクト層54が不連続である場合も「層」とする、p形コンタクト層54が不連続である場合、第2p形層52の一部がp側電極80と接しても良い。
実施形態において、第1p形層51及び第2p形層52は必要に応じて設けられる。
n形半導体層20は、例えば、n形の不純物を含むGaN層が用いられる。n形不純物として、例えばSi(シリコン)が用いられる。n形半導体層20の厚さは、例えば500nm以上10μm以下である。n形半導体層20における不純物濃度は、5×1017/cm以上5×1019/cm以下である。n形半導体層20は、例えば、n側のコンタクト層として機能する。
積層体30は、交互に積層された複数の第1層(図示しない)及び複数第2層(図示しない)を含む。第1層は、例えばGaN層である、第1層の厚さは、例えば約3ナノメートル(nm)(例えば2nm以上4nm以下)である。第2層は、例えばInGaN層である。第2層の厚さは、例えば約1nm(例えば0.5nm以上2nm以下)である。第1層の数は、例えば21層であり、第2層の数は例えば20層である。積層体30は、例えば超格子層である。
発光層40は、複数の障壁層(図示しない)と、複数の障壁層の間に設けられた井戸層(図示しないと、を含む。井戸層の数は1でも良い。井戸層の数は2以上でも良い。複数の障壁層と、複数の井戸層と、は交互に設けられる。発光層40は、単一量子井戸(SQW:Single Quantum Well)構造、または、多重量子井戸(MQW:Multiple Quantum Well)構造を有する。
障壁層には、例えば、アンドープのGaN層が用いられる。障壁層の厚さは、例えば3nm以上20nm以下であり、例えば約5nmである。井戸層には、例えば、アンドープのIn0.15Ga0.85N層が用いられる。井戸層の厚さは、例えば例えば1.5nm以上20nm以下であり、例えば約2.5nmである。実施形態において、障壁層及び井戸層の、材料及び厚さは、任意である。
障壁層及び井戸層には、窒化物半導体が用いられる。井戸層には、インジウム(In)を含む窒化物半導体が用いられる。障壁層のバンドギャップエネルギーは、井戸層のバンドギャップエネルギーよりも大きい。例えば、障壁層がInを含む場合、障壁層におけるInの濃度は、井戸層におけるInの濃度よりも低い。
障壁層及び井戸層は、発光層40から放出される光の波長が所望の値になるように設計される。発光層40から放出される光のピーク波長は、例えば380nm以上650nm以下である。発光層40から放出される光の強度は、ピーク波長において最高となる。例えば、室温における発光層40のフォトルミネッセンスの波長は、380nm以上650nm以下であり、例えば約450nmである。
n側電極70は、n形半導体層20と接する。n側電極70は、例えば、アルミニウム/タンタル/チタン/アルミニウム/チタン(Al/Ta/Ti/Al/Ti)の複合膜が用いられる。例えば、厚さはそれぞれ、100nm/50nm/50nm/1000nm/50nm程度である。
p側電極80は、例えば、導電性の金属化合物、及び、金属の少なくともいずれかが用いられる。導電性の金属化合物は、例えば、酸化インジウムスズ(ITO)などを含む。ITOをp側電極80に用いる際には、p側電極80の厚さは、例えば、約0.25マイクロメートル(μm)(例えば0.1μm以上0.3μm以下)である。p側電極80に用いられる金属は、例えば、ニッケル/銀(Ni/Ag)などの複合膜を含む。p側電極80は、例えば、Agを含む金属膜を含む。p側電極80の上に、パッド電極となる金属層が設けられても良い。
n側電極70とp側電極80との間に電圧が印加される。n形半導体層20及びp形半導体層50を介して発光層40に電流が流れ、発光層40から光が放出される。
窒化物半導体素子110においては、基板10の上に機能層45が設けられる。機能層45は、n形半導体層20、発光層40及びp形半導体層50を含む。この例では、機能層45は、積層体30を含む。機能層45は、窒化物半導体を含む。機能層45は、半導体結晶を含む。
基板10は、上面10uと下面10lとを有する。下面10lは、上面10uとは反対側の面である。上面10uの上に機能層45が設けられる。上面10uは、機能層45と対向する。
基板10は、結晶成長用の基板である。基板10の上に、例えば、バッファ層18が形成され、バッファ層18の上に、下地層19が形成され、下地層19の上に機能層45が形成される。機能層45が形成された後に、基板10が除去されても良い。このとき、バッファ層18の少なくとも一部が除去されても良い。さらに、下地層19の少なくとも一部が除去されても良い。
基板10が除去された状態において、n側電極70と発光層40との間に、n形半導体層20が配置されても良い。例えば、n側電極70の少なくとも一部は、Z軸方向においてp側電極80の少なくとも一部と重なっても良い。
基板10には、例えばシリコンが用いられる。バッファ層18には、例えばノンドープのAlN層が用いられる。バッファ層18の厚さは、例えば約100nm(例えば70nm以上130nm以下)である。下地層19には、例えばノンドープのGaN層が用いられる。下地層19の厚さは、例えば500nm以上1000μm以下である。バッファ層18及び下地層19に含まれる不純物の濃度は、n形半導体層20に含まれるn形不純物の濃度よりも低い。バッファ層18及び下地層19に含まれるn形不純物の濃度は、例えば、5×1017/cm以下である。バッファ層18及び下地層19に含まれるn形不純物の濃度は、例えば、1×1016/cm(例えば検出限界)以上でも良い。n形不純物は、例えば、Siである。
不純物濃度は、例えば、SIMS分析により測定できる。
基板10は、例えば、{113}面のシリコン基板である。基板10の上面10uは、複数の凹部15(溝)を有する。後述するように、複数の凹部15は、機能層45(例えばn形半導体層20)のc軸方向に対して垂直な方向に沿って延びる。
基板10は、r面({1−102}面)のサファイア基板でも良い。サファイア基板のr面に、複数の凹部15が設けられる。
複数の凹部15は、基板10となる基体の表面の一部を除去することで形成される。基板10の上面10uにおいて、複数の凹部15を除く部分は、頂面15uである。上面10uは、複数の凹部15と、頂面15uと、を含む。凹部15は、底面15bと側面15sと、を含む。凹部15の深さ10hは、頂面15uのZ軸方向の位置と、底部16bのZ軸方向の位置と、のZ軸方向上の差である。1つの凹部15は、2つの側面15sを含む。2つの側面15sは、凹部15の延在方向に対して垂直な方向において、対向する。凹部15の幅w10は、この2つの側面15sの、凹部15の延在方向に対して垂直でZ軸方向に対して垂直な方向における間隔である。
バッファ層18は、上面10uを覆う。バッファ層18は、例えば、凹部15の側面15sと接する。バッファ層18の一部は、頂面15uを覆う。バッファ層18が底面15bと離間していても良い。下地層19は、バッファ層18を覆う。下地層19は、例えば、バッファ層18のうちの、凹部15の側面15sと接する部分と接する。下地層19のうちの、Z軸方向において底面15b重なる部分は、バッファ層18と離間していても良い。下地層19のうちの、Z軸方向において頂面15uと重なる部分は、バッファ層18と離間していても良い。
p形半導体層50は、第1面50sと第2面50rとを有する。第2面50rは、第1面50sとは反対側の面である。p側電極80は、第1面50sと接する。第2面50rは、発光層40に対向する。
p形半導体層50の第1面50sは、半極性面である。半極性面は、例えば、c面(すなわち、{0001}面)から傾いている。半極性面と、c面と、の間の角度は、0度よりも大きく、90度よりも小さい角度である。または、半極性面と、c面と、の間の角度は、90度よりも大きく、180度よりも小さい。半極性面は、例えば、c面から小さい角度で傾いている。例えば、第1面50sは、p形半導体層50の{11−22}面である。実施形態において、第1面50sが、{11−22}面に対して、小さい角度で傾斜していても良い。例えば、第1面50sと、p形半導体層50の{11−22}面と、の間の角度は、5度以下である。
半極性面は、{11−22}面の他に、{10−11}面、{20−21}面、{10−12}面、または、{10−13}面などでも良い。例えば、第1面50sと、p形半導体層50の上記結晶面(半極性面)と、の間の角度は、5度以下である。
実施形態においては、第1面50sは、複数の凸部54bを有する。例えば、Z軸方向(p形半導体層50からp側電極80に向かう第1方向)に沿った、複数の凸部54bの高さh54(複数の凸部54bの1の高さ)は、例えば、5nm以下である。高さh54は、例えば、1nm以上である。
例えば、複数の凸部54bの第1面50sにおける密度は、1.0×1010/cmよりも高い。密度は、例えば、6.1×1010/cm以下である。複数の凸部54bの第1面50sにおける密度は、より好ましくは、1.5×1010/cm以上で、5.2×1010/cm以下である。
複数の凸部54bの幅w54(複数の凸部54bの1つの幅)は、10nm以上である。幅w54は、100nm以下である。幅w54は、Z軸方向(第1方向)に対して垂直な方向(例えばX軸方向)における、複数の凸部54bの1つの長さである。
例えば、p形コンタクト層54は、底部54aを含んでも良い。複数の凸部54bの高さは、凸部54bの頂部54tと、底部54aと、の間のZ軸方向に沿った距離である。
複数の凸部54bの1つの幅は、複数の凸部54bのその1つの、X軸方向に沿った長さの最大値である。
複数の凸部54bは、頂部54tと、側面54bsと、を含む。p形コンタクト層54のうちで、発光層40との距離が一番長い部分である。側面54bsは、X−Y平面と交差する。
1つの凸部54bの頂部54tを含みZ軸方向を含む平面で、その1つの凸部54bを切断したときに、2つの底部54aの間に、その1つの凸部54bが設けられる。その1つの凸部54bの幅w54は、その2つの底部54aの間の距離である。
複数の凸部54bのそれぞれは、底部54aからp側電極80に向かって突出している。凸部54bの側面54bsは、p側電極80に取り囲まれている。凸部54bの頂部54tは、p側電極80に取り囲まれている。
実施形態においては、このような凸部54bを設けることで、p形半導体層50の第1面50sとp側電極80との間の接触抵抗を低減できる。これにより、低駆動電圧の窒化物半導体素子110を提供できる。
凸部54bを設けることで駆動電圧が低下できることは、発明者が行った独自の実験により見出された。以下、この実験について説明する。以下、作製した試料及びその評価結果について説明する。
基板10の上面10uに、複数の凹部15が設けられる。
例えば、基板10となる基体には、{113}面のシリコン基板が用いられる。シリコン基板のオリエンテーションフラットの方位は、例えば、<−110>方向である。シリコン基板の上に、マスク層となる酸化シリコン膜が形成されている。酸化シリコン膜は、例えば、熱酸化膜である。酸化シリコン膜の厚さは、例えば、約100nm(例えば60nm以上140nm以下)である。酸化シリコン膜の上に、所定の形状のレジスト膜を形成する。レジスト膜の形状は、例えば、ストライプ状である。
レジスト膜の幅(ストライプの延在方向に対して直交する方向の長さ)は、例えば、0.5μm以上15μm以下であり、例えば約3μmである。レジスト膜の開口部の幅(複数のストライプどうしの間隔)は、例えば0.5μm以上5μm以下であり、例えば約7μmである。ストライプの周期は、例えば1μm以上20μm以下であり、例えば約10μmである。
レジスト膜の開口部において、酸化シリコン膜が露出している。レジスト膜をマスクとして、酸化シリコン膜の一部を除去する。すなわち、開口部から露出する酸化シリコン膜を除去する。除去においては、例えば、バッファードフッ酸を用いたエッチングが行われる。除去の前に、Oアッシャ処理を行っても良い。これにより、親水性が向上し、エッチングの均一性が向上する。酸化シリコン膜の一部の除去の後に、レジスト膜を除去する。これにより、マスク層が形成される。この加工において、ドライエッチング処理が用いられてもよい。
マスク層をマスクとして用いて、基板(この例ではシリコン基板)の一部を除去する。すなわち、マスク層から露出する基体の一部を除去する。基体を加工することで基板10が得られる。例えば、基体に、複数のストライプ状の凹部15を形成する。凹部15の深さh10は、例えば、100nm以上2000nm以下である。この加工においては、例えば、水酸化カリウム(KOH)溶液(25wt%、45℃)を用い、例えば5分間の処理が行われる。これにより、凹部15が形成される。凹部15の深さh10は、例えば、約500nmである。シリコンのエッチングレートの異方性により、凹部15の側面15sは、Z軸方向に対して傾斜する。側面15sは、例えば斜面である。シリコンをKOH溶液でエッチングする場合、シリコンの(111)面のエッチングレートが、他の結晶面に比べて遅い。このため、シリコンの(111)面が、側面15sとなり易いため、側面15sは、斜面となり易い。この加工において、ドライエッチング処理を用いて斜面(側面15s)を形成しても良い。
実施形態において、例えば、凹部15の深さh10は、凹部15の幅w10よりも小さい。深さh10を幅w10よりも小さくすることで、例えば、側面15sからの結晶成長が容易になりやすい。深さh10を幅w10よりも小さくすることで、例えば、窒化物結晶(例えば、下地層18)における欠陥密度が低減しやすい。
これにより、図1に例示した基板10が得られる。基板10の上面10uにおいて、複数の凹部15が設けられる。複数の凹部15のそれぞれの側面15sは、Z軸方向に対して傾斜している。
凹部15の側面15s(側壁)の少なくとも一部は、シリコンの(1−11)面となる。この側面15s(斜面)は、基板10の上面10uの(113)面に対して傾斜する。側面15s(斜面)と、(113)面との間の角度は、約58.5度である。この側面15s(斜面である(1−11)面)から、窒化物結晶が成長される。
実施形態において、側面15s(側壁)の少なくとも一部は、例えば、(111)面と等価な結晶面である。側面15s(側壁)の少なくとも一部は、例えば、ミラー指数の包括表現で{111}面で表される結晶面である。側面15s(側壁)の少なくとも一部は、例えば、(1−11)面でも良く、(11−1)面でも良く、(−11−1)でも良い。基板10において、シリコンの(111)面と等価な結晶面を形成することで、窒化物結晶(例えば機能層45など)の結晶成長が容易となる。
基板10の上面10u上にバッファ層18を形成する。このとき、例えば、基板10の上面10uの凹部15の側面15sから、バッファ層18が成長する。バッファ層18は、頂面15uを覆う。バッファ層18は、基板10の上面10uを覆う。バッファ層18の上に、下地層19を形成する。下地層19の上に、機能層45(n形半導体層20、積層体30、発光層40及びp形半導体層50)を形成する。すなわち、エピタキシャル成長が行われる。
エピタキシャル成長の例について、以下説明する。
例えば、凹部15が形成された基板10を、有機洗浄及び酸洗浄によって処理する。この後、基板10をMOCVD装置の反応室内に導入する。水素雰囲気(例えば、水素含有雰囲気)において、トリメチルアルミニウム(TMAl)及びアンモニア(NH)を用いて、バッファ層18となるAlN層を形成する。バッファ層18の厚さは、約100nmである。このときの成長温度(基板温度)は約1060℃であり、成長圧力は200hPaであり、V/III比は、150である。
その後、窒素及び水素を含む雰囲気にて、TMGa及びアンモニアを用い、下地層19となるアンドープのGaN層を成長させる。このときの成長温度は約1060℃であり、成長圧力は600hPaであり、V/III比は、3300である。このアンドープのGaN層は、基板10の凹部15の側面15s((1−11)面であり、斜面)から成長する。
これにより、結晶方位が傾斜した下地層19(GaN結晶)が得られる。この下地層19においては、c軸が、Z軸方向(基板10の上面10uに対して垂直な方向)に対して傾斜している。下地層19のc軸とZ軸方向との間の角度は、約58.5度である。このように、c軸がZ軸方向から約58.5度で傾斜したGaN結晶が得られる。すなわち、下地層19(GaN層)のc軸と、上面10uと、の間の角度は、約31.5度である。
下地層19となるアンドープGaN層の成長初期では、アンドープGaN層は、ストライプ状の結晶である。成長時間を長くすることで、隣り合うストライプ状の結晶が会合する。これにより、アンドープGaN層の主面(表面)は、{11−22}面となる。さらに結晶成長を続け、下地層19が形成される。下地層19の厚さは、例えば約3μmである。
引き続き、キャリアガスとして窒素及び水素を用い、TMG、NH及びシラン(SiH)を用い、1030℃で、n形半導体層20(n形コンタクト層)となるn形GaN層が形成される。n形半導体層20の厚さは、約2μmである。n形不純物は、Siである。SiHが、n形不純物の原料となる。n形GaN層におけるSi濃度は、5×1018/cmである。
次に、積層体30が形成される。すなわち、窒素雰囲気にて、TMG、NH及びSiHを用いて、800℃で、n形のGaN層を形成し、続いて、800℃で、TMG、トリメチルインジウム(TMI)及びNHを用いて、アンドープのIn0.07Ga0.93N層が形成される。n形のGaN層が、第1層となる。第1層の厚さは、約3nmである。アンドープのIn0.07Ga0.93N層が第2層となる。第2層の厚さは、約1nmである。その後、上記の第1層の形成及び第2層の形成が繰り返される。第1層の形成の回数は、20であり、第2層の形成の回数は、20回ある。そして、最後に、第1層がさらに形成される。これにより、積層体30が形成される。積層体30における、n形のGaN層のSi濃度は、2×1018/cmである。
次に、発光層40が形成される。すなわち、窒素雰囲気にて、TMG及びNHを用い、障壁層となるアンドープのGaN層が形成される。障壁層の厚さは、約5nmである。続いて、TMG、TMI及びNHを用い、井戸層となるアンドープのIn0.15Ga0.85N層が形成される。井戸層の厚さは、約2.5nmである。上記の障壁層の形成及び井戸層の形成が繰り返される。障壁層の形成の回数は、3であり、井戸層の形成の回数は、3である。さらに、最後に、障壁層がさらに形成される。これにより、発光層40が形成される。
次に、窒素及び水素を含む雰囲気にて、TMA、TMG、NH及びビスシクロペンタジエニルマグネシウム(CpMg)を用いて、第1p形層51となるp形AlGa1−xN層が形成される。このときの成長温度は約900℃であり、成長圧力は1013hPaであり、V/III比は、10000である。CpMgが、p形不純物の原料となる。第1p形層51の厚さは、約5nmである。AlGa1−xN層におけるAl組成比xは、0.1である。
さらに、窒素及び水素を含む雰囲気にて、TMG、NH及びCpMgを用いて、第2p形層52となるp形GaN層が形成される。第2p形層52の厚さは、約80nmである。このときの成長温度(基板温度)は、900℃であり、成長圧力は1013hPaであり、V/III比は、1600である。
次に、窒素、水素及びアンモニアの供給比を変化させるとともに、CpMgの供給量を増加させ、p形コンタクト層54となるp形GaN層が形成される。p形コンタクト層54の厚さは、平均で約5nmである。このときの成長温度(基板温度)は、880℃であり、成長圧力は1013hPaであり、V/III比は、8500である。成長速度は、約1nm/分である。
p形コンタクト層54は、底部54aと凸部54bとを有している。底部54aの厚さが、例えば4nm程度であり、凸部54bの高さが5nm程度である。凸部54bの密度を考慮すると、底部54aと凸部54bとを合計し平均したときのp形コンタクト層54の平均厚さは、5nm程度となる。
上記の結晶成長の後、温度を室温まで下げる。
上記のようにして得られた半導体積層体の一部をドライエッチングによって除去して、n形半導体層20の一部の表面を露出させる。露出したn形半導体層20の上に、n側電極70となるAl/Ta/Ti/Al/Tiの積層膜が形成される。p形コンタクト層54の上には、p側電極80となるAg膜が形成される。
これにより、窒化物半導体素子110(半導体発光素子)が得られる。
実験では、複数の試料が作製される。これらの試料においては、p形コンタクト層54となるp形GaN層の形成条件が変更される。そして、p形コンタクト層54の表面状態(第1面50sの状態)及び駆動電圧が評価される。
図2(a)〜図2(c)は、窒化物半導体素子を例示する原子間力顕微鏡像である。
図2(a)〜図2(c)は、p形コンタクト層54となるp形GaN層の表面の原子間力顕微鏡(AFM:Atomic Force Microscope)像である。これらの像は、1辺が1μmの正方形の領域を示している。高さスケールは、15nmである。
図2(a)〜図2(c)は、3種類の試料(第1試料SP1、第2試料SP2、及び第3試料SP3)に対応する。これらの試料においては、p形コンタクト層54となるp形GaN層の形成条件が互いに異なる。すなわち、p形コンタクト層54となるp形GaN層の形成におけるp形不純物の供給量が変更されている。第2試料SP2におけるp形不純物の供給量(第2供給量)は、第1試料SP1におけるp形不純物の供給量(第1供給量)の4倍である。第3試料SP3におけるp形不純物の供給量(第3供給量)は、第1供給量の6倍である。p形不純物は、Mgである。
図2(a)に示すように、第1供給量の第1試料SP1においては、p形コンタクト層54に、凸部54bが形成されていない。
図2(b)に示すように、p形不純物の供給量が多い第2供給量の第2試料SP2においては、p形コンタクト層54に、凸部54bが形成されている。凸部54bは、多角錐台状である。
図2(c)に示すように、p形不純物の供給量がさらに多い第3供給量の第3試料SP3においては、さらに多くの凸部54bが形成されている。
図3(a)、図3(b)、図4(a)及び図4(b)は、窒化物半導体素子を例示する模式図である。
図3(a)及び図3(b)は、第2試料SP2に対応する。図4(a)及び図4(b)は、第3試料SP3に対応する。図3(a)及び図4(a)は、p形コンタクト層54の表面のAFM像である。図3(b)及び図4(b)は、p形コンタクト層54の表面(p形半導体層50の第1面50s)の形状(プロファイル)を例示するグラフ図である。図3(b)及び図4(b)は、図3(a)及び図4(a)のAFMの解析結果から得られる。
図3(b)は、図3(a)のB1−B2線上のプロファイルに対応する。B1−B2線は、p形コンタクト層54のc軸方向に沿っており、n形半導体層20のc軸方向に沿っている。図3(b)の横軸は、B1−B2線上の位置pXに対応する。図4(b)は、図4(a)のC1−C2線上のプロファイルに対応する。C1−C2線は、p形コンタクト層54のc軸方向に沿っており、n形半導体層20のc軸方向に沿っている。図4(b)の横軸は、C1−C2線上の位置pX(μm)に対応する。図3(b)及び図4(b)の縦軸は、高さHZ(nm)である。高さHZは、Z軸方向に沿った位置である。図3(b)及び図4(b)中の矢印は、凸部54bに対応する。
図3(b)及び図4(b)に示すように、凸部54bの高さh54は、0.3nm以上5nm以下(1nm以上5nm以下)である。複数の凸部54bの幅w54は、約50nm(約10nm以上100nm以下)である。
図5は、窒化物半導体素子の特性を示すグラフ図である。
図5の横軸は、凸部54bの密度Cp(/cm)である。縦軸は、駆動電圧Vf(V)の値である。駆動電圧Vfは、1mAの電流を流したときの電圧である。
図5に示すように、第1試料SP1において、駆動電圧Vfは、約5Vである。第2試料SP2において、駆動電圧Vfは、約3.3Vである。第3試料SP3において、駆動電圧Vfは、約3.5Vである。
凸部54bの密度Cpが、1.0×1010/cmを超えるときに、低い駆動電圧Vfが得られる。密度Cpが、6.1×1010/cm以下のときに、低い駆動電圧Vfが得られる。凸部54bの密度Cpが、1.5×1010/cm以上のときに、さらに低い駆動電圧Vfが得られる。密度Cpが、5.2×1010/cm以下のときに、さらに低い駆動電圧Vfが得られる。
窒化物半導体素子は、一般に、窒化物半導体のc面を利用して形成される。しかしながら、c面を用いた半導体層においては、大きな内部電界が生じ、素子の特性に影響を与える。素子の高性能化のために、c面とは異なる結晶面(例えば半極性面または無極性面)を利用することが検討されている。しかしながら、例えば、半極性面や無極性面を利用した窒化物半導体素子においては、極性面(c面)を用いた場合に比べて、駆動電圧が高くなりやすいことが分かった。このため、半極性面または無極性面の窒化物半導体素子において、駆動電圧を低減することが望まれる。
本実施形態においては、半極性面を用いた窒化物半導体素子において、p形半導体層20のp側電極80と接する第1面50sに、複数の凸部54bを設ける。この複数の凸部54bの密度を上記の範囲とすることで、駆動電圧Vfを低減できる。
例えば、c面({0001})を用いた参考例がある。この場合に、p形半導体層20のp側電極80と接する第1面50sに、複数の凸部54bを設ける参考例がある。しかしながら、この参考例における複数の凸部54bの適正な密度は、半極性面における複数の凸部54bの適正な密度とは異なる。
図6は、第1の実施形態に係る窒化物半導体素子の特性を示すグラフ図である。
図6は、第3試料SP3の二次イオン質量分析(Secondary Ion Mass Spectrometry:SIMS)法による分析結果を示している。横軸は、深さdZ(nm)である。深さdZは、Z軸方向に沿った位置である。縦軸は、SIMS分析により検出されたMgの濃度Cm0(1/cm)である。SIMSの分析においては、Csイオンビームが使用される。SIMS分析における測定面積は、約200μm×200μmである。SIMS分析においては、深さ方向(Z軸方向)に、約0.6nmステップで分析が行われる。この分析においては、約200μm×200μm×0.6nmの領域の平均のMgの濃度が得られる。例えば、凸部54bと底部54aとの平均のMgの濃度が得られる。Mgの濃度Cm0は、例えば、実質的に、面内の平均の濃度である。
図6において、表面の側(図中左側)からMg濃度が急峻に変化している領域と、変化が緩やかな領域と、がある。Mg濃度が急峻に変化している領域が、p形コンタクト層54に対応する。変化が緩やかな領域が、第2p形層52に対応する。p形コンタクト層54における厚さの変化に対するMg濃度の変化は、第2p形層52における厚さの変化に対するMg濃度の変化の5倍以上である。図6に示す例においては、Mg濃度が5.0×1019/cmよりも大きい領域がp形コンタクト層54に対応する。
図6に示すように、p形コンタクト層54の浅い位置において、Mgの濃度Cm0は高く、深い位置ではMgの濃度Cm0は低い。p形コンタクト層54におけるMgの濃度Cm0の最高値は、約5.9×1021/cmである。p形コンタクト層54におけるMgの濃度Cm0の最低値は、5.0×1019/cmである。p形コンタクト層54におけるMgの平均濃度は、3.0×1021/cmと算出される。p形コンタクト層54におけるMgの平均濃度は、p形コンタクト層54におけるMgの濃度Cm0の積分値を、p形コンタクト層54の厚さ(深さ)で割った値である。
第3試料SP3と同様に、第1試料SP1及び第2試料SP2についてもSIMS分析が行われる。さらに、これらの試料とは別の試料も、異なる条件で作製され、同様に、SISM分析が行われる。
第1の実験においては、上記のように、下地層19の主面が{11−22}面であり、p形コンタクト層54の第1面50sが{11−22}面である試料が作製される。第1の実験において、p形コンタクト層54におけるMgの濃度が、上記のように変更される。
第2の実験においては、下地層19の主面が{0001}面であり、p形コンタクト層54の第1面50sが{0001}面である試料が作製される。第2の実験においても、p形コンタクト層54におけるMgの濃度が変更される。
図7(a)及び図7(b)は、窒化物半導体素子の特性を示すグラフ図である。
図7(a)及び図7(b)は、p形コンタクト層54におけるMgの濃度Cma(/cm)と、凸部54bの密度Cp(/cm)と、の関係を示している。
図7(a)は、第1の実験({11−22})に対応する。図7(b)は、第2の実験({0001})に対応する。
既に図6に関して説明したように、p形コンタクト層54におけるMgの濃度Cm0は、p形コンタクト層54のMgの面内の平均の濃度(具体的には、約200μm×200μm×0.6nmの領域の濃度)に対応する。図6に示したように、p形コンタクト層54におけるMg濃度は、p形コンタクト層54内で厚さ方向に沿って変化する。p形コンタクト層54におけるMgの濃度Cmaは、p形コンタクト層54における濃度Cm0の最高値(図6の例では約5.9×1021/cm)である。すなわち、p形コンタクト層54におけるMgの濃度Cmaは、p形コンタクト層54の少なくとも一部におけるMgの濃度である。
図7(a)に示すように、第1の実験において、p形コンタクト層54におけるMgの濃度(濃度Cma)が高くなると、凸部54bの密度Cpは高くなる。Mgの濃度Cmaが1.0×1021/cmよりも低いときには、凸部54bの密度Cpは0である。すなわち、凸部54bが形成されない。Mgの濃度Cmaが1.0×1021/cm以上の場合に、凸部54bが形成される。{11−22}面の場合は、凸部54bの密度は、3×10/cm〜7×1010/cm程度である。{11−22}面においては、凸部54bの密度は高い。
図7(b)に示すように、第2の実験において、p形コンタクト層54におけるMgの濃度(濃度Cma)が高くなると、凸部54bの密度Cpは高くなる。しかし、Mgの濃度Cmaが2.0×1021/cm以上においては、凸部54bの密度Cpはほぼ一定となる。凸部54bの密度Cpは、約2.0×10/cmで飽和する。{0001}面においては、凸部54bの高い密度を得ることは、困難である。
図5に関して既に説明したように、凸部54bの密度Cpが、1.0×1010/cmを超え、6.1×1010/cm以下のときに、低い駆動電圧Vfが得られる。凸部54bの密度Cpが、1.5×1010/cm以上で、5.2×1010/cm以下のときに、さらに低い駆動電圧Vfが得られる。このことと、図7(a)に示した結果と、から、以下となる。p形コンタクト層54におけるMgの濃度Cmaが、3.2×1021/cmを超え7.0×1021/cm以下のときに、低い駆動電圧Vfが得られる。p形コンタクト層54におけるMgの濃度Cmaが、4.0×1021/cm以上5.5×1021/cm以下のときに、低い駆動電圧Vfが安定して得られる。
図7(b)に示した参考例({0001}面の第2実験)においては、上記のように、凸部54bの密度Cpの最大値は、約2.0×10/cmである。本実施形態における範囲(3×10/cm〜7×1010/cm)とは、異なる。そして、参考例({0001}面の第2実験)においては、Mgの濃度Cmaは、1×1021/cm以下である。例えば、参考例({0001}面の第2実験)において、Mgの濃度Cmaを1×1021/cm以下よりも高くすることが現実的には困難である。すなわち、Mgの濃度Cmaを1×1021/cm以下よりも高くすると、例えば結晶品質が著しく低下する。
これに対して、本実施形態(半極性面である{11−22}面)においては、凸部54bの密度を3×10/cm〜7×1010/cm程度にすることができる。そして、Mgの濃度Cmaは、3.2×1021/cm以上にすることができる。これは、半極性面({11−22}面)においては、極性面({0001})に比べてMgの凝集が生じにくいためであると考えられる。
半極性面(例えば{11−22}面)においては、極性面({0001}面)に比べて、Mgに起因した結晶品質の低下が生じにくいためと考えられる。極性面({0001})では、結晶の最表面の原子が、ガリウム(III族原子)となりやすい。一方、半極性面({11−22}面)においては、結晶の最表面において、ガリウム(III族原子)と窒素(V族原子)との両方の原子が表れる。このような結晶表面の原子の構成(結晶面の原子の配列)の違いによって、p形不純物(Mg)の取り込みが変化すると考えられる。このような結晶表面の原子の構成の違いによって、p形不純物原子の表面拡散のしやすさが変化すると考えられる。
半極性面においては、結晶表面において、Mg原子の表面拡散長が長くなりやすく、Mgの凝集が生じにくいと考えられる。このため、凸部54bの高い密度を得ることができる。
図8(a)及び図8(b)は、窒化物半導体素子の特性を示すグラフ図である。
図8(a)及び図8(b)は、凸部54bの密度Cp(/cm)と、コンタクト抵抗R(Ωcm)と、の関係を例示している。コンタクト抵抗R(Ωcm)は、p形コンタクト層54とp側電極80との間のコンタクト抵抗である。図8(a)は、第1の実験({11−22})に対応する。図8(b)は、第2の実験({0001})に対応する。
図8(a)に示すように、第1の実験({11−22}面)においては、凸部54bの密度Cp(/cm)が1.0×1010/cmを超え、6.1×1010/cm以下のときに、低いコンタクト抵抗Rが得られる。
図8(b)に示すように、第2の実験({0001}面)においては、凸部54bの密度Cp(/cm)が1.0×10/cm以上、2.1×10/cm以下のときに、比較的低いコンタクト抵抗Rが得られる。
図9(a)〜図9(f)は、窒化物半導体素子を例示する模式図である。
図9(a)及び図9(b)は、第3試料SP3に対応する。
図9(c)及び図9(d)は、以下に説明する第4試料SP4に対応する。
図9(e)及び図9(f)は、以下に説明する第5試料SP5に対応する。
図9(a)、図9(c)及び図9(e)は、p形コンタクト層54の表面のAFM像である。
図9(b)、図9(d)及び図9(f)は、p形コンタクト層54の表面(p形半導体層50の第1面50s)のプロファイルを例示するグラフ図である。
図9(b)、図9(d)及び図9(f)は、図9(a)、図9(c)及び図9(e)のAFMの解析結果から得られる。
図9(b)は、図9(a)のC3−C4線上のプロファイルに対応する。C3−C4線は、p形コンタクト層54のc軸方向に対して垂直であり、n形半導体層20のc軸方向に対して垂直である。例えば、第1方向(Z軸方向)に対して垂直で、c軸方向に対して垂直な方向を第2方向D2とする。図9(b)の横軸は、C3−C4線上(第2方向D2上)の位置p2に対応する。
図9(d)は、図9(c)のD3−D4線上のプロファイルに対応する。D3−D4線は、p形コンタクト層54のc軸方向に対して垂直であり、n形半導体層20のc軸方向に対して垂直である。図9(d)の横軸は、D3−D4線上(第2方向D2上)の位置p2に対応する。
図9(f)は、図9(e)のE3−E4線上のプロファイルに対応する。E3−E4線は、p形コンタクト層54のc軸方向に対して垂直であり、n形半導体層20のc軸方向に対して垂直である。図9(f)の横軸は、E3−E4線上(第2方向D2上)の位置p2に対応する。
図9(b)、図9(d)及び図9(f)の縦軸は、高さHZ(nm)である。高さHZは、Z軸方向に沿った位置である。図9(b)中の矢印は、凸部54bに対応する。
第4試料SP4においては、第2p形層52となるp形GaN層を形成する際のアンモニアの供給を、第3試料SP3のそれの1/2倍である。第4試料SP4において、TMGおよびCPMgの供給量は、第3試料SP3と同じである。第4試料SP4においては、p形コンタクト層54となるp形GaN層の形成におけるp形不純物の供給量は、第3試料SP3のそれの1/6倍である。
第5試料SP5においては、第2p形層52を形成する際の、アンモニアの供給は、第3試料SP3のそれの1/4倍である。第5試料SP5において、TMGおよびCPMgの供給量は、第4試料SP4と同じである。第5試料SP5においては、p形コンタクト層54となるp形GaN層の形成におけるp形不純物の供給量は、第3試料SP3のそれの1/6倍である。
図9(b)に示すように、第3試料SP3において、複数の凸部54bが設けられる。さらに、凹凸54dpが存在する。すなわち、第1面50sは、凹凸54dpを有する。凹凸54dpのサイズは、凸部54bのサイズよりも大きい。凹凸54dpどうしの距離は、複数の凸部54bどうしの距離よりも大きい。凹凸54dpの高さは、凸部54bの高さよりも高い。凹凸54dpは、凸領域PRと、凹領域DRと、を含む。凸領域PRは、n形半導体層20のc軸方向(p形コンタクト層54のc軸方向)を含む面に沿って延びる。凹領域DRは、そのc軸方向を含むその面に沿って延びる。
凹凸54dpの高さは、5nmよりも高い。凹凸54dpの高さは、100nm以下である。凹凸54dpの高さは、より好ましくは、10nm以上60nm以下である。凹凸54dpの高さは、凸領域PRの頂領域と、凹領域DRの底領域と、の間のZ軸方向に沿った距離である。
凹凸54dpの幅は、例えば、約80nm以上約1500nm以下である。凹凸54dpの幅は、より好ましくは、200nm以上、900nm以下である。凹凸54dpの幅は、さらに好ましくは、250nm以上500nmである。複数の凸領域PRどうしの間の距離(1つの凹領域DRの幅)は、例えば、約80nm以上約1500nm以下である。複数の凸領域PRどうしの間の距離は、より好ましくは、200nm以上、900nm以下である。複数の凸領域PRどうしの間の距離は、より好ましくは、250nm以上500nmである。複数の凹領域DRどうしの間の距離(1つの凸領域PRの幅)は、例えば、約80nm以上約1500nm以下である。複数の凹領域DRどうしの間の距離(1つの凸領域PRの幅)は、より好ましくは、200nm以上、900nm以下である。複数の凹領域DRどうしの間の距離(1つの凸領域PRの幅)は、さらに好ましくは、250nm以上500nmである。
例えば、第2方向D2における凸領域PRの幅は、80nm以上1500nm以下である。より好ましくは、凸領域PRの第2方向における幅は、200nm以上900nmである。さらに好ましくは、凸領域PRの第2方向における幅は、250nm以上500nmである。第2方向D2における凹領域DRの幅は、80nm以上1500nm以下である。より好ましくは、凹領域DRの第2方向D2における幅は、200nm以上900nm以下でも良い。さらに好ましくは、凹領域DRの第2方向D2における幅は、250nm以上500nmである。
既に説明したように、このような第3試料SP3における駆動電圧Vf(1mAの電流の時の電圧)は、約3.5Vである。
図9(d)に示すように、第4試料SP4においては、複数の凸部54bが設けられない。しかしながら、第4試料SP4には、凸領域PR及び凹領域DRを含む凹凸54dpが設けられている。このような第4試料SP4における駆動電圧Vf(1mAの電流の時の電圧)は、約4.7Vである。
図9(f)に示すように、第5試料SP5においては、複数の凸部54bが設けられず、凸領域PR及び凹領域DRを含む凹凸54dpも設けられていない。このような第5試料SP5における駆動電圧Vf(1mAの電流の時の電圧)は、約5.5Vである。
このように、上記のような凹凸54dpが設けられることにより、駆動電圧Vfが低下することが分かる。従って、実施形態において、凸部54bと共に凹凸54dpを設けることがさらに望ましい。
半極性面である{10−11}面についても、同様の検討が行われた。
基板10となる基体には、{001}面のシリコン基板が用いられる。それ以外は、前述した{11−22}面と同様の作製方法で、試料が作製される。この試料においては、下地層19の主面が{10−11}であり、p形コンタクト層54の第1面50sが{10−11}である。
用いられたシリコン基板においては、{001}面が、〈001〉軸から〈110〉軸方向に約8度で回転している。<001>軸を含む面において、基板10の上面10uとSi{001}面との間の角度は、約8度である。用いられたシリコン基板においては、{001}面が、<110>方向に向かって約8度で傾斜している。凹部15(例えば、ストライプ状)の延在方向は、<−110>方向に沿う。
以下の3種類の試料が作製される。
第7試料SP7においては、p形コンタクト層54におけるMgの濃度(濃度Cma)が8×1020/cmであり、複数の凸部54bが設けられない。
第8試料SP8においては、p形コンタクト層54におけるMgの濃度(濃度Cma)が3×1021/cmであり、凸部54bの密度は、1×1010/cmである。
第9試料SP9においては、p形コンタクト層54におけるMgの濃度(濃度Cma)が5×1021/cmであり、凸部54bの密度は、3×1010/cmである。
これらの試料について、1mAの電流を流した時の電圧は、第7〜第9試料SP7、SP8、SP9において、それぞれ、4.5V、3.4V、3.5Vである。
第10試料SP10は、第9試料SP9において、第2p形層52となるp形GaN層を形成する際に、アンモニアの供給を3倍にしたものである。第10試料SP10においては、凸領域PR及び凹領域DRを含む凹凸54dpが設けられる。第10試料SP10において、1mAの電流を流した時の電圧は、3.1Vである。
半極性の{10−11}面においても、凸部54bの密度Cpが、1.0×1010/cmよりも大きい場合に、低い駆動電圧Vfが得られる。凸部54bの密度Cpが、6.1×1010/cm以下のときに、低い駆動電圧Vfが得られる。凸部54bと共に凹凸54dpを設けることで、さらに低い駆動電圧Vfが得られる。
{10−11}面においては、結晶の最表面の原子が窒素(V属原子)である。一方、極性面({0001})においては、結晶の最表面にガリウム(III属原子)が存在し易い。このように、{10−11}面と{0001}面と、で異なる。このことから、窒素原子(V属原子)が表面に現れる半極性面において、凸部54bによる低駆動電圧化の効果が得られやすいと考えられる。
例えば、結晶の最表面(結晶面の原子配列)に窒素原子(V属原子)を含む半極性面において、p形コンタクト層54に凸部54bが設けられ、凸部の密度Cpが、1.0×1010/cmよりも高く、6.1×1010/cm以下のときに、低い駆動電圧Vfが得られる。
半導体層に凹凸を設け、発光光の光路を変化させて、光取り出し効率を向上する構成がある。例えば、半導体層に、選択成長によって突起部を形成する方法がある。このときの突起部の高さは約1.5μmである。半導体層として、ウエットエッチングにより形成された凹凸を有する極性反転層を用いる構成もある。この場合において、極性反転層の望ましい厚さは、0.1μm以上(さらに望ましくは0.3μm以上)である。
このように、凹凸によって発光光の光路を変化させる場合には、発光光の波長程度の大きさの凹凸が用いられる。発光光の波長よりも著しく小さい凹凸においては、発光光の光路を実質的に変化させない。例えば、発光光の波長の1/4以下の大きさの凹凸においては、光路を変化させる効果が小さい。
実施形態に係る半導体発光素子110においては、複数の突起部54bのZ軸方向に沿った高さ(高さh54)は、発光層40から放出される光の主波長の1/4の長さよりも小さい。実施形態においては、突起部54bによって、光路の変化の効果を得るのではなく、例えば、接触抵抗Rを低減する。実施形態においては、突起部54bによって、例えば、駆動電圧を低減する。
実施形態において、{001}面のシリコン基板において、Si{001}面を〈001〉軸から〈110〉軸方向へ傾斜させる角度は、8度に限らない。傾斜させる角度は、例えば、5度以上11度以下でも良い。例えば、このSi{001}面から任意の方向に3度以内の角度で傾く結晶面のシリコン基板を用いても良い。
実施形態において、第1面50sが、{10−11}面に対して、小さい角度で傾斜していても良い。例えば、第1面50sと、p形半導体層50の{10−11}面と、の間の角度は、5度以下である。
実施形態に係る窒化物半導体素子の製造方法において、窒化物半導体層の成長方法には、例えば、有機金属気相堆積(Metal-Organic Chemical Vapor Deposition:MOCVD)法、有機金属気相成長(Metal-Organic Vapor Phase Epitaxy:MOVPE)法、分子線エピタキシー(Molecular Beam Epitaxy:MBE)法、及び、ハライド気相エピタキシー(Halide Vapor Phase Epitaxy:HVPE)法などを用いることができる。
実施形態によれば、駆動電圧を低減できる窒化物半導体素子が提供できる。
なお、本明細書において「窒化物半導体」とは、BInAlGa1−x−y−zN(0≦x≦1,0≦y≦1,0≦z≦1,x+y+z≦1)なる化学式において組成比x、y及びzをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。さらに、上記化学式において、N(窒素)以外のV族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、窒化物半導体素子に含まれるp形半導体層、n形半導体層、発光層、下地層、バッファ層、基板、p側電極及びn側電極などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した窒化物半導体素子を基にして、当業者が適宜設計変更して実施し得る全ての窒化物半導体素子も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10…基板、 10l…下面、 10u…上面、 15…凹部、 15b…底面、 15s…側面、 15u…頂面、 18…バッファ層、 19…下地層、 20…n形半導体層、 20p…第1部分、 20q…第2部分、 30…積層体、 40…発光層、 45…機能層、 50…p形半導体層、 50r…第2面、 50s…第1面、 51…第1p形層、 52…第2p形層、 54…p形コンタクト層、 54a…底部、 54b…凸部、 54bs…側面、 54dp…凹凸、 54t…頂部、 70…n側電極、 80…p側電極、 110…窒化物半導体素子、 Cm0…濃度、 Cma…濃度、 Cp…密度、 D2…第2方向、 DR…凹領域、 HZ…高さ、 PR…凸領域、 R…コンタクト抵抗、 SP1〜SP5…第1〜第5試料、 Vf…駆動電圧、 dZ…深さ、 h10…深さ、 h54…高さ、 p2…位置、 pX…位置、 w10…幅、 w54…幅

Claims (16)

  1. 窒化物半導体を含み第1面を有するp形半導体層と、
    前記第1面と接するp側電極と、
    を備え、
    前記第1面は、半極性面であり、
    前記第1面は、複数の凸部を有し、
    前記p形半導体層から前記p側電極に向かう第1方向に沿った、前記複数の凸部の高さは、1ナノメートル以上5ナノメートル以下であり、
    前記複数の凸部の前記第1面における密度は、1.0×1010/cmよりも高く、6.1×1010/cm以下である、窒化物半導体素子。
  2. 前記第1面は、前記p形半導体層の{11−22}面である、請求項1記載の窒化物半導体素子。
  3. 前記第1面と、前記p形半導体層の{11−22}面と、の間の角度は、5度以下である、請求項1記載の窒化物半導体素子。
  4. 前記第1面は、前記p形半導体層の{10−11}面である、請求項1記載の窒化物半導体素子。
  5. 前記第1面と、前記p形半導体層の{10−11}面と、の間の角度は、5度以下である、請求項1記載の窒化物半導体素子。
  6. 前記複数の凸部の1つの前記第1方向に対して垂直な方向における幅は、10ナノメートル以上100ナノメートル以下である、請求項1〜5のいずれか1つに記載の窒化物半導体素子。
  7. n形半導体層と、
    発光層と、
    をさらに備え、
    前記p形半導体層は、前記n形半導体層と前記p側電極との間に設けられ、
    前記発光層は、前記n形半導体層と前記p形半導体層との間に設けられる、請求項1〜6のいずれか1つに記載の窒化物半導体素子。
  8. 前記複数の凸部の前記第1面における前記密度は、1.5×1010/cm以上である、請求項1〜7のいずれか1つに記載の窒化物半導体素子。
  9. 前記複数の凸部の前記第1面における前記密度は、5.2×1010/cm以下である、請求項8記載の窒化物半導体素子。
  10. 前記p形半導体層は、p形コンタクト層を含み、
    前記p形コンタクト層は、前記第2電極と接し、
    前記p形コンタクト層の厚さは1ナノメートル以上50ナノメートル以下であり、
    前記p形コンタクト層に含まれるp形不純物の濃度は、3.2×1021/cmを超え7.0×1021/cm以下である、請求項1〜9いずれか1つに記載の窒化物半導体素子。
  11. 前記濃度は、4.0×1021/cm以上5.5×1021/cm以下である、請求項10に記載の窒化物半導体素子。
  12. 前記第1面は、凹凸を有し、
    前記凹凸は、凸領域と、凹領域と、を含み、
    前記凸領域は、前記n形半導体層のc軸方向を含む面に沿って延び、
    前記凹領域は、前記c軸方向を含む前記面に沿って延び、
    前記第1方向に対して垂直で前記c軸方向に対して垂直な第2方向における前記凸領域の幅は、80ナノメートル以上1500ナノメートル以下である、請求項1〜11のいずれか1つに記載の窒化物半導体素子。
  13. 前記凸領域の前記幅は、200ナノメートル以上900ナノメートル以下である、請求項12記載の窒化物半導体素子。
  14. 前記第2方向における前記凹領域の幅は、80ナノメートル以上1500ナノメートル以下である、請求項12または13に記載の窒化物半導体素子。
  15. 前記凹領域の前記幅は、200ナノメートル以上900ナノメートル以下である、請求項14記載の窒化物半導体素子。
  16. 前記凹凸の高さは、5ナノメートルよりも高い、請求項12〜15のいずれか1つに記載の窒化物半導体素子。
JP2015143761A 2015-07-21 2015-07-21 窒化物半導体素子 Pending JP2017028046A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015143761A JP2017028046A (ja) 2015-07-21 2015-07-21 窒化物半導体素子
US15/053,266 US20170025578A1 (en) 2015-07-21 2016-02-25 Nitride semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015143761A JP2017028046A (ja) 2015-07-21 2015-07-21 窒化物半導体素子

Publications (1)

Publication Number Publication Date
JP2017028046A true JP2017028046A (ja) 2017-02-02

Family

ID=57836233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015143761A Pending JP2017028046A (ja) 2015-07-21 2015-07-21 窒化物半導体素子

Country Status (2)

Country Link
US (1) US20170025578A1 (ja)
JP (1) JP2017028046A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112071967B (zh) * 2020-11-16 2021-02-26 至芯半导体(杭州)有限公司 紫外led结构及其制备方法

Also Published As

Publication number Publication date
US20170025578A1 (en) 2017-01-26

Similar Documents

Publication Publication Date Title
US9263632B2 (en) Semiconductor light emitting device
US8680569B2 (en) Method for manufacturing gallium oxide based substrate, light emitting device, and method for manufacturing the light emitting device
US20120273796A1 (en) High indium uptake and high polarization ratio for group-iii nitride optoelectronic devices fabricated on a semipolar (20-2-1) plane of a gallium nitride substrate
JP5383880B1 (ja) 窒化物半導体層の製造方法及び半導体発光素子の製造方法
JP2010205835A (ja) 窒化ガリウム系半導体光素子、窒化ガリウム系半導体光素子を製造する方法、及びエピタキシャルウエハ
TW201115784A (en) Nitride-based semiconductor light-emitting element
US9515146B2 (en) Nitride semiconductor layer, nitride semiconductor device, and method for manufacturing nitride semiconductor layer
US9305773B2 (en) Semiconductor device, nitride semiconductor wafer, and method for forming nitride semiconductor layer
JP2010272593A (ja) 窒化物半導体発光素子及びその製造方法
JP5460751B2 (ja) 半導体装置
US8729587B2 (en) Nitride semiconductor element and manufacturing method therefor
JP2014207328A (ja) 半導体発光素子
JP2017028046A (ja) 窒化物半導体素子
US20120273794A1 (en) Semiconductor light emitting device, wafer, and method for manufacturing semiconductor light emitting device
US9287378B2 (en) Nitride semiconductor light-emitting element and method for fabricating the same
KR101337615B1 (ko) 질화갈륨계 화합물 반도체 및 그 제조방법
TWI545798B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
JP6374071B2 (ja) 窒化物半導体層、窒化物半導体装置及び窒化物半導体層の製造方法
JP2014063862A (ja) 半導体装置及びその製造方法
KR101140679B1 (ko) 질화갈륨계 화합물 반도체
JP5059205B2 (ja) ウェーハ及び結晶成長方法
WO2016002801A1 (ja) 半導体積層構造体及び半導体素子
US20220310874A1 (en) Group iii nitride semiconductor device and method for producing same
JP2011023536A (ja) 窒化ガリウム系半導体光素子、及び窒化ガリウム系半導体光素子を作製する方法
JP2015050395A (ja) 半導体装置及びその製造方法