JP5043620B2 - 異方導電性部材およびその製造方法 - Google Patents
異方導電性部材およびその製造方法 Download PDFInfo
- Publication number
- JP5043620B2 JP5043620B2 JP2007318561A JP2007318561A JP5043620B2 JP 5043620 B2 JP5043620 B2 JP 5043620B2 JP 2007318561 A JP2007318561 A JP 2007318561A JP 2007318561 A JP2007318561 A JP 2007318561A JP 5043620 B2 JP5043620 B2 JP 5043620B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive member
- anisotropic conductive
- base material
- insulating
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manufacturing Of Electrical Connectors (AREA)
- Non-Insulated Conductors (AREA)
Description
そこで、近年になり、絶縁素材の皮膜中に導電部材が貫通林立したタイプや金属球を配置したタイプの異方導電部材が注目されてきている。
即ち、半導体素子等の電子部品を、実装時と同様のポジションで回路基板に異方導電性部材を介して接触させて機能検査を行うことで、電子部品を回路基板上に実装せずに、機能検査を実施でき、上記の問題を回避することができる。
また、特許文献3には、レジストとマスクを用いて導電性の柱を電鋳で作製し、これに絶縁性素材を流し込み硬化させることで異方導電性フイルムを製造する方法が検討されている。
基体と、該基体に積層されて設けられるところの前記保持体となる絶縁層とを有する母材に対し前記絶縁層側から高エネルギビームを照射して、複数の領域において前記絶縁層の全部と前記基体の一部とを除去し、前記母材に複数の穴を形成する第1の工程と、
形成された複数の穴に、前記絶縁層の面と面一またはこの面より突出させて、前記導電部材となる導電材料を充填する第2の工程と、前記基体を除去する第3の工程と、を有することを特徴とする電気的接続部材の製造方法。」が開示されており、絶縁層として、ポリイミド樹脂、エポキシ樹脂、シリコン樹脂等の種々の材質に関する検討も行なわれている。
そのため、このような電子部品に対応できるよう、異方導電性部材における導通路もその外径(太さ)をより小さくし、かつ、狭ピッチで配列させる必要が生じている。
しかしながら、上記特許文献1〜4等に記載されている異方導電性フイルムや電気的接続部材を製造する方法では、導通路のサイズを小さくすることは非常に困難であった。
すなわち、本発明は、以下の(1)〜(4)を提供する。
上記導通路の密度が200万個/mm2以上である、異方導電性部材。
絶縁性部材に貫通孔を形成する貫通化処理工程、および、
上記貫通化処理工程の後に、得られた上記絶縁性部材における貫通化した孔の内部に導電性部材を充填して上記異方導電性部材を得る金属充填工程、を具備する異方導電性部材の製造方法。
更に、本発明の異方導電性部材の製造方法は、本発明の異方導電性部材を効率的に製造することができるため非常に有用である。
本発明の異方導電性部材は、絶縁性基材中に、導電性部材からなる複数の導通路が、互いに絶縁された状態で上記絶縁性基材を厚み方向に貫通し、かつ、上記各導通路の一端が上記絶縁性基材の一方の面において露出または突出し、上記各導通路の他端が上記絶縁性基材の他方の面において露出または突出した状態で設けられる異方導電性部材であって、
上記導通路の密度が200万個/mm2以上である、異方導電性部材である。
次に、本発明の異方導電性部材について、図1を用いて説明する。
本発明の異方導電性部材1は、絶縁性基材2および導電性部材からなる複数の導通路3を具備するものである。
この導通路3は、軸線方向の長さが絶縁性基材2の厚み方向Zの長さ(厚み)以上で、かつ、密度が200万個/mm2以上となるよう互いに絶縁された状態で絶縁性基材2を貫通して設けられる。
また、この導通路3は、各導通路3の一端が絶縁性基材2の一方の面において露出し、各導通路3の他端が絶縁性基材2の他方の面において露出した状態で設けられるが、図1(b)に示すように、各導通路3の一端が絶縁性基材2の一方の面2aから突出し、各導通路3の他端が絶縁性基材2の他方の面2bから突出してた状態で設けられるのが好ましい。即ち、各導通路3の両端は、絶縁性基材の主面である2aおよび2bから突出する各突出部4aおよび4bを有するのが好ましい。
更に、この導通路3は、少なくとも絶縁性基材2内の部分(以下、「基材内導通部5」ともいう。)が、該フィルム基材2の厚み方向Zと略平行(図1においては平行)となるように設けられるのが好ましい。具体的には、上記絶縁性基材の厚みに対する上記導通路の中心線の長さ(長さ/厚み)が、1.0〜1.2であるのが好ましく、1.0〜1.1であるのがより好ましい。
次に、絶縁性基材および導通路のぞれぞれについて、材料、寸法、形成方法等について説明する。
本発明の異方導電性部材を構成する上記絶縁性基材は、有機物および無機物のいずれであってもよいが、電気抵抗率が1×103Ω・cm以上の材料であるのが好ましく、1×105Ω・cm以上の材料であるのがより好ましく、1×107Ω・cm以上の材料であるのが特に好ましい。
また、上記絶縁性基材は、後述する本発明の異方導電性部材の製造方法において絶縁性部材に貫通化処理を施しやすい理由から、高分子材料等の有機素材であるのが好ましく、相分離構造を形成しうるブロック共重合ポリマー素材であるのが特に好ましい。
以下に、上記絶縁性基材として好適な素材であるブロック共重合ポリマーについて詳述する。
ここで、ポリマー成分(A)とポリマー成分(B)とは、相反する化学的および物理的性質を有し、互いに非相溶である。
E−(Y1−F)n−Y2−G
また、Y1およびY2は、同一であっても異なっていてもよく、それぞれ、単結合、−CH2CH2−、−CH2O−、−OCH2−、−C(=O)O−、−OC(=O)−、−C≡C−、−CH=CH−、−CF=CF−、−(CH2)4−、−CH2CH2CH2O−、−OCH2CH2CH2−、−CH=CH−CH2CH2−、−CH2CH2−CH=CH−、−N=N−、−CH=CH−C(=O)O−または−OC(=O)−CH=CH−を表す。
また、nは、0〜3の整数を表す。
上記疎水性側鎖としては、例えば、脂肪族側鎖等が挙げられる。
そのため、後述する本発明の異方導電性部材の製造方法において用いる、高分子材料からなり、深さ方向に林立した相分離構造を有する絶縁性部材は、例えば、基板上に上記ブロック共重合体を塗布し、乾燥して得られる膜に対して、加熱処理または電解印加を施すことにより得ることができる。
上記溶媒としては、具体的には、例えば、ベンゼン、トルエン、キシレン、クロロホルム、ジクロロメタン、テトラヒドロフラン、ジオキサン、四塩化炭素、エチルベンゼン、プロピルベンゼン、二塩化エチレン、塩化メチル等が挙げられる。
また、上記溶媒に溶解させる上記ブロック共重合体の濃度は、0.1〜5質量%程度であるのが好ましい。
更に、上記基板上に上記ブロック共重合体を塗布し、乾燥して得られる膜の膜厚は、約30nm〜約10μmが好ましい。
上記ブロック共重合体を基板上に塗布して得られる膜を融点以上の温度で加熱すると、親水性ポリマー(A)からなる親水性高分子鎖Aが、膜表面に対して略垂直方向に配向した構造をとる。
ここで、融点は、DSC(示差走査熱量測定)で測定することができ、上記ブロック共重合体の融点は、通常120〜140℃である。
成膜の最中または成膜した膜を基板上に置き、上記ブロック共重合体の融点より10〜100℃低い温度、好ましくは50〜80℃で加熱し、それと同時にこの膜に1×105〜3×107V/m、好ましくは1×105〜3×106V/mの電界を印加することにより、親水性高分子鎖Aをその電界方向に配向させることができる。
そのため、深さ方向に林立した相分離構造を有する絶縁性部材を得るためには、基板にほぼ垂直に電界を印加するのが好ましい。
更に、電界の最高値を1×105〜3×107V/mとして、電界をその+方向もしくは−方向またはその両方向に交互に掃引(具体的には、印加する電位を掃引)させてもよい。このように電界の方向を切り替えて印加するとより配向が明瞭になるため好ましい。
電極基板としては、電気伝導性のある電極材料であればよく、例えば、白金、ステンレス、金などの金属板;グラファイト;インジウムスズ酸化物(ITO)を被覆した、ガラス、プラスティックフィルム、シリコンウエハ;等が挙げられ、ITOガラス電極基板を用いるのがが好ましい。
電解液としては、溶媒に水またはテトラヒドロフラン、クロロホルム、ジメチルスルホキシド、ジメチルホルムアミド等の有機溶媒を用い、これに溶質として塩化カリウム、塩化ナトリウム、臭化カリウム、臭化ナトリウム、硫酸ナトリウム、過塩素酸ナトリウム、硝酸ナトリウム等の電解質を溶解させたものを用いることができる。
更に、一般的な電気化学セルだけでなく、走査型プローブ顕微鏡のチップなどの微小電極を用いた微小な領域に選択的に電界を印加できる特殊な電気化学セルを用いることができる。
例えば、親水性表面をもつ磁性酸化鉄微粒子を共重合体の溶液に分散させ、この分散液をスライドガラスやPETフィルム等に塗布し、室温で乾燥させることにより、この共重合体の層構造の親水性部分にこの微粒子が集合した層構造を有する膜を得ることができる。
また、その構造因子となる格子定数は、親水性高分子鎖Aおよび疎水性高分子鎖Bの各分子量に依存する。即ち、上記式中のmおよびnが、m/(m+n)=0.1〜0.9を満たす。
〔製造例1〕
ポリ(エチレンオキシド)メチルエーテル(分子量5000)を親水性高分子鎖Aとし、含アゾベンゼン液晶性側鎖を有するポリメタクリレート(重合度114)を疎水性高分子鎖Bとするブロック共重合体を合成した。
ここで、合成は、銅錯体を触媒とする原子移動ラジカル重合法により行った。
得られたブロック共重合体の数平均分子量は28100、Mw/Mn=1.08、ポリメタクリレート(MA)含量は82重量%、融点は120℃であった。
得られたブロック共重合体を下記化学式に示す。
この共重合体溶液を高配向性グラファイト、ITOガラス電極基板、ITOポリエチレンテレフタレラートフィルムに1cm2当たり0.1ml滴下した。
滴下直後、30mlのトルエンが入ったサンプル瓶が設置された内容量2Lのデシケーターに移し、5時間静置した。
次いで、得られたキャスト膜を50〜80の温度で5〜48時間加熱し、ミクロ相分離したブロック共重合体薄膜(膜厚15μm)を得た。
ここで、図2(A)は、ミクロ相分離したブロック共重合体薄膜の模式図(符号101:ブロック共重合体薄膜(絶縁性部材)、符号102:疎水性高分子鎖B、符号103:親水性高分子鎖A)であり、図2(B)は、絶縁性基材の模式図(符号104:絶縁性基材、符号105:貫通孔)である。
上記溶剤としては、具体的には、例えば、エチレンジクロライド、シクロヘキサノン、メチルエチルケトン、メタノール、エタノール、プロパノール、エチレングリコールモノメチルエーテル、1−メトキシ−2−プロパノール、2−メトキシエチルアセテート、1−メトキシ−2−プロピルアセテート、ジメトキシエタン、乳酸メチル、乳酸エチル、N,N−ジメチルアセトアミド、N,N−ジメチルホルムアミド、テトラメチルウレア、N−メチルピロリドン、ジメチルスルホキシド、スルホラン、γ−ブチロラクトン、トルエン等が挙げられる。
本発明の異方導電性部材を構成する上記導通路は導電性部材からなるものである。
上記導電性部材は、電気抵抗率が103Ω・cm以下の材料であれば特に限定されず、その具体例としては、金(Au)、銀(Ag)、銅(Cu)、アルミニウム(Al)、マグネシウム(Mg)、ニッケル(Ni)、インジウムがドープされたスズ酸化物(ITO)等が好適に例示される。
中でも、電気伝導性の観点から、銅、金、アルミニウム、ニッケルが好ましく、銅、金がより好ましい。
また、コストの観点から、導通路の上記絶縁性基材の両面から露出した面や突出した面(以下、「端面」ともいう。)の表面だけが金で形成されるのがより好ましい。
また、上述したように、上記絶縁性基材の厚みに対する上記導通路の中心線の長さ(長さ/厚み)は1.0〜1.2であるのが好ましく、1.0〜1.1であるのがより好ましい。上記絶縁性基材の厚みに対する上記導通路の中心線の長さがこの範囲であると、上記導通路が直管構造であると評価でき、電気信号を流した際に1対1の応答を確実に得ることができるため、本発明の異方導電性部材を電子部品の検査用コネクタや電気的接続部材として、より好適に用いることができる。
上記導通路の密度がこの範囲にあることにより、本発明の異方導電性部材は高集積化が一層進んだ現在においても半導体素子等の電子部品の検査用コネクタや電気的接続部材等として使用することができる。
ここで、金属を充填する処理工程については、後述する本発明の異方導電性部材の製造方法において詳述する。
絶縁性部材に貫通孔を形成する貫通化処理工程、および、
上記貫通化処理工程の後に、得られた上記絶縁性部材における貫通化した孔の内部に導電性部材を充填して上記異方導電性部材を得る金属充填工程、を具備する異方導電性部材の製造方法である。
次に、本発明の製造方法における各処理工程について詳述する。
上記貫通化処理工程は、絶縁性部材に貫通孔を形成する工程である。
ここで、絶縁性部材とは、本発明の異方導電性部材において導通路に相当する部分を含む状態の部材であるが、その素材としては、上記絶縁性基材と同様、高分子材料等の有機素材であるのが好ましく、相分離構造を形成しうるブロック共重合ポリマー素材であるのが特に好ましい。
上記金属充填工程は、上記貫通化処理工程の後に、得られた上記絶縁性基材における貫通化した孔の内部に導電性部材である金属を充填して上記異方導電性部材を得る工程である。
ここで、充填する金属は、異方導電性部材の導通路を構成するものであり、本発明の異方導電性部材において説明したものと同様である。
ここで、着色などに用いられる従来公知の電解メッキ法では、選択的に孔中に金属を高アスペクトで析出(成長)させることは困難である。これは、析出金属が孔内で消費され一定時間以上電解を行なってもメッキが成長しないためと考えられる。
また、電解液のかくはんを促進するため、超音波を加えることも望ましい。
更に、電解電圧は、通常20V以下であって望ましくは10V以下であるが、使用する電解液における目的金属の析出電位を予め測定し、その電位+1V以内で定電位電解を行なうことが好ましい。なお、定電位電解を行なう際には、サイクリックボルタンメトリを併用できるものが望ましく、Solartron社、BAS社、北斗電工社、IVIUM社等のポテンショスタット装置を用いることができる。
具体的には、銅を析出させる場合には硫酸銅水溶液が一般的に用いられるが、硫酸銅の濃度は、1〜300g/Lであるのが好ましく、100〜200g/Lであるのがより好ましい。また、電解液中に塩酸を添加すると析出を促進することができる。この場合、塩酸濃度は10〜20g/Lであるのが好ましい。
また、金を析出させる場合、テトラクロロ金の硫酸溶液を用い、交流電解でメッキを行なうのが望ましい。
本発明の製造方法においては、上記金属充填工程の後に、化学機械研磨処理によって表面および裏面を平滑化する表面平滑処理工程を具備するのが好ましい。
化学機械研磨(CMP:Chemical Mechanical Polishing)処理を行うことにより、金属を充填させた後の表面および裏面の平滑化と表面に付着した余分な金属を除去することができる。
CMP処理には、フジミインコーポレイテッド社製のPNANERLITE−7000、日立化成社製のGPX HSC800、旭硝子(セイミケミカル)社製のCL−1000等のCMPスラリーを用いることができる。
本発明の製造方法においては、上記金属充填工程または上記CMP処理を施した場合は上記表面平滑処理工程の後に、トリミング処理工程を具備するのが好ましい。
上記トリミング処理工程は、上記金属充填工程または上記CMP処理を施した場合は上記表面平滑処理工程の後に、異方導電性部材表面の絶縁性基材のみを一部除去し、導通路を突出させる工程である。
ここで、トリミング処理は、導通路を構成する金属を溶解しない条件であれば、上述した酸化皮膜溶解処理(E)と同様の処理条件で施すことができる。特に、溶解速度を管理しやすいリン酸を用いるのが好ましい。
このトリミング工程により、図3(C)に示される異方導電性部材21が得られる。
本発明の製造方法においては、上記トリミング処理工程に代えてまたは上記トリミング処理工程の後に、図3(B)に示される導通路3の表面にのみ、更に同一のまたは異なる導電性金属を析出させる電着処理工程を具備するものであってもよい(図3(D))。
電着処理としては、具体的には、例えば、無電解メッキ処理が挙げられる。
ここで、無電解メッキ処理は、無電解メッキ処理液(例えば、pHが1〜9の貴金属含有処理液に、pHが6〜13の還元剤処理液を適宜混合した液)に浸漬させる工程である。
(A)貫通化処理工程
上述した製造例1に示す方法で製造したミクロ相分離したブロック共重合体薄膜をエチレンジクロライドに15分浸漬させ、林立部のみを除去することにより、絶縁性基材を作製した。
次いで、上記加熱処理後の構造体の一方の表面に銅電極を密着させ、該銅電極を陰極にし、白金を正極にして電解メッキを行なった。
硫酸銅/硫酸/塩酸=200/50/15(g/L)の混合溶液を25℃に保った状態で電解液として使用し、定電圧パルス電解を実施することにより、貫通孔に銅が充填された構造体(異方導電性部材)を製造した。
ここで、定電圧パルス電解は、山本鍍金社製のメッキ装置を用い、北斗電工社製の電源(HZ−3000)を用い、メッキ液中でサイクリックボルタンメトリを行なって析出電位を確認した後、皮膜側の電位を−2Vに設定して行った。また、定電圧パルス電解のパルス波形は矩形波であった。具体的には、電解の総処理時間が300秒になるように、1回の電解時間が60秒の電解処理を、各電解処理の間に40秒の休止時間を設けて5回施した。
銅を充填した後の表面をFE−SEMで観察すると、絶縁性基材の表面から一部あふれるような形になっていた。
次いで、銅が充填された構造体の表面および裏面に、CMP処理を施した。
CMPスラリーとしては、フジミインコーポレイテッド社製のPNANERLITE−7000を用いた。
次いで、CMP処理後の構造体をトルエンに1時間浸漬し、絶縁性基材のー部を選択的に溶解することで、導通路である銅の円柱を突出させた。
その結果、下記第1表にも示すように、導通路の突出部の高さ(バンプ高さ)が10nmであり、電極部サイズである導通路の直径が60nmであり、部材の厚みが15μmであることを確認した。また、部材の厚みに対する導通路の中心線の長さ(長さ/厚み)は1.02であることを確認した。
比較例1として、特許文献3(特開2002−134570号公報)に記載された実施例に相当する例を行った。
レジスト材料は、ポリメチルメタアクリレート樹脂(PMMA樹脂)を用い、塗膜形成後、常温で4時間の乾燥を行った。
ここでは、レジスト側壁面の形状精度が優れているシンクロトロン放射X線を用いた。
ここで、周期とは、導通路の中心間距離(ピッチ)をいい、得られた異方銅導電性部材(フィルム)についてFE−SEMにより表面写真(倍率50000倍)を撮影し、50点測定した平均値である。
また、密度は、図5に示すように、配列する貫通孔の単位格子51中に1/2個の導電性電極部52があるとして、下記式により計算した。ここで、下記式中、Ppは周期を表す。
深さ方向の導電性(導電部抵抗)については、図6に示すように、実施例1および比較例1で得られた異方導電性部材(フィルム)を1.5mm×6.0mmの大きさにカットしたデバイス61を、Auより構成される同サイズの電極62(ピッチ:10μm)に挟み込み、200℃、0.5MPa、1分の条件で加圧圧着させ、G1とG2の間の電気抵抗を測定した。抵抗値が小さいほど、異方導通性が良好であることを表す。その結果を第2表に示す。
また、面方向の絶縁性(絶縁部抵抗)に関しては、G1とS1の間の電気抵抗を測定した。抵抗値が大きいほど、異方導通性が良好であることを表す。その結果を第2表に示す。
このような場合には、プローブではなく、信号取り出し用パッドを配線した基板上に本発明の膜を組み合わせることで、検査プローブとしても用いることが可能である。
なお、Siウェハの信号取り出し面に本発明の異方導電性部材を一体化させておくことにより、配線構造へのダメージを与えることなく、また製法上も非常に精密なアライメントを必要とすることなく電気信号の取り出しが可能となる。
ここで、異方導電性部材の寸法は、例えば、これを使用する半導体チップの寸法と略同一寸法とし、テープの幅は、異方導電性部材の幅に応じて適宜決定することができる。
また、異方導電性部材の基板の素材によって、後から切ったり、折り曲げたりすることが困難である場合は、異方導電性部材の寸法に応じて巻き芯の径および幅を適宜決定することが望ましい。具体的には、テープ長さ方向の異方導電性部材の寸法が大きくなるほど、巻き芯の径を大きくすることが望ましい。
また、異方導電性部材はテープに貼り付けられているが、テープの材質は、異方導電性部材を剥した際に接着剤が異方導電性部材表面に残らないものであるのが好ましい。
この供給形態では、ユーザは、テープに貼り付けられた異方性導電膜を1枚ずつ剥がして使用することができる。
ここで、収納箱の寸法は、異方導電性部材の寸法に応じて適宜変更することができる。
また、収納箱の内部では、隣接する異方導電性部材同士が接触するため、両者の間に緩衝材を挿入したり、個々の異方性導電膜を袋詰めするなど、隣接する異方性導電膜同士が接触しないように収納することが望ましい。
この供給形態では、ユーザは、収納箱に収納された異方性導電膜を1枚ずつ取り出して使用することができる。
ここで、樹脂板の直径は、例えば、この異方性導電膜を使用する半導体ウェハの直径と略同一の5インチや8インチとすることができる。
また、異方導電性部材は、例えば、半導体チップのウェハレベルチップサイズパッケージ(Wafer Level Chip Size Package)と同様、これを使用する半導体チップの寸法と略同一寸法に切断して使用できるように、あらかじめ樹脂板とともに切れ目93を入れておくのが望ましい。
この供給形態では、ユーザは、樹脂板の一方の面の全面に貼り付けられた異方性導電膜を、切れ目に沿って樹脂板とともに切断して個々に分割した後、樹脂板を取り除いてから異方性導電膜を使用することができる。
2 絶縁性基材
3 導通路
4a,4b 突出部
5 基材内導通部
6 絶縁性基材の厚み
7 導通路間の幅
8 導通路の直径
9 導通路の中心間距離(ピッチ)
20 絶縁性基材
21 異方導電性部材
41 銅基板
42 レジスト層
43 マスク
44 X線
M 母型
45 微細構造レジスト膜(残存レジスト膜)
46 ニッケル導電性極細線群
47 メッキ浴
V 基体
48 シート状基材材料
49 異方性導電フィルム
51 貫通孔の単位格子
52 導電性電極部
61 デバイス
62 電極
71 巻き芯
72 テープ(台紙)
73、82、92 異方導電性部材
81 収納箱
91 樹脂板
93 切れ目
101 ブロック共重合体薄膜(絶縁性部材)
102 疎水性高分子鎖B
103 親水性高分子鎖A
104 絶縁性基材
105 貫通孔
Claims (2)
- 絶縁性基材中に、導電性部材からなる複数の導通路が、互いに絶縁された状態で前記絶縁性基材を厚み方向に貫通し、かつ、前記各導通路の一端が前記絶縁性基材の一方の面において露出または突出し、前記各導通路の他端が前記絶縁性基材の他方の面において露出または突出した状態で200万個/mm 2 以上の密度で設けられる異方導電性部材を製造する異方導電性部材の製造方法であって、少なくとも、
絶縁性部材に貫通孔を形成する貫通化処理工程、および、
前記貫通化処理工程の後に、得られた前記絶縁性部材における貫通化した孔の内部に導電性部材を充填して前記異方導電性部材を得る金属充填工程、を具備し、
前記貫通化処理工程が、高分子材料からなり、深さ方向に林立した相分離構造を有する絶縁性部材に対して、前記林立した相分離構造に係る部分を除去する処理を施す工程である異方導電性部材の製造方法。 - 前記絶縁性基材の厚みに対する前記導通路の中心線の長さ(長さ/厚み)が、1.0〜1.2である、請求項1に記載の異方導電性部材の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007318561A JP5043620B2 (ja) | 2007-12-10 | 2007-12-10 | 異方導電性部材およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007318561A JP5043620B2 (ja) | 2007-12-10 | 2007-12-10 | 異方導電性部材およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009140866A JP2009140866A (ja) | 2009-06-25 |
JP5043620B2 true JP5043620B2 (ja) | 2012-10-10 |
Family
ID=40871275
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007318561A Expired - Fee Related JP5043620B2 (ja) | 2007-12-10 | 2007-12-10 | 異方導電性部材およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5043620B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5092979B2 (ja) * | 2008-08-08 | 2012-12-05 | 住友電気工業株式会社 | 異方導電性シートおよび基板体 |
JP5330527B2 (ja) | 2009-09-29 | 2013-10-30 | 株式会社東芝 | 構造体 |
JP2018098472A (ja) * | 2016-12-17 | 2018-06-21 | 京セラ株式会社 | マスク基材付き半導体基板およびその製造方法、ならびに半導体複合基板の製造方法 |
JP7175132B2 (ja) * | 2018-08-10 | 2022-11-18 | 信越ポリマー株式会社 | 電気コネクターの製造方法 |
JP7449647B2 (ja) | 2019-01-30 | 2024-03-14 | デクセリアルズ株式会社 | 粒子充填シートの製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3154713B2 (ja) * | 1990-03-16 | 2001-04-09 | 株式会社リコー | 異方性導電膜およびその製造方法 |
JPH03285212A (ja) * | 1990-03-30 | 1991-12-16 | Ricoh Co Ltd | 異方性導電膜およびその製造方法 |
JPH03289010A (ja) * | 1990-04-05 | 1991-12-19 | Ricoh Co Ltd | 異方性導電膜の製造方法 |
-
2007
- 2007-12-10 JP JP2007318561A patent/JP5043620B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009140866A (ja) | 2009-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5043621B2 (ja) | 異方導電性部材およびその製造方法 | |
JP5164878B2 (ja) | 異方導電性部材およびその製造方法 | |
KR101496494B1 (ko) | 이방 도전성 접합 패키지의 제조방법 | |
Barako et al. | Thermal conduction in vertically aligned copper nanowire arrays and composites | |
Hayashi et al. | High-speed through silicon via (TSV) filling using diallylamine additive | |
JP5043620B2 (ja) | 異方導電性部材およびその製造方法 | |
Kondo et al. | High speed through silicon via filling by copper electrodeposition | |
CN104466085B (zh) | 锂‑离子电池 | |
JP5143045B2 (ja) | 微細構造体およびその製造方法 | |
CN104025724B (zh) | 在非传导表面上形成传导图像的方法 | |
Kao et al. | Electroless copper plating onto printed lines of nanosized silver seeds | |
Zhang et al. | PVP-mediated galvanic replacement synthesis of smart elliptic Cu–Ag nanoflakes for electrically conductive pastes | |
JPS6243008A (ja) | 異方的導電性物品 | |
Cao et al. | Behaviors of chloride ions in methanesulfonic acid bath for copper electrodeposition of through-silicon-via | |
JP5967778B2 (ja) | 導電性ポリマー−金属複合体の析出方法、導電性ポリマー−金属複合体、フレキシブル基板上への導電配線パターン形成方法、及びフレキシブル基板 | |
JP2664090B2 (ja) | 単一軸状電気伝導部品の製造方法 | |
JP5435484B2 (ja) | 金属充填微細構造体の製造方法 | |
WO2021171808A1 (ja) | 金属充填微細構造体、金属充填微細構造体の製造方法及び構造体 | |
EP2911159A1 (en) | Adhesive body between conductive polymer-metal complex and substrate and method for forming adhesive body, conductive polymer-metal complex dispersion liquid, method for manufacturing and applying same, and method for filling hole using conductive material | |
Wang et al. | Study on physical properties of ultrasonic-assisted copper electrodeposition in through silicon via | |
JP2011080139A (ja) | 金属充填微細構造体およびその製造方法 | |
JP5043691B2 (ja) | 金属充填微細構造体の製造方法ならびに金属充填微細構造体および異方導電性部材 | |
Yu et al. | Electrolytic Synthesis and Tolyltriazole Modification of Dendritic Silver Powders for High‐performance Electrically Conductive Adhesives | |
JPS6223195A (ja) | 導電性回路基板とその製造法 | |
JP2004303461A (ja) | 異方導電膜 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100624 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120703 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120712 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5043620 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150720 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |