CN104025724B - 在非传导表面上形成传导图像的方法 - Google Patents

在非传导表面上形成传导图像的方法 Download PDF

Info

Publication number
CN104025724B
CN104025724B CN201280051161.2A CN201280051161A CN104025724B CN 104025724 B CN104025724 B CN 104025724B CN 201280051161 A CN201280051161 A CN 201280051161A CN 104025724 B CN104025724 B CN 104025724B
Authority
CN
China
Prior art keywords
metal
etching
complex
substrate
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201280051161.2A
Other languages
English (en)
Other versions
CN104025724A (zh
Inventor
W.维斯曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Additive Circuit Technology Co., Ltd.
Original Assignee
Whole World First Circuit Engineering Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Whole World First Circuit Engineering Co filed Critical Whole World First Circuit Engineering Co
Publication of CN104025724A publication Critical patent/CN104025724A/zh
Application granted granted Critical
Publication of CN104025724B publication Critical patent/CN104025724B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1655—Process features
    • C23C18/1664—Process features with additional means during the plating process
    • C23C18/1673—Magnetic field
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/105—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by conversion of non-conductive material on or in the support into conductive material, e.g. by using an energy beam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/185—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method by making a catalytic pattern by photo-imaging
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/22—Roughening, e.g. by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/104—Using magnetic force, e.g. to align particles or for a temporary connection during processing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1157—Using means for chemical reduction
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemically Coating (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating Methods And Accessories (AREA)
  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electrostatic Charge, Transfer And Separation In Electrography (AREA)

Abstract

本发明涉及用于在非传导或电介质表面上形成浮凸传导图像的方法，方法包括在衬底的表面上放置金属配位络合物，使表面暴露在电磁辐射下，还原暴露的络合物，去除未暴露的金属络合物，留下元素金属图像，干燥表面，以及随后使用高传导材料对结果元素金属图像进行电镀。

Description

在非传导表面上形成传导图像的方法
相关申请交叉引用
本申请涉及(1) 2011年8月19日以William Wismann的名义提交的美国临时专利申请61/525662、(2) 2011年12月9日以William Wismann的名义提交的美国临时专利申请61/568736并且要求具有这些申请的优先权，以及(3)是2012年2月23日以William Wismann的名义提交的美国专利申请13/403797的继续申请，所有申请通过引用结合于本文中，就好象其全文在此陈述了一样。
技术领域
本发明涉及电子器件制造领域。
背景技术
非传导或电介质表面上的传导图像在今天的技术驱动世界中是普遍存在的。此类情况的最广为人知的示例可能是在实际上所有电子器件中存在的集成电路。集成电路从一系列的照相和化学处理步骤形成，电路通过这些步骤逐渐在诸如硅晶片等电介质衬底上形成。
典型的晶片由生长成直径高达300毫米，称为晶棒的单晶柱形块的极纯硅制成。晶棒随后被切片成大约0.75毫米厚的晶片，并且被抛光以得到极其光滑平面表面。
晶片上电路的形成要求进行许多步骤，这些步骤能够归类为两大部分：前段工序(FEOL)处理和后段工序(BEOL)处理。
FEOL处理指直接在硅中电路的形成。裸晶圆先要进行外延生长，超纯硅晶在晶片上的生长，其中，晶体模仿衬底的定向。
在外延生长后，前端表面工程一般由传统上为硅酸盐玻璃(SiO2)的栅电介质的生长、栅极的图案化、源极和漏极区域的图案化及掺杂物的随后植入或扩散以获得所需互补电属性的步骤组成。在动态随机存取存储器(DRAM)器件中，存储电容器也在此时制造，一般堆叠在存取晶体管的上方。
一旦各种半导体器件已形成，它们便必须互连以形成所需电路，这包括工序的BEOL部分。BEOL涉及形成由电介质层隔离的金属互连导线。绝缘材料传统上是硅酸盐玻璃SiO2的形式，但其它低介电常数材料也能够使用。
金属互连导线经常包括铝。在称为消减铝的布线方案中，将铝的覆盖膜沉积、图案化和蚀刻以形成导线。随后，在暴露的导线上沉积电介质材料。通过在绝缘材料中蚀刻称为通路的孔洞并且在孔洞中沉积钨，将各种金属层互连。由于互连级别的数量小，因此，此方案仍在诸如DRAM等存储器芯片的制造中使用。
最近以来，随着互连级别的数量由于现在在现代微处理器中需要互连的大量晶体管而增大，布线中的定时延迟已变得重要，从而促进布线材料从铝更改到铜以及从二氧化硅到更新的低K材料。结果不但是增强了性能而且也降低了成本，这是因为在镶嵌处理替代了消减铝技术，由此消除了几个步骤。在镶嵌处理中，电介质材料作为覆盖膜沉积，随后被图案化和蚀刻，留下孔洞或沟槽。在单个镶嵌处理中，随后在薄屏障膜环绕的孔洞或沟槽中沉积铜，从而产生填充通路或导线。在双镶嵌技术中，沟槽和通路均在铜的沉积之前制造，同时形成通路和导线，从而进一步降低处理步骤的数量。称为铜屏障种(CBS)的薄屏障膜是防止铜扩散到电介质中所必需的。理想的屏障膜是尽可能薄。由于存在的过多屏障膜与可用铜线横截面竞争，因此，最薄连续屏障的形成代表了今天在铜处理中最大持续挑战之一。
随着互连级别的数量增大，要求进行以前层的平面化以确保在随后光刻前有平坦表面。在不进行此操作的情况下，级别将变得越来越弯曲，并且延伸到可用光刻的焦深，从而干扰图案化的能力。CMP（化学机械平面化）是实现此类平面化的一种处理方法，但如果互连级别的数量低，则有时仍采用干法回蚀。
上述过程虽然具体相对于硅芯片制造描述，但对于大多数类型的印刷电路、印刷电路板、天线、太阳能电池、太阳能薄膜、半导体及诸如此类相当普通。如能够看到的一样，该过程是减去的；即，通常为铜的金属均匀沉积在衬底表面上，并且随后去除不需要的金属，即，不包括最终电路的某一部分的金属。多个加成过程为人所熟知，这些过程解决了与减去过程相关联的一些问题，但产生了其自己的问题，其中重要的一个问题涉及将形成的传导层粘合到衬底。
需要的是具有其它加成过程的所有优点但展示到衬底的改进粘合属性，用于集成电路制造的加成过程。本发明提供了一种此类加成过程。
发明内容
因此，一方面，本发明涉及一种在表面上形成传导层的方法，包括：
活化非传导衬底表面的至少一部分；
应用磁场到表面；
在表面的活化部分的至少一部分上沉积金属配位络合物；
消除磁场；
将金属配位络合物暴露在电磁辐射下；
将金属配位络合物还原成元素金属；
从表面去除未还原的金属配位络合物；
干燥表面；以及
将传导材料沉积到表面上。
在本发明的一方面，活化衬底表面包括蚀刻表面。
在本发明的一方面，蚀刻表面包括化学蚀刻。
在本发明的一方面，化学蚀刻包括酸蚀刻、基底蚀刻或氧化蚀刻。
在本发明的一方面，蚀刻表面包括机械蚀刻。
在本发明的一方面，蚀刻表面包括等离子蚀刻。
在本发明的一方面，蚀刻表面包括激光蚀刻。
在本发明的一方面，等离子或激光蚀刻包括以预确定的图案蚀刻。
在本发明的一方面，磁场具有至少1000高斯的磁通量密度。
在本发明的一方面，磁场与表面正交。
在本发明的一方面，在表面的至少一部分上沉积金属配位络合物包括使用掩膜。
在本发明的一方面，掩膜包括电子电路。
在本发明的一方面，电子电路从由模拟电路、数字电路、混合信号电路和RF电路组成的群组中选择。
本发明的一方面是使用本文中公开的方法制造的模拟电路。
本发明的一方面是使用本文中公开的方法制造的数字电路。
本发明的一方面是使用本文中公开的方法制造的混合信号电路。
本发明的一方面是使用本文中公开的方法制造的RF电路。
在本发明的一方面，使金属配位络合物暴露在电磁辐射下包括微波辐射、红外线辐射、可见光辐射、紫外线辐射、X射线辐射或伽玛辐射。
在本发明的一方面，使金属配位络合物还原成零氧化态金属包括使用金属和/或催化剂的组合。
在本发明的一方面，从表面去除未还原的金属配位络合物包括使用溶剂冲洗表面。
在本发明的一方面，干燥表面包括在环境温度干燥或者在升高温度干燥。
在本发明的一方面，在环境或升高温度干燥表面包括使用真空室。
在本发明的一方面，将传导材料沉积到表面上包括金属到包括还原金属配位络合物的表面的部分上的电解沉积。
在本发明的一方面，金属到包括还原金属配位络合物的表面的部分上的电解沉积包括：
使直流电源的负极端子至少接触包括还原金属配位络合物的表面的部分；
提供包括要沉积的金属盐的水溶液、由浸入水溶液的金属形成的电极或其组合；
使直流电源的正极端子接触水溶液；
至少使包括还原金属配位络合物的表面的部分接触水溶液；以及
打开电源。
在本发明的一方面，将传导材料沉积到表面上包括金属到包括还原金属配位络合物的表面的部分上的无电沉积。
在本发明的一方面，将金属无电沉积到包括还原金属配位络合物的表面的部分上包括至少使包括金属配位络合物的表面的部分接触包括金属盐、络合剂和还原剂的溶液。
在本发明的一方面，将传导材料沉积到表面上包括非金属传导物质到包括还原金属配位络合物的表面的部分上的沉积。
在本发明的一方面，非金属传导物质通过静电分散沉积到包括还原金属配位络合物的表面的部分上。
在本发明的一方面，整个非传导衬底表面被活化，并且金属配位络合物被沉积到整个表面上。
在本发明的一方面，整个非传导衬底表面被活化，并且金属配位络合物被沉积到活化表面的一部分上。
附图说明
本文中的图形只提供用于帮助理解本发明，并且无意或不得视为以无论任何方式限制本发明的范围。
图1示出要使用本发明的方法处理的衬底，其中，衬底位于磁场中，使得磁场与衬底的表面的平面正交。
具体实施方式
讨论
要理解的是，关于本描述和随附权利要求，以单数对本发明的任何方面的引用包括复数，且反之亦然，但在从上下文明确表明或者清楚地明白无意于此类使用时除外。
在本文中使用时，诸如但不限于附近、大约、大概、大致、基本上及诸如此类等近似的任何术语表示由近似的术语修饰的字词或词语无需正好是书写的内容，而是可在一定程度上与书面描述有所不同。描述可有所不同的程度将取决于多大程度的更改能够实行并且使本领域技术人员将修饰版本认识为仍具有近似的术语未修饰的字词或词语的属性、特性和能力。通常，但鉴于前面的讨论，除非另有明确说明，否则，由近似词修饰的本文中的数值可与所述值有±10%的不同。
在本文中使用时，“优选的”、“优选地”或“更优选”及诸如此类的使用指在本专利申请提交时存在的偏好。
在本文中使用时，“传导层”指导电表面，例如但不限于印刷电路。
在本文中使用时，“非传导物质”指由非导电材料（有时指绝缘体或电介质）形成的衬底。此类材料包括但不限于诸如硅石、氧化铝、镁、氧化锆及诸如此类的矿物、玻璃和大多数塑料。特定的非限制性示例包括FR4，它是用于玻璃纤维强化环氧树脂的通用级指定，诸如但不限于DuPont Kapton® PV9103聚酰亚胺和ULTRALAM®液晶聚合物(Rogers公司,Chandler AZ)。
在本文中使用时，“活化非传导衬底表面”或其部分指使表面更可以某种方式处理以便与布置在衬底表面上的另一材料交互以及随后到该材料的物理或化学结合。在本发明的一实施例中，另一材料能够包括金属配位络合物。另外，改变表面属性也指使表面向入射电磁辐射更呈散布性。改变表面属性能够通过改变表面的形貌或渗透率或两者的组合来完成。表面的形貌能够通过机械或化学方式或两者的组合来改变。
改变衬底的表面属性的机械方式包括但不限于表面的简单磨耗，如使用砂纸或另一研磨材料，使用锉刀锉磨表面，使用诸如但不限于刀头等尖锐物和激光蚀刻在表面刻痕。产生磨损表面的这些和任何其它方法的组合在本发明的范围内。
在一些实施例中，可一开始便使用包括磨损表面外形的模具，通过将熔化的聚合物布置到模中以形成表面属性改变的衬底来制备表面。在去除模具后，与使用平滑表面模铸造的对象相比，铸造的对象将具有改变的表面。改变表面属性的这些方法为本领域技术人员所熟知，并且无需进一步描述。
改变衬底的表面属性的化学方式包括但不限于酸蚀刻、基底蚀刻、氧化蚀刻和等离子蚀刻。
酸蚀刻如其名称所暗示的一样，指使用诸如硫酸、盐酸和硝酸等强酸。盐酸和硝酸混合产生王水，王水是能够用于改变衬底的表面属性的一种极强酸。然而，最常见的是，要酸蚀刻的表面是玻璃，并且用于蚀刻玻璃的酸是盐酸。此酸蚀刻技术和其它酸蚀刻技术在本领域中是熟知的，并且同样地无需详细解释。
基底蚀刻与酸蚀刻相反，并且涉及使用基本物质改变衬底的表面的形貌。许多有机聚合物易于受带有基本物质的化学溶解的影响。例如，但不是出于限制，氢氧化钾将与聚酯、聚酰亚胺和聚环氧化物发生反应以改变其表面属性。易于受基底蚀刻影响的其它材料将为本领域技术人员所熟知。所有此类材料在本发明的范围内。
氧化蚀刻指通过使表面接触强氧化剂，改变衬底的表面属性，强氧化剂是但不限于是高锰酸钾。
等离子蚀刻指通过适当气体的高速辉光放电流，冲击衬底的表面的过程。蚀刻物种可包括带电离子或中性原子和自由基。在蚀刻过程期间，被蚀刻材料的元素可与等离子生成的活性物种产生化学反应。另外，等离子生成物质的原子可将自己嵌在衬底的表面，或正好嵌在其下方，从而进一步改变表面的属性。关于改变表面的属性的其它方法，等离子蚀刻在本领域是熟知的，并且无需为本发明做进一步描述。
激光蚀刻在本领域是熟知的。简要地说，激光束指向在激光的焦平面内的表面。激光的移动由计算机控制。激光焦点跨表面移动时，表面的材料通常汽化，由此留下由表面上的激光跟踪的图像。关于本发明，激光可用于在衬底的表面上赋予总体图案，或者它可用于跟踪实际图像以最后在衬底上致使传导。
改变衬底的表面属性的另一方式涉及将衬底的表面暴露在已知使表面软化的液体中，通常伴有表面的膨胀。涂料被应用到膨胀表面时，该材料能够在其与膨胀表面之间的边界物理交互，这能够使材料更牢固粘附到表面，特别是在有涂层的衬底干燥时。
在本文中使用时，“应用磁场”到衬底表面涉及将衬底的表面放置在磁场源上或附近。磁场可由永久性磁体、电磁体或其组合生成。可使用单个磁体或多个磁体。与磁体接触或在其附近的衬底的表面可以是金属配位络合物要沉淀到的该表面相反的表面，或者它可以是金属配位络合物要沉淀到的表面。也就是说，磁场源可以高于或低于衬底，其中，“高于”指衬底的活化表面，并且“低于”指在活化表面相反的表面。如果使用永久性磁体生成磁场，则只要场强度是至少1000高斯，更优选的是至少2000高斯，便可使用任何类型的磁体。当前优选的永久性磁体是钕磁体。也优选的是，永久性磁体具有尺寸，使得衬底的接近或所有活化表面包含在磁体的尺寸内。此类布置在图1中示出。在图1中，衬底10具有活化表面15。永久性磁体20布置在衬底10下方，并且其定位使得磁体生成的磁场与活化表面15正交，这是当前优选的配置。
在本文中使用时，“顺磁或铁磁金属配位络合物”要理解成具有本领域技术人员将归于金属络合物的那些类的含意。金属配位络合物必须是铁磁或顺磁性的，因此，布置在衬底的表面上时，它受正交磁场的影响。在不坚持任何特定理论的情况下，我们认为在磁场的影响下，络合物将被完全吸向磁场源，并且由此更深地注入衬底的表面，或者磁场可促使络合物的配体与磁场对齐，由此将配体进一步吸入到衬底中。也可进行两种过程的组合。任何情况下的结果将是比在无磁场的影响下将获得的更紧密粘附的络合物。
在应用的磁场的影响下将金属配位络合物应用到衬底的表面后，去除磁场源。
随后，将金属配位络合物涂敷的衬底暴露在电磁辐射下以活化朝向还原剂的金属配位络合物。在本文中使用时，电磁辐射包括实际上此类辐射的整个频谱，即微波、红外线、可见光、紫外线、X射线和伽玛射线辐射。能够调整金属配位络合物的成分使其对电磁频谱的特定范围敏感，或者在需要时，可在络合物布置在衬底上时将敏化剂加到络合物以使络合物变得光敏，或者如果络合物本身是光敏，则使其变得甚至更光敏。在本文中使用时，“光敏”具有其词典定义：对光或其它辐射能量敏感或有响应，这将包括上面提及的每种类型的辐射。
暴露在辐射下使得金属配位络合物的一部分易受还原影响。还原剂将使金属配位络合物还原成元素金属。还原剂能够是任何含金属盐，其中，金属具有更大的还原电势，即按常规具有比配位络合物的金属更多负还原电势。以下图表示出多个普通物质的还原电势。列表上更高的物质能够是还原其下方的那些物质。
还原剂还原电势(V)
Li -3.04
Na -2.71
Mg -2.38
Al -1.66
H2(g) + 2OH- -0.83
Cr -0.74
Fe -0.44
H2 0.00
Sn2+ +0.15
Cu+ +0.16
Ag +0.80
2Br- +1.07
2CI- +1.36
Mn2+ + 4H2O +1.49
从还原步骤产生的元素金属当然在大多数溶剂中不可溶解。因此，使用根据初始金属配位络合物的成分确定的适当溶剂冲洗衬底的表面将去除未暴露的络合物，留下金属。如果衬底的表面通常是暴露的，则金属可均匀地散布在衬底的表面上方，或者如果衬底表面通过掩膜暴露，则金属可形成离散图案。掩膜只是放置在电磁辐射源与衬底表面之间，并且包括要转印到衬底的表面的图像的材料。图像可以是负像，在此情况下，接受辐射的衬底表面的部分对应于对特定辐射透明的掩膜的那些部分，或者图像可以是正像，在此情况下，接受辐射的衬底表面的部分对应于在掩膜的图像区域外的那些部分。
一旦去除未暴露的金属配位络合物，便干燥衬底以完成金属图像的形成。
金属图像能够原样使用，镀有另一金属，或者涂有非金属传导材料。
如果金属图像要镀有另一金属，则此类电镀能够是电解或无电方式完成。这样，传导金属层只在包括金属图像的图像的区域中形成，结果是浮凸传导表面。
通过但不限于在存在络合剂的情况下使表面接触要沉积的金属盐的溶液，以保持溶液中的金属离子和使溶液大抵稳定，便能够完成衬底的表面的金属图像部分的无电镀。络合金属盐与其接触或至少在其附近的表面同时或连续接触还原剂的水溶液。金属络合物被还原以提供粘合到已经在衬底的表面上的金属图像的元素金属；即，产生在金属上金属的无电沉积层。
金属络合物溶液和还原溶液能够从单独的喷射单元同时喷射到图案化的衬底上，喷射流经引导以便在衬底表面或其附近相交，或者从具有单独储备处和喷射尖孔的单个喷射单元喷射，两个流在从喷头出现并且在衬底表面上撞击时混合。
本文中考虑的电沉积在技术领域是熟知的，并且无需广泛描述。简要地说，元素金属图像连接到直流电源的负极端子（阴极），直流电源可以只是电池，但更常见的是整流器。构成要沉积到第一金属图像上的第二金属的阳极连接到电源的正极端子（阳极）。阳极和阴极借助于电解质溶液电连接，其中，通过与溶液的喷射，成像金属表面被淹没或浸泡。
电解质溶液包含要电镀的金属的溶解金属盐及使电解质传导的其它离子。
应用电源到系统时，金属阳极被氧化以产生要沉积的金属的阳离子，并且带正电荷的阳离子迁移到阴极，即，衬底表面上的金属图像，其中，它们被还原到零价态金属，并且沉积在表面上。
在本发明的一实施例中，能够制备要沉积的金属的阳离子的溶液，并且能够将溶液喷射到金属化结构上。
要涂在元素金属图像上的传导材料也可包括非金属传导物质，诸如但不限于碳或传导聚合物。此类材料可通过技术沉积在金属图像上，诸如但不限于静电粉体涂敷和静电分散涂敷，这可作为湿法（从溶剂）或干法过程进行。过程可通过对金属图像静电充电，并且随后使图像接触纳米或微米大小的颗粒来执行，这些颗粒已通过应用到金属图像的电荷相反的电荷进行静电充电。另外，为进一步确保只为金属图像涂层，可使非传导物质接地，以消除在衬底上形成的吸引电荷的任何可能性，或者可通过与要沉积的物质相同的极性电荷，为衬底充电，使得衬底拒绝该物质。
示例
示例1
1. 通过使用0.1 N KOH（每1升去离子水(DI)5.6克氢氧化钾）和异丙醇按重量的60%溶液的混合物，化学蚀刻小薄片式DuPont Kapton PV9103聚酰亚胺2到4分钟
2. 使用DI水冲洗蚀刻的聚酰亚胺薄片，并且在100 °C烤炉中干燥30分钟。
3. 在25升DI水（在暗室中）中悬浮10克的草酸铁铵（溶液1）。
4. 混合10克的草酸铁铵和1.0克的氯酸钾及25毫升DI水（也在暗室中）（溶液2）。
5. 混合2.3克的氯亚铂酸铵（ammonium tetrachloroplatinate）(ll)和1.7克的氯化锂及2毫升的DI水（溶液3）。
6. 以相等量混合溶液1、2和3在一起。
7. 将蚀刻的聚酰亚胺薄片放置在2000高斯磁体上，磁体具有大于聚合物薄片的尺寸的尺寸，并且使用海棉刷在薄片的表面上薄薄地涂上步骤6的混合物（在暗室中）。
8. 将有涂层的聚酰亚胺薄片风干30分钟（备选，可将有涂层的薄片放置在40 °C烤炉中大约5分钟或直至干燥）。
9. 在涂层的顶部上放置包括所需拉环图像的掩膜。
10. 将聚酰亚胺薄片加有掩膜的表面暴露到全强度ASC365紫外线光源下不低于3分钟
11. 去除光源，分离掩膜和衬底表面，并且使用DI水冲洗表面5分钟，然后将该表面放置在每1000毫升DI水包括15克乙二胺四乙酸(EDTA)的EDTA池中10分钟。
12. 将冲洗后的衬底放置在40 °C烤炉中5分钟或直至干燥。
13. 将衬底以5分钟25 °C 间隔放置在包括Shipley无电Cuposit 328的池中以记录电镀，池中带有27.5%的328 (A-12.5%, L-12.5%, C-2.5%)和72.5%的DI。
14. 使用DI水将结果镀铜聚酰亚胺冲洗10分钟，并且风干30分钟（或者能够放置在40 °C烤炉中5分钟或直至干燥）。
示例2
1. 使用Electro-Brits E-prep 102，按体积大约5%（每升40克氢氧化钠）化学蚀刻Rogers ULTRALAM 3000液晶聚合物(LCP)薄片
2. 随后，通过双级水洗静态冲洗薄片。
3. 随后，通过E中和剂处理冲洗的蚀刻薄片并且再次冲洗。
4. 随后，将薄片浸在10%的硫酸液中10秒，然后进行冲洗。
5. 在25毫升DI水中溶解10克的硝酸银（在暗室中）。
6. 将5克铬酸钾与5毫升的DI水混合（在暗室中）
7. 将硝酸银滴加入铬酸钾溶液，直至形成红色沉淀物。允许混合物搁置24小时，然后对其进行过滤并使用DI水稀释到100毫升（在暗室中）
8. 随后，将薄片放置在2000高斯磁体上，并且使用海棉刷将它薄薄地涂上铬酸银混合物（在暗室中）。
9. 将有涂层的薄片放置在40 °C烤炉中10分钟或直至干燥。
10. 在LCP薄片的有涂层表面上放置拉力测试设计掩膜。
11. 随后将加有掩膜的LPC薄片暴露在来自ASC365紫外线光源的紫外线光下5分钟。
12. 去除UV光源，分离LCP薄片和掩膜，并且使用DI水将薄片冲洗5分钟，然后将其放置在EDTA池（每1000毫升DI水15克的EDTA）10分钟。
13. 随后，使用DI水冲洗TCP薄片10分钟，并且将它放入40 °C烤炉5分钟或直至干燥。
14. 随后将LCP薄片以5分钟间隔在25 °C放置在包括Shipley无电Cuposit 328的池中以记录电镀，池中带有27.5%的328 (1-12.5%, L-12.5%, C-2.5%)和72.5%的去离子水。
15. 从池中取出镀铜LCP薄片，水洗10分钟并然后将它放置在40 °C烤炉5分钟直至干燥。
示例3
1. 使用10%的硫酸溶液化学蚀刻FR4的薄片（0.15英寸厚）3分钟，然后使用6%的氢氧化钾溶液蚀刻。
2. 随后，使用DI水冲洗薄片。
3. 将30克的柠檬酸铁铵（绿色形式，7.5%氨、15%离子和77.5%水合柠檬酸）和35毫升的DI温水(50 °C)混合（在暗室中），并且随后使用DI水在琥珀色瓶中形成多达最终的50毫升量（在暗室中）。
4. 通过搅拌将在20毫升DI热水(70-80 °C)中1.8克氯化铵和3克的氯化钯(ll)混合直至溶解，并且随后通过添加DI水形成多达25毫升。
5. 过滤混合物并在冷却时装瓶。
6. 在烧杯中将6滴柠檬酸铁铵加上到1滴氯化钯溶液，直至得到20毫升的溶液（在暗室中）。
7. 将FR4薄片放置在尺寸大于FR4薄片的尺寸的2000高斯磁体上，并且使用海棉刷在薄片的表面上薄薄地涂上配位络合物溶液（在暗室中）。
8. 随后，将FR4薄片放置在40 °C烤炉中10分钟或直至干燥。
9. 随后，在FR4薄片的已处理表面上放置拉力测试设计掩膜。
10. 随后，将加有掩膜的FR4薄片暴露在来自ASC365紫外线发射体的UV光下6分钟。
11. 去除UV光源，分离掩膜和FR4薄片，使用DI水冲洗薄片5分钟，然后将其放置在EDTA池（每1000毫升DI水15克的EDTA）中10分钟。
12. 从EDTA池中取出FR4薄片，使用DI水冲洗10分钟，然后将它放置在40 °C烤炉5分钟或直至干燥。
13. 将FR4薄片以5分钟间隔在25 °C放置在Shipley无电Cuposit 328的池中以记录电镀，池中带有27.5%的328 (A-12.5%, L-12.5%, C-2.5%)和72.5%的去离子水。
14. 随后，冲洗镀铜FR4薄片10分钟，并且将它放入40 °C烤炉5分钟直至干燥。

Claims (30)

1.一种在表面上形成传导层的方法，包括：
活化非传导衬底表面的至少一部分；
应用磁场到所述表面；
在所述表面的活化部分的至少一部分上沉积金属配位络合物；
消除所述磁场；
将所述金属配位络合物暴露在电磁辐射下；
将所述金属配位络合物还原成元素金属；
从所述表面去除未还原的金属配位络合物；
干燥所述表面；以及
将传导材料沉积到所述表面上。
2.如权利要求1所述的方法，其中活化所述衬底表面包括蚀刻所述表面。
3.如权利要求2所述的方法，其中蚀刻所述表面包括化学蚀刻。
4.如权利要求3所述的方法，其中化学蚀刻包括酸蚀刻、基底蚀刻或氧化蚀刻。
5.如权利要求2所述的方法，其中蚀刻所述表面包括机械蚀刻。
6.如权利要求2所述的方法，其中蚀刻所述表面包括等离子或激光蚀刻。
7.如权利要求2所述的方法，其中蚀刻所述表面包括激光蚀刻。
8.如权利要求6所述的方法，其中等离子或激光蚀刻包括以预确定的图案蚀刻。
9.如权利要求1所述的方法，其中所述磁场具有至少1000高斯的磁通量密度。
10.如权利要求9所述的方法，其中所述磁场与所述表面正交。
11.如权利要求1所述的方法，其中在所述表面的至少一部分上沉积金属配位络合物包括使用掩膜。
12.如权利要求11所述的方法，其中所述掩膜包括电子电路。
13.如权利要求12所述的方法，其中所述电子电路从由模拟电路、数字电路、混合信号电路和RF电路组成的群组中选择。
14.如权利要求1所述的方法，其中将所述金属配位络合物暴露在电磁辐射下包括微波辐射、红外线辐射、可见光辐射、紫外线辐射、X射线辐射或伽玛辐射。
15.如权利要求1所述的方法，其中将所述金属配位络合物还原成零氧化态金属包括使用金属和/或催化剂的组合。
16.如权利要求1所述的方法，其中从所述表面去除未还原的金属配位络合物包括使用溶剂冲洗所述表面。
17.如权利要求1所述的方法，其中干燥所述表面包括在环境温度下干燥或者在升高温度下干燥。
18.如权利要求17所述的方法，其中在环境或升高温度下干燥所述表面包括使用真空室。
19.如权利要求1所述的方法，其中将传导材料沉积到所述表面上包括将金属电解沉积到所述表面的包括所还原金属配位络合物的部分上。
20.如权利要求19所述的方法，其中将金属电解沉积到所述表面的包括所还原金属配位络合物的部分上包括：
使直流电源的负极端子至少接触所述表面的包括所还原金属配位络合物的所述部分；
提供包括要沉积的所述金属的盐的水溶液、由浸入所述水溶液的所述金属形成的电极或它们的组合；
使所述直流电源的正极端子接触所述水溶液；
至少使所述表面的包括所还原金属配位络合物的所述部分接触所述水溶液；以及
打开所述电源。
21.如权利要求1所述的方法，其中将传导材料沉积到所述表面上包括将金属无电沉积到所述表面的包括所还原金属配位络合物的部分上。
22.如权利要求21所述的方法，其中将金属无电沉积到所述表面的包括所还原金属配位络合物的所述部分上包括至少使所述表面的包括所述金属配位络合物的所述部分接触包括所述金属的盐、络合剂和还原剂的溶液。
23.如权利要求1所述的方法，其中将传导材料沉积到所述表面上包括将非金属传导物质沉积到所述表面的包括所还原金属配位络合物的部分上。
24.如权利要求23所述的方法，其中所述非金属传导物质通过静电分散沉积到所述表面的包括所还原金属配位络合物的所述部分上。
25.如权利要求1所述的方法，其中整个非传导衬底表面被活化，并且所述金属配位络合物被沉积到整个表面上。
26.如权利要求1所述的方法，其中整个非传导衬底表面被活化，并且所述金属配位络合物被沉积到活化表面的一部分上。
27.一种使用如权利要求1所述的方法所制造的模拟电路。
28.一种使用如权利要求1所述的方法所制造的数字电路。
29.一种使用如权利要求1所述的方法所制造的混合信号电路。
30.一种使用如权利要求1所述的方法所制造的RF电路。
CN201280051161.2A 2011-08-19 2012-08-16 在非传导表面上形成传导图像的方法 Expired - Fee Related CN104025724B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201161525662P 2011-08-19 2011-08-19
US61/525662 2011-08-19
US201161568736P 2011-12-09 2011-12-09
US61/568736 2011-12-09
US13/403797 2012-02-23
US13/403,797 US8784952B2 (en) 2011-08-19 2012-02-23 Method of forming a conductive image on a non-conductive surface
PCT/US2012/051193 WO2013028473A1 (en) 2011-08-19 2012-08-16 Method of forming a conductive image on a non-conductive surface

Publications (2)

Publication Number Publication Date
CN104025724A CN104025724A (zh) 2014-09-03
CN104025724B true CN104025724B (zh) 2017-09-26

Family

ID=47711823

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280051161.2A Expired - Fee Related CN104025724B (zh) 2011-08-19 2012-08-16 在非传导表面上形成传导图像的方法

Country Status (23)

Country Link
US (3) US8784952B2 (zh)
EP (1) EP2745658B1 (zh)
JP (2) JP2014525992A (zh)
CN (1) CN104025724B (zh)
AU (2) AU2012299226A1 (zh)
BR (1) BR112014003893A2 (zh)
CA (1) CA2845822A1 (zh)
CY (1) CY1117130T1 (zh)
DK (1) DK2745658T3 (zh)
EA (1) EA027161B1 (zh)
ES (1) ES2548415T3 (zh)
HR (1) HRP20151016T1 (zh)
HU (1) HUE028044T2 (zh)
IL (1) IL231045A0 (zh)
MX (2) MX2014001980A (zh)
MY (1) MY185302A (zh)
PL (1) PL2745658T4 (zh)
PT (1) PT2745658E (zh)
RS (1) RS54497B1 (zh)
SG (2) SG11201400069VA (zh)
SI (1) SI2745658T1 (zh)
SM (1) SMT201500269B (zh)
WO (1) WO2013028473A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150079276A1 (en) * 2013-08-06 2015-03-19 Earthone Circuit Technologies Corporation Method of forming a conductive image using high speed electroless plating
US9398703B2 (en) 2014-05-19 2016-07-19 Sierra Circuits, Inc. Via in a printed circuit board
US9380700B2 (en) 2014-05-19 2016-06-28 Sierra Circuits, Inc. Method for forming traces of a printed circuit board
US9706667B2 (en) 2014-05-19 2017-07-11 Sierra Circuits, Inc. Via in a printed circuit board
KR101698160B1 (ko) * 2014-09-17 2017-01-19 주식회사 엘지화학 도전성 패턴 형성용 조성물 및 도전성 패턴을 갖는 수지 구조체
US10677837B2 (en) 2016-06-01 2020-06-09 Kyzen Corporation System and method for electrical circuit monitoring
CN105451456A (zh) * 2015-12-08 2016-03-30 昆山联滔电子有限公司 非导电基材的导体线路的制造方法
GB201600214D0 (en) * 2016-01-06 2016-02-17 Univ Coventry Material deposition in a magnetic field
US10849233B2 (en) 2017-07-10 2020-11-24 Catlam, Llc Process for forming traces on a catalytic laminate
US10349520B2 (en) 2017-06-28 2019-07-09 Catlam, Llc Multi-layer circuit board using interposer layer and conductive paste
US10765012B2 (en) 2017-07-10 2020-09-01 Catlam, Llc Process for printed circuit boards using backing foil
US10827624B2 (en) 2018-03-05 2020-11-03 Catlam, Llc Catalytic laminate with conductive traces formed during lamination

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5336370A (en) * 1993-12-09 1994-08-09 Chipalkatti Makarand H Pre-treatment for plating technique
RU2039128C1 (ru) * 1990-07-30 1995-07-09 Институт общей и неорганической химии АН Украины Способ химического никелирования
US5506091A (en) * 1990-04-20 1996-04-09 Nisshinbo Industries, Inc. Photosensitive resin composition and method of forming conductive pattern
JP2001089673A (ja) * 1999-09-27 2001-04-03 Hideo Kakigi 高分子成形物およびその製造方法
CN1294639A (zh) * 1998-12-10 2001-05-09 格哈德·瑙恩多夫 线路结构的生产方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2930784A1 (de) * 1979-07-28 1981-02-12 Licentia Gmbh Verfahren zur aktivierung von kunststoffoberflaechen
JPS5917225A (ja) * 1982-07-20 1984-01-28 Nec Corp 磁気記録媒体の製造方法
JPS5917223A (ja) * 1982-07-20 1984-01-28 Nec Corp 磁気記録媒体の製造方法
JPS6147695A (ja) * 1984-08-15 1986-03-08 株式会社日立製作所 部分めつき，エツチング方法
US4900618A (en) * 1986-11-07 1990-02-13 Monsanto Company Oxidation-resistant metal coatings
JP3916023B2 (ja) * 1998-06-26 2007-05-16 株式会社エフオーアイ 鍍金システム
US7622024B1 (en) * 2000-05-10 2009-11-24 Novellus Systems, Inc. High resistance ionic current source
US20050018595A1 (en) * 2001-06-06 2005-01-27 Spectra Systems Corporation System for applying markings to optical media
US6838352B1 (en) * 2002-07-05 2005-01-04 Newport Fab, Llc. Damascene trench capacitor for mixed-signal/RF IC applications
DE10255520B4 (de) * 2002-11-28 2007-12-27 Infineon Technologies Ag Verfahren zur elektrischen Kontaktierung mittels gefüllter Flüssigkeiten und elektronische Bauteile mit derartiger Kontaktierung
KR101038494B1 (ko) * 2004-12-28 2011-06-01 삼성테크윈 주식회사 Ｒｆｉｄ 태그용 안테나 제조 방법
US7867570B2 (en) * 2006-10-26 2011-01-11 Basf Coatings Gmbh Method of producing a coating having metal coordinating and film-forming materials
US20080116077A1 (en) * 2006-11-21 2008-05-22 M/A-Com, Inc. System and method for solder bump plating
JP5448524B2 (ja) * 2008-04-23 2014-03-19 富士フイルム株式会社 めっき用積層フィルム、表面金属膜材料の作製方法及び表面金属膜材料
US20090269510A1 (en) * 2008-04-25 2009-10-29 Daniel Lieberman Printed electronics by metal plating through uv light
KR20100009752A (ko) * 2008-07-21 2010-01-29 삼성전자주식회사 자기장을 이용한 무전해 도금 장치 및 방법
JP2010106316A (ja) * 2008-10-30 2010-05-13 Du Pont Toray Co Ltd 導電性繊維の製造方法
JP2011124523A (ja) * 2010-02-02 2011-06-23 Napura:Kk 電子デバイス用基板、電子デバイス用積層体、電子デバイス及びそれらの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5506091A (en) * 1990-04-20 1996-04-09 Nisshinbo Industries, Inc. Photosensitive resin composition and method of forming conductive pattern
RU2039128C1 (ru) * 1990-07-30 1995-07-09 Институт общей и неорганической химии АН Украины Способ химического никелирования
US5336370A (en) * 1993-12-09 1994-08-09 Chipalkatti Makarand H Pre-treatment for plating technique
CN1294639A (zh) * 1998-12-10 2001-05-09 格哈德·瑙恩多夫 线路结构的生产方法
JP2001089673A (ja) * 1999-09-27 2001-04-03 Hideo Kakigi 高分子成形物およびその製造方法

Also Published As

Publication number Publication date
IL231045A0 (en) 2014-03-31
PL2745658T3 (pl) 2016-02-29
EP2745658A1 (en) 2014-06-25
US20130043603A1 (en) 2013-02-21
HRP20151016T1 (hr) 2015-12-04
US20140357081A1 (en) 2014-12-04
JP2016196708A (ja) 2016-11-24
MX346900B (es) 2017-04-04
WO2013028473A1 (en) 2013-02-28
PT2745658E (pt) 2015-10-27
SI2745658T1 (sl) 2015-12-31
CY1117130T1 (el) 2017-04-05
SMT201500269B (it) 2016-01-08
PL2745658T4 (pl) 2016-03-31
RS54497B1 (en) 2016-06-30
MY185302A (en) 2021-04-30
EA201490479A1 (ru) 2014-07-30
BR112014003893A2 (pt) 2017-03-14
AU2017200890A1 (en) 2017-03-02
SG10201504593RA (en) 2015-07-30
EA027161B1 (ru) 2017-06-30
ES2548415T3 (es) 2015-10-16
NZ716340A (en) 2016-10-28
US8784952B2 (en) 2014-07-22
US20130043062A1 (en) 2013-02-21
DK2745658T3 (en) 2015-10-12
NZ622408A (en) 2016-03-31
HUE028044T2 (en) 2016-11-28
AU2012299226A1 (en) 2014-04-03
EP2745658B1 (en) 2015-06-24
CA2845822A1 (en) 2013-02-28
US8784953B2 (en) 2014-07-22
SG11201400069VA (en) 2014-04-28
JP2014525992A (ja) 2014-10-02
MX2014001980A (es) 2014-05-14
CN104025724A (zh) 2014-09-03

Similar Documents

Publication Publication Date Title
CN104025724B (zh) 在非传导表面上形成传导图像的方法
JP2014525992A5 (zh)
Fritz et al. Electroless deposition of copper on organic and inorganic substrates using a Sn/Ag catalyst
Zhu et al. Effect of reverse pulse on additives adsorption and copper filling for through silicon via
Ogutu et al. Hybrid method for metallization of glass interposers
US20160097128A1 (en) Method of forming a conductive image using high speed electroless plating
CN106868479B (zh) 用于印刷电路板和通孔的无电极金属化的环保稳定催化剂
JP2007084932A (ja) 電解メッキ法
CN107385487B (zh) 2,4,8,10-四氧杂-3,9-二磷杂螺环化合物在hdi板快速镀铜前处理溶液的应用及其前处理工艺
US5158657A (en) Circuit substrate and process for its production
JP2008121063A (ja) 無電解めっき方法
Romankiw et al. Advantages and special considerations in fabricating bubble circuits by electroplating and sputter etching
Hung et al. Suppression effect of low-concentration bis-(3-sodiumsulfopropyl disulfide) on copper electroplating
Inoue et al. Role of bath composition in electroless Cu seeding on Co liner for through-Si vias
NZ622408B2 (en) Method of forming a conductive image on a non-conductive surface
NZ716340B2 (en) Circuits and substrates fabricated using a method of forming a conductive image on a non-conductive surface
Danilova et al. Selective electroless plating on non-conductive materials by applying a gradient of magnetic field
Zan et al. Achievement of bottom-up electroless nickel filling on the SiO2 surface with Pd-activated SAM
JPH07113178A (ja) 金属析出法
KR101602789B1 (ko) NdFeB계 자석 및 습식 코팅을 이용한 이의 제조 방법
JP6317878B2 (ja) 電極付基板の製造方法および電極付基板
Im et al. Surface Morphology Evolution of Cu Thin Films Electrodeposited Directly on Ti Diffusion Barrier in Citric Acid
JP2007297701A (ja) めっき方法
JP2008121111A (ja) 無電解めっき方法
JP2009249652A (ja) 無電解めっき方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1197961

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1197961

Country of ref document: HK

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20190717

Address after: California, USA

Patentee after: Additive Circuit Technology Co., Ltd.

Address before: California, USA

Patentee before: The whole world the first circuit engineering company

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170926

Termination date: 20200816