JP2014525992A - 非伝導性表面上に伝導性像を形成するための方法 - Google Patents

非伝導性表面上に伝導性像を形成するための方法 Download PDF

Info

Publication number
JP2014525992A
JP2014525992A JP2014527191A JP2014527191A JP2014525992A JP 2014525992 A JP2014525992 A JP 2014525992A JP 2014527191 A JP2014527191 A JP 2014527191A JP 2014527191 A JP2014527191 A JP 2014527191A JP 2014525992 A JP2014525992 A JP 2014525992A
Authority
JP
Japan
Prior art keywords
metal
coordination complex
etching
metal coordination
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014527191A
Other languages
English (en)
Other versions
JP2014525992A5 (ja
Inventor
ウィリアム ウィズマン,
Original Assignee
アースワン サーキット テクノロジーズ コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アースワン サーキット テクノロジーズ コーポレイション filed Critical アースワン サーキット テクノロジーズ コーポレイション
Publication of JP2014525992A publication Critical patent/JP2014525992A/ja
Publication of JP2014525992A5 publication Critical patent/JP2014525992A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1633Process of electroless plating
    • C23C18/1655Process features
    • C23C18/1664Process features with additional means during the plating process
    • C23C18/1673Magnetic field
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18Pretreatment of the material to be coated
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/105Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by conversion of non-conductive material on or in the support into conductive material, e.g. by using an energy beam
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/185Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method by making a catalytic pattern by photo-imaging
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18Pretreatment of the material to be coated
    • C23C18/20Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/22Roughening, e.g. by etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/104Using magnetic force, e.g. to align particles or for a temporary connection during processing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1157Using means for chemical reduction
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemically Coating (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating Methods And Accessories (AREA)
  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electrostatic Charge, Transfer And Separation In Electrography (AREA)

Abstract

本発明は、電子素子製造の分野に関する。本発明は、立体伝導性像を非伝導性または誘電性表面上に形成するための方法であって、金属配位錯体を基板の表面上に載置するステップと、表面を電磁放射線に暴露するステップと、暴露錯体を還元するステップと、非暴露錯体を除去し、元素金属像を残すステップと、表面を乾燥させるステップと、次いで、結果として生じる元素金属像を高伝導性物質で鍍着するステップとを含む、方法に関する。

Description

(関連出願の引用)
本願は、(1)2011年8月19日に出願された米国仮特許出願第61/525,662号(William Wismann)、(2)2011年12月9日に出願された米国仮特許出願第61/568,736号(William Wismann)に関連しており、(3)2012年2月23日に出願された米国特許出願第13/403,797号(William Wismann)の継続出願であり、これらの利益を主張するものである。これらの全体は参照により本明細書中に援用される。
(分野)
本発明は、電子素子製造の分野に関する。
非伝導性または誘電性表面上の伝導性像は、今日の技術主導型の世界では、至る所で使われている。恐らく、そのようなものの最も広く知られている実施例は、事実上、全ての電子素子に見出される集積回路である。集積回路は、写真および化学処理ステップのシーケンスから生じ、それによって、回路は、シリコンウエハ等の誘電性基板上に徐々に作成される。
典型的ウエハは、直径最大300mmのブールと呼ばれる単結晶性円筒形インゴットに成長される、極度に純粋なシリコンから成る。ブールは、次いで、ウエハ約0.75mm厚にスライスされ、非常に平滑平坦表面を得るように研磨される。
ウエハ上の回路の形成は、2つの主要部分、すなわち、前工程(FEOL)処理および後工程(BEOL)処理に分類され得る、多数のステップを要求する。
FEOL処理は、シリコン内における回路の直接形成を指す。未加工ウエハは、最初に、エピタキシ、すなわち、ウエハ上での超高純度シリコンの結晶の成長に曝され、結晶は、基板の配向を模倣する。
エピタキシ後の前工程表面工学は、概して、ゲート誘電体、従来的には、二酸化ケイ素(SiO2)の成長、ゲートのパターン化、ソースおよびドレイン領域のパターン化、ならびに所望の相補的電気特性を得るためのドーパントの後続埋込または拡散のステップから成る。動的ランダムアクセスメモリ(DRAM)素子では、記憶容量もまた、本時点において、加工され、典型的には、アクセストランジスタの上方に積層される。
種々の半導体素子が作成されると、それらは、プロセスのBEOL部分を構成する、所望の電気回路を形成するように相互接続されなければならない。BEOLは、誘電性層によって絶縁される、金属相互接続ワイヤの作成を伴う。絶縁物質は、従来的には、ケイ酸塩ガラス(SiO2)の形態であったが、他の低誘電性定数物質も使用されることができる。
金属相互接続ワイヤは、多くの場合、アルミニウムを含む。減法アルミニウム技法と呼ばれる配線手法では、アルミニウムのブランケットフィルムが、蒸着、パターン化、エッチングされ、ワイヤを形成する。誘電性物質が、次いで、暴露ワイヤを覆って蒸着される。種々の金属層は、ビアと呼ばれる孔を絶縁物質中にエッチングし、タングステンを孔内に蒸着することによって相互接続される。本手法は、依然として、相互接続レベルの数が小さいようなDRAM等のメモリチップの加工において使用される。
より最近は、現代のマイクロプロセッサでは現在相互接続される必要がある多数のトランジスタにより、相互レベルの数が増加しているため、配線におけるタイミング遅延が、有意となっており、アルミニウムから銅および二酸化ケイ素からより新しい低K物質への配線物質の変化を助長しつつある。その結果、性能が向上されただけではなく、ダマシン処理が、減法アルミニウム技術の代わりとなり、それによって、いくつかのステップを排除するという点から、コストも同様に削減される。ダマシン処理では、誘電性物質が、ブランケットフィルムとして蒸着され、次いで、孔またはトレンチを残して、パターン化およびエッチングされる。単一ダマシン処理では、銅が、次いで、薄い障壁フィルムによって囲繞される孔またはトレンチ内に蒸着され、充填されたビアまたはワイヤ線をもたらす。二重ダマシン技術では、トレンチおよびビアの両方が、銅の蒸着前に加工され、同時に、ビアおよびワイヤ線の両方の形成をもたらし、処理ステップ数をさらに減少させる。銅障壁シード(CBS)と呼ばれる薄い障壁フィルムは、誘電体中への銅の拡散を防止するために必要である。理想的障壁フィルムは、可能な限り薄いものである。過剰な障壁フィルムの存在は、利用可能な銅ワイヤ断面と競合するため、最薄連続障壁の形成は、今日の銅処理における最大の継続的課題のうちの1つを代表するものである。
相互接続レベルの数が増加するにつれて、前層の平坦化が、後続リソグラフィに先立って、平坦表面を確保するために要求される。そうでない場合、水平面は、ますます歪曲し、利用可能なリソグラフィの焦点深度外に延在し、パターン化能力に干渉するであろう。CMP(化学機械的平坦化)は、そのような平坦化を達成するための処理方法であるが、乾式エッチバック法も、依然として、相互接続レベルの数が少ない場合、採用される場合もある。
前述のプロセスは、シリコンチップ製造に関して具体的に説明されるが、ほとんどのタイプの印刷回路、印刷回路基板、アンテナ、太陽電池、ソーラー薄膜、半導体、および同等物に非常に一般的である。以上のように、プロセスは、減法的である、すなわち、金属、通常、銅が、基板表面を覆って均一に蒸着され、次いで、望ましくない金属、すなわち、最終回路の一部を構成しない金属は、除去される。いくつかの加法プロセスも、公知であって、減法プロセスと関連付けられた問題のいくつかを解決するが、その独自の問題を生じさせ、そのうちの有意なものとして、基板への蓄積伝導層の接着が挙げられる。
必要とされるのは、他の加法プロセスの利点の全てを有するが、基板への改善された接着特性を呈する、集積回路加工のための加法プロセスである。本発明は、そのような加法プロセスを提供する。
したがって、一側面では、本発明は、伝導性層を表面上に形成する方法であって、
非伝導性基板表面の少なくとも一部を活性化するステップと、
磁場を表面に印加するステップと、
金属配位錯体を表面の活性化された部分の少なくとも一部上に蒸着させるステップと、
磁場を除去するステップと、
金属配位錯体を電磁放射線に暴露するステップと、
金属配位錯体を元素金属に還元するステップと、
非還元金属配位錯体を表面から除去するステップと、
表面を乾燥させるステップと、
伝導性物質を表面上に蒸着させるステップと、
を含む、方法に関する。
本発明のある側面では、基板表面を活性化するステップは、表面をエッチングするステップを含む。
本発明のある側面では、表面をエッチングするステップは、化学エッチングを含む。
本発明のある側面では、化学エッチングは、酸エッチング、塩基エッチングまたは酸化エッチングを含む。
本発明のある側面では、表面をエッチングするステップは、機械的エッチングを含む。
本発明のある側面では、表面をエッチングするステップは、プラズマエッチングを含む。
本発明のある側面では、表面をエッチングするステップは、レーザエッチングを含む。
本発明のある側面では、プラズマまたはレーザエッチングは、所定のパターンにおけるエッチングを含む。
本発明のある側面では、磁場は、少なくとも1000ガウスの磁束密度を有する。
本発明のある側面では、磁場は、表面に直交する。
本発明のある側面では、金属配位錯体を表面の少なくとも一部上に蒸着させるステップは、マスクを使用するステップを含む。
本発明のある側面では、マスクは、電子回路を含む。
本発明のある側面では、電子回路は、アナログ回路、デジタル回路、混合信号回路、およびRF回路から成る群から選択される。
本発明のある側面は、本明細書に説明される方法を使用して加工されるアナログ回路である。
本発明のある側面は、本明細書に説明される方法を使用して加工される、デジタル回路である。
本発明のある側面は、本明細書に説明される方法を使用して加工される、混合信号回路である。
本発明のある側面は、本明細書に説明される方法を使用して加工される、RF回路である。
本発明のある側面では、金属配位錯体を電磁放射線に暴露するステップは、マイクロ波放射線、赤外線放射線、可視光放射線、紫外線放射線、X線放射線またはガンマ放射線を含む。
本発明のある側面では、金属配位錯体をゼロ酸化状態金属に還元するステップは、金属および/または触媒の組み合わせを使用するステップを含む。
本発明のある側面では、非還元金属配位錯体を表面から除去するステップは、表面を溶媒で洗浄するステップを含む。
本発明のある側面では、表面を乾燥させるステップは、周囲温度で乾燥させるステップまたは高温で乾燥させるステップを含む。
本発明のある側面では、表面を周囲または高温で乾燥させるステップは、真空チャンバを使用するステップを含む。
本発明のある側面では、伝導性物質を表面上に蒸着させるステップは、還元された金属配位錯体を含む表面の一部上への金属の電解蒸着を含む。
本発明のある側面では、還元された金属配位錯体を含む表面の一部上への金属の電解蒸着は、
直流電力供給源の負端子を還元された金属配位錯体を含む表面の少なくとも一部と接触させるステップと、
蒸着されることになる金属の塩を含む水溶液を提供するステップであって、金属から成る電極が、水溶液またはその組み合わせ中に浸漬される、ステップと、
直流電力供給源の正端子を水溶液と接触させるステップと、
還元された金属配位錯体を含む表面の少なくとも一部を水溶液と接触させるステップと、
電力供給源をオンにするステップと、
を含む。
本発明のある側面では、伝導性物質を表面上に蒸着させるステップは、還元された金属配位錯体を含む表面の一部上への金属の無電解蒸着を含む。
本発明のある側面では、還元された金属配位錯体を含む表面の一部上に金属を無電解蒸着するステップは、金属配位錯体を含む表面の少なくとも一部を金属の塩、錯化剤、および還元剤を含む溶液と接触させるステップを含む。
本発明のある側面では、伝導性物質を表面上に蒸着させるステップは、還元された金属配位錯体を含む表面の一部上への非金属伝導性物質の蒸着を含む。
本発明のある側面では、非金属伝導性物質は、静電分散によって、還元された金属配位錯体を含む表面の一部上に蒸着される。
本発明のある側面では、非伝導性基板表面全体が、活性化され、金属配位錯体は、表面全体上に蒸着される。
本発明のある側面では、非伝導性基板表面全体が、活性化され、金属配位錯体は、活性化された表面の一部上に蒸着される。
本明細書の図は、本発明の理解を補助するためだけに提供されるものであって、本発明の範囲をいかようにも限定するように意図または解釈されるものではない。
図1は、本発明の方法を使用して処理される基板を示し、基板は、場が基板の表面の平面に直交するように、磁場内に据え付けられる。
(議論)
本説明および添付の請求項に関して、明示的に記載される、またはそのように意図されない文脈から一義的に明白でない限り、単数形で行なわれる本発明の任意の側面の言及は、複数形を含み、その逆も然りであることを理解されたい。
本明細書で使用されるように、限定ではないが、ほぼ、約、およそ、実質的に、本質的に、および同等物等の近似のいかなる用語も、近似用語によって修飾される単語または語句が、正確に記述されているものである必要はなく、ある程度、その記述された説明から変動し得ることを意味する。説明が変動し得る程度は、変化が導入され得る程度に依存し、当業者は、修飾バージョンが、依然として、近似用語によって修飾されない単語または語句の特徴、特性、および能力を有することを認識するであろう。一般に、但し、前述の議論を考慮に入れて、本明細書では、近似語によって修飾される数値は、別様に明示的に記載されない限り、記載値から±10%変動し得る。
本明細書で使用されるように、「好ましい」、「好ましくは」、または「より好ましい」、および同等物の使用は、本特許出願の出願時において存在する優先性を指す。
本明細書で使用されるように、「伝導性層」とは、電気的に伝導性表面、例えば、限定ではないが、印刷回路を指す。
本明細書で使用されるように、「非伝導性基板」とは、時として、絶縁体または誘電性と称される、電気的に非伝導性物質から成る基板を指す。そのような物質として、限定ではないが、シリカ、アルミナ、マグネシア、ジルコニア、および同等物等の鉱物、ガラス、ならびにほとんどのプラスチックが挙げられる。具体的非限定的実施例として、限定ではないが、DuPont Kapton(登録商標)PV9103ポリイミドおよびULTRALAM(登録商標)液晶ポリマー(Rogers Corporation, Chandler AZ)等の繊維ガラス強化エポキシ樹脂に対する一般的グレード表示である、FR4が挙げられる。
本明細書で使用されるように、「非伝導性基板表面を活性化する」(または、その一部)とは、表面を基板の表面上に配置される別の物質との相互接続およびそれに対する後続物理的または化学的結合により影響を受けやすくすることを指す。本発明のある実施形態では、他の物質は、金属配位錯体を含み得る。加えて、表面特性の改変もまた、表面を入射電磁放射線に向かってより拡散的にすることを指す。表面特性の改変は、表面のトポグラフィまたは浸透性あるいはその2つの組み合わせを改変することによって達成され得る。表面のトポグラフィは、機械的または化学的手段あるいはその2つの組み合わせによって改変され得る。
基板の表面特性を改変する機械的手段として、限定ではないが、研磨紙または別の研磨物質等による表面の単純研磨、やすりによる表面の擦過、限定ではないが、ツールビットおよびレーザエッチング等の鋭利な物体による表面の研削が挙げられる。これらおよび研磨表面をもたらす任意の他の方法の組み合わせも、本発明の範囲内である。
いくつかの実施形態では、表面は、研磨表面輪郭を含む鋳型を使用して、溶融ポリマーを鋳型内に配置することによって、改変された表面特性を伴う基板を形成するように、最初から、調製されてもよい。除去されると、成形された物体は、平滑表面鋳型を使用して成形された物体と比較して、改変された表面を有するであろう。表面特性を改変するこれらの方法は、当業者に公知であって、さらなる要求を要求しないものとする。
基板の表面特性を改変する化学的手段として、限定ではないが、酸エッチング、塩基エッチング、酸化エッチング、およびプラズマエッチングが挙げられる。
酸エッチングは、その名称が含意するように、硫酸、塩酸、および硝酸等の強酸の使用を指す。塩酸と硝酸の混合物は、基板の表面特性を改変するために使用され得る、非常に強い酸である、王水を産生する。しかしながら、最も一般には、酸でエッチングされる表面は、ガラスであって、ガラスをエッチングするために使用される酸は、フッ酸である。
本技術および他の酸エッチング技術は、当技術分野において公知であって、同様に、詳細な説明を要求しないものとする。
塩基エッチングは、酸エッチングと反対に、基板の表面のトポロジを改変するために、塩基性物質の使用を伴う。多くの有機ポリマーは、塩基性物質によって、化学溶解を受けやすい。例えば、限定ではないが、水酸化カリウムは、ポリエステル、ポリイミド、およびポリエポキシドと反応し、その表面特性を改変するであろう。塩基エッチングを受けやすい他の物質は、当業者に公知であろう。全てのそのような物質は、本発明の範囲内である。
酸化エッチングは、表面を、限定ではないが、過マンガン酸カリウム等の強酸化剤と接触させることによる、基板の表面特性の改変を指す。
プラズマエッチング基板の表面と適切なガスの高速グロー放電流との衝突のプロセスを指す。エッチング種として、荷電イオンまたは中性原子およびラジカルが挙げられ得る。エッチングプロセスの間、エッチングされている物質の元素は、プラズマによって発生される反応種と化学的に反応し得る。加えて、プラズマ発生物質の原子は、自ら、基板の表面またはその直下に埋入し、表面の特性をさらに改変し得る。表面の特性を改変する他の方法と同様に、プラズマエッチングは、当技術分野において公知であって、本発明の目的のために、さらなる説明を必要としないものとする。
レーザエッチングは、当技術分野において公知である。概略すると、レーザビームが、レーザの焦点面内にある表面に指向される。レーザの移動は、コンピュータによって制御される。レーザ焦点が、表面を横断して移動されるにつれて、表面の物質が、概して、蒸発され、したがって、レーザによって表面上にトレースされる像が残る。本発明に関して、レーザは、基板の表面上に全体的パターンを与えるために使用されてもよく、または最終的に伝導性にされる実際の像を基板上にトレースするために使用されてもよい。
基板の表面特性を改変する別の手段は、表面を軟化することが分かっている流体に基板の表面を暴露することを伴い、多くの場合、表面の同時膨張を伴う。コーティング物質が、膨張表面に塗布されると、物質は、それと膨張表面との間の境界において、物理的に相互作用し得、物質は、特に、コーティングされた基板が乾燥されるときに、表面により緊密に結合され得る。
本明細書で使用されるように、基板表面への「磁場の印加」は、基板の表面を磁場源上またはその近傍に載置することを伴う。磁場は、永久磁石、電磁石、またはそれらの組み合わせのいずれかによって発生されてもよい。単一磁石または複数の磁石が、使用されてもよい。磁石と接触する、またはその近傍にある、基板の表面は、金属配位錯体が蒸着されることになる表面と反対の表面であってもよく、または金属配位錯体が蒸着されることになる表面であってもよい。すなわち、磁場源は、基板の上方または下方にあってもよく、ここでは、「上方」とは、基板の活性化された表面を指し、「下方」とは、活性化された表面と反対の表面を指す。磁場が、永久磁石を使用して発生される場合、場強度が、少なくとも1000ガウス、より好ましくは、少なくとも2000ガウスである限り、任意のタイプの磁石が、使用されてもよい。現在好ましい永久磁石は、ネオジム磁石である。また、永久磁石は、基板の活性化された表面のほぼ全部または全部が、磁石の寸法内に含有されるような寸法を有することが好ましい。そのような配列は、図1に示される。図1では、基板10は、活性化された表面15を有する。永久磁石20は、基板10の下方に配置され、磁石によって発生される磁場が、活性化された表面15に直交するように位置付けられる(これは、現在好ましい構成である)。
本明細書で使用されるように、「常磁性または強磁性金属配位錯体」とは、当業者によって、これらの種類の金属錯体に属するであろうという意味を有すると理解される。金属配位錯体は、基板の表面上に配置されると、直交磁場によって影響されるほど強磁性または常磁性でなければならない。任意の特定の理論に拘束されるわけではないが、錯体は、磁場の影響下、全体として、磁場源に向かって誘引され、それによって、基板の表面中により深く注入されるか、または場が、錯体の配位子を磁場と整合させ、それによって、基板中に配位子をさらに誘引し得るかのいずれであると考えられる。2つのプロセスの組み合わせもまた、生じ得る。いずれの場合も、結果として、磁場の影響を伴わずに得られるであろうものより緊密に結合された錯体となるであろう。
金属配位錯体が、印加された磁場の影響下、基板の表面に適用された後、磁場源は、除去される。
金属配位錯体でコーティングされた基板は、次いで、電磁放射線に暴露され、金属配位錯体を還元剤に向かって活性化する。本明細書で使用されるように、電磁放射線は、事実上、そのようなもののスペクトル全体、すなわち、マイクロ波、赤外線、可視、紫外線、X線、およびガンマ線放射線を含む。金属配位錯体の組成物は、電磁スペクトルを伴う特定の範囲に敏感となるように操作され得る、あるいは、所望に応じて、増感剤が、錯体に添加され、基板上に配置されると、錯体を感光性にする、または、錯体が本質的に感光性である場合、より感光性にしてもよい。ここで使用されるように、「感光性」とは、その辞書的定義を有する、すなわち、前述のタイプの放射線のそれぞれを含むであろう、光または他の放射エネルギーに敏感または応答性である。
放射線への暴露は、金属配位錯体の一部を還元に影響されやくする。還元剤は、金属配位錯体を元素金属に還元するであろう。還元剤は、任意の金属含有塩であり得、金属は、より大きい還元電位を有する、すなわち、従来、配位錯体の金属より多くの負の還元電位を有する。以下の表は、いくつかの一般的物質の還元電位を示す。リスト上でより上位の物質は、その下のものの還元が可能である。
還元剤 還元電位(V)
Li −3.04
Na −2.71
Mg −2.38
Al −1.66
2(g)+2OH −0.83
Cr −0.74
Fe −0.44
0.00
Sn2+ +0.15
Cu +0.16
Ag +0.80
2Br +1.07
2Cl +1.36
Mn2++4HO +1.49
還元ステップから生じる元素金属は、当然ながら、ほとんどの溶媒中で不溶性である。したがって、基板の表面を初期金属配位錯体の組成物によって判定される適切な溶媒で洗浄することによって、非暴露錯体を除去し、金属が残るであろう。金属は、基板の表面が、全体的に暴露された場合、基板の表面を覆って均一に分散され得る、または金属は、基板表面が、マスクを通して暴露された場合、離散パターンを形成し得る。マスクは、単に、電磁放射線源と基板の表面との間に載置される物質であって、基板の表面に転写されることになる像を含む。像は、ネガ像であってもよく、その場合、放射線を受ける基板表面の部分は、特定の放射線に透過性のマスクのそれらの部分に対応する、または像は、ポジ像であってもよく、その場合、放射線を受ける基板表面の部分は、マスクの像面積外のそれらの部分に対応する。
非暴露金属配位錯体が除去されると、基板は、金属像の形成を完了するように乾燥される。
金属像は、そのまま使用される、別の金属で鍍着される、または非金属伝導性物質でコーティングされ得る。
金属像が、別の金属で鍍着される場合、電気分解または無電気分解によって達成され得る。このように、伝導性金属層は、金属像を備える像の領域上のみに形成され、立体伝導性表面をもたらす。
基板の表面の金属像部分の無電解鍍着は、限定ではないが、錯化剤の存在下、表面を蒸着されることになる金属の塩の溶液と接触させ、金属イオンを溶液中に維持し、溶液を全体的に安定させることによって達成され得る。表面は、錯化された金属塩が表面と接触した状態において、または少なくとも表面の近傍にある状態において、同時に、または連続的に、還元剤の溶液と接触される。金属錯体は、還元され、元素金属をもたらし、これは、基板の表面上に既にある金属像に接着する、すなわち、金属上に電気分解によって蒸着された金属層をもたらす。
金属錯体溶液および還元溶液は、噴霧流が基板表面またはその近傍を横断するように指向される、別個の噴霧ユニット、あるいは噴霧先端から噴出するにつれて、2つの流れが混合され、基板表面に衝突する、別個のリザーバおよび噴霧先端オリフィスを有する、単一噴霧ユニットのいずれかから、並行して、パターン化された基板上に噴霧され得る。
本明細書において検討される電着プロセスは、当技術分野において公知であって、広範に説明される必要がないものとする。概略すると、元素金属像が、単純に、バッテリであってもよく、より一般には、整流器である、直流電源の負端子(カソード)に接続される。第1の金属像上に蒸着されることになる第2の金属を構成する、アノードが、電源の正端子(アノード)に接続される。アノードおよびカソードは、結像された金属表面が、溶液の噴霧との接触等によって、浸漬または浸浴される、電解質溶液を用いて、電気的に接続される。
電解質溶液は、鍍着されることになる金属の溶解された金属塩ならびに電解質伝導性にする他のイオンを含有する。
電力が、システムに印加されると、金属アノードは、酸化され、蒸着されることになる金属のカチオンを産生し、正電荷を持つカチオンは、カソード、すなわち、基板表面上の金属像へと移動し、そこで、ゼロ価状態金属に還元され、表面に蒸着される。
本発明のある実施形態では、蒸着されることになる金属のカチオンの溶液は、調製されることができ、溶液は、金属化構造体に上に噴霧されることができる。
元素金属像上にコーティングされることになる伝導性物質としてまた、限定ではないが、炭素または伝導性ポリマー等の非金属伝導性物質が挙げられ得る。そのような物質は、限定ではないが、湿式(溶媒から)または乾式プロセスとして施行され得る、静電粉体コーティングおよび静電分散コーティング等の技法によって、金属像上に蒸着されてもよい。プロセスは、金属像を静電的に帯電させ、次いで、像を金属像に印加されるものと反対の電荷で静電的に帯電されたナノまたはマイクロサイズの粒子と接触させることによって実施され得る。加えて、金属像のみがコーティングされることをさらに確実にするために、非伝導性基板は、接地され、誘引電荷が基板上に発生するいかなる可能性も排除してもよい、または基板は、物質が基板によってはね返されるように、蒸着されることになる物質と同一の極性電荷で帯電されてもよい。
(実施例1)
1. DuPont Kapton(登録商標)PV9103ポリイミド(小型シート)が、0.1 N KOH(1リットルの脱イオン水(DI)あたり5.6グラムの水酸化カリウム)と60重量%のイソプロパノールアルコール溶液の混合物を使用して、2〜4分間、化学的にエッチングされた。
2. エッチングされたポリイミドシートは、DI水で洗浄され、30分間、100℃のオーブン内で乾燥された。
3. 10グラムのシュウ酸第二鉄アンモニウムが、25mlのDI水中に懸濁される(暗室内で)(溶液1)。
4. 10グラムのシュウ酸第二鉄アンモニウムが、1.0グラムの塩素酸カリウムおよび25mlのDI水と混合される(同様に暗室中で)(溶液2)。
5. 2.3グラムのテトラクロロ白金(II)酸アンモニウムが、1.7グラムの塩化リチウムおよび2mlのDI水と混合される(溶液3)。
6. 溶液1、2、および3は、等量でともに混合された。
7. エッチングされたポリイミドシートは、ポリイミドシートのものより大きい寸法を有する、2000ガウスの磁石上に載置され、ステップ6の混合物が、スポンジブラシでシートの表面を覆って薄く塗布される(暗室内で)。
8. コーティングされたポリイミドシートは、30分間、空気乾燥される(代替として、コーティングされたシートは、約5分間または乾燥するまで、40℃のオーブンに載置されてもよい)。
9.所望のプルタブ像を備えるマスクが、コーティングの上部に載置された。
10. ポリイミドシートのマスクされた表面が、3分未満、最大強度でASC365紫外線光源に暴露された。
11. 光源が除去され、マスクが、基板表面から分離され、表面が、5分間、DI水で洗浄され、次いで、10分間、1000mlのDI水あたり15グラムのEDTAを含む、エチレンジアミン4酢酸(EDTA)溶液槽中に載置された。
12. 洗浄された基板は、5分間または乾燥するまで、40℃のオーブン内に載置された。
13. 基板は、鍍着を示す5分間隔の間、27.5%328(A−12.5%、L−12.5%、C−2.5%)および72.5%DIを伴う、Shipley Electroless Cuposit 328を含む、25℃の溶液槽内に載置された。
14. 結果として生じる銅で鍍着されたポリイミドは、10分間、DI水で洗浄され、30分間、空気乾燥される(あるいは、5分間または乾燥するまで、40℃のオーブン内に載置され得る)。
(実施例2)
1. Rogers ULTRALAM 3000液晶ポリマー(LCP)シートが、約5体積%(1リットルの水酸化ナトリウムあたり40グラム)のElectro−Brits E−prep 102で化学的にエッチングされた。
2. シートは、静的洗浄後、二段階式洗浄が行なわれる。
3. 洗浄されたエッチングシートは、次いで、E−Neutralizerで処理され、次いで、再び、洗浄された。
4. シートは、次いで、10秒間、10%溶液の硫酸中に浸漬され、洗浄された。
5. 10グラムの硝酸銀が、25mlのDI水中に溶解される(暗室内で)。
6. 5グラムのクロム酸カリウムが、5mlのDI水と混合される(暗室内で)
7.硝酸銀の液滴が、赤色沈殿物が形成されるまで、クロム酸カリウム溶液に添加された。混合物は、24時間、放置され、次いで、濾過され、100mlまでDI水で希釈される(暗室内で)
8. シートは、次いで、2000ガウスの磁石上に載置され、クロム酸銀混合物が、スポンジブラシで薄く塗布される(暗室内で)。
9. コーティングされたシートは、10分間または乾燥するまで、40℃のオーブン内に載置された。
10. 引張試験用に設計されたマスクが、LCPシートのコーティングされた表面上に載置された。
11. マスクされたLPCシートは、次いで、5分間、ASC365紫外線光源からの紫外線光に暴露された。
12. UV光源が除去され、LCPシートが、マスクから分離され、5分間、DI水で洗浄され、次いで、10分間、EDTA溶液槽(1000mlのDI水あたり15グラムのEDTA)内に載置された。
13. LCPシートは、次いで、10分間、DIで洗浄され、5分間または乾燥するまで、40℃のオーブン内に載置された。
14.LCPシートは、次いで、鍍着を示す5分間隔の間、27.5%328(1−12.5%、L−12.5%、C−2.5%)および72.5%脱イオン水を伴う、Shipley Electroless Cuposit 328を含む、25℃の溶液槽内に載置された。
15. 銅で鍍着されたLCPシートは、溶液槽から除去され、10分間、洗浄され、次いで、5分間、乾燥するまで、40℃のオーブン内に載置された。
(実施例3)
1.FR4の薄いシート(0.15インチ厚)が、3分間、10%溶液の硫酸で、次いで、6%溶液の水酸化カリウムで化学的にエッチングされた。
2. シートは、次いで、DI水で洗浄された。
3. 30グラムのクエン酸鉄アンモニウム(緑色形態、7.5%アンモニア、15%鉄、および77.5%クエン酸水和物)が、35mlの温かい(50℃)DI水で混合され(暗室内で)、次いで、遮光瓶内にDI水で50mlの最終体積にされた(暗室内で)。
4. 20mlの高温(70−80℃)DI水中の1.8グラムの塩化アンモニウムが、溶解するまで、撹拌しながら、3グラムの塩化パラジウム(II)と混合され、次いで、DI水の添加によって、25mlにされた。
5. 混合物は、濾過され、冷却後、瓶に入れられた。
6. 20mlの溶液が得られるまで、ビーカー内で、6滴のクエン酸鉄アンモニウムが、1滴の塩化パラジウム溶液に添加された(暗室内で)。
7. FR4シートは、FR4シートのものより大きい寸法を伴う、2000ガウスの磁石上に載置され、配位錯体溶液が、シートの表面上に薄くスポンジブラシで塗布された(暗室内で)。
8. FR4シートは、次いで、10分間または乾燥するまで、40℃のオーブン内に載置された。
9. 引張試験用に設計されたマスクが、次いで、FR4シートの処理された表面上に載置された。
10. マスクされたFR4シートは、次いで、6分間、ASC365紫外線エミッタからのUV光に暴露された。
11. UV光源が除去され、マスクがFR4シートから分離され、シートが、5分間、DI水で洗浄され、次いで、10分間、EDTA溶液槽(1000mlのDI水あたり15グラムのEDTA)内に載置された。
12. FR4シートは、EDTA溶液槽から除去され、10分間、DI水で洗浄され、次いで、5分間または乾燥するまで、40℃のオーブン内に載置された。
13. FR4シートは、鍍着を示す5分間隔の間、27.5%328(A−12.5.%、L−12.5%、C−2.5%)および72.5%脱イオン水を伴う、Shipley Electroless Cuposit 328の25℃の溶液槽内に載置された。
14. 銅で鍍着されたFR4シートは、次いで、10分間、洗浄され、5分間、乾燥するまで、40℃のオーブン内に載置された。

Claims (30)

  1. 伝導性層を表面上に形成する方法であって、
    非伝導性基板表面の少なくとも一部を活性化するステップと、
    磁場を前記表面に印加するステップと、
    金属配位錯体を前記表面の活性化された部分の少なくとも一部上に蒸着させるステップと、
    前記磁場を除去するステップと、
    前記金属配位錯体を電磁放射線に暴露するステップと、
    前記金属配位錯体を元素金属に還元するステップと、
    非還元金属配位錯体を前記表面から除去するステップと、
    前記表面を乾燥させるステップと、
    伝導性物質を前記表面上に蒸着させるステップと
    を含む、方法。
  2. 前記基板表面を活性化するステップは、前記表面をエッチングするステップを含む、請求項1に記載の方法。
  3. 前記表面をエッチングするステップは、化学エッチングを含む、請求項2に記載の方法。
  4. 化学エッチングは、酸エッチング、塩基エッチング、または酸化エッチングを含む、請求項3に記載の方法。
  5. 前記表面をエッチングするステップは、機械的エッチングを含む、請求項2に記載の方法。
  6. 前記表面をエッチングするステップは、プラズマエッチングを含む、請求項2に記載の方法。
  7. 前記表面をエッチングするステップは、レーザエッチングを含む、請求項2に記載の方法。
  8. プラズマまたはレーザエッチングは、所定のパターンにおけるエッチングを含む、請求項6に記載の方法。
  9. 前記磁場は、少なくとも1000ガウスの磁束密度を有する、請求項1に記載の方法。
  10. 前記磁場は、前記表面に直交する、請求項9に記載の方法。
  11. 金属配位錯体を前記表面の少なくとも一部上に蒸着させるステップは、マスクを使用するステップを含む、請求項1に記載の方法。
  12. マスクは、電子回路を含む、請求項10に記載の方法。
  13. 前記電子回路は、アナログ回路、デジタル回路、混合信号回路、およびRF回路から成る群から選択される、請求項12に記載の方法。
  14. 請求項1に記載の方法を使用して加工される、アナログ回路。
  15. 請求項1に記載の方法を使用して加工される、デジタル回路。
  16. 請求項1に記載の方法を使用して加工される、混合信号回路。
  17. 請求項1に記載の方法を使用して加工される、RF回路。
  18. 前記金属配位錯体を電磁放射線に暴露するステップは、マイクロ波放射線、赤外線放射線、可視光放射線、紫外線放射線、X線放射線またはガンマ放射線を含む、請求項1に記載の方法。
  19. 前記金属配位錯体をゼロ酸化状態金属に還元するステップは、金属および/または触媒の組み合わせを使用するステップを含む、請求項1に記載の方法。
  20. 非還元金属配位錯体を前記表面から除去するステップは、前記表面を溶媒で洗浄するステップを含む、請求項1に記載の方法。
  21. 前記表面を乾燥させるステップは、周囲温度で乾燥させるステップまたは高温で乾燥させるステップを含む、請求項1に記載の方法。
  22. 前記表面を周囲または高温で乾燥させるステップは、真空チャンバを使用するステップを含む、請求項21に記載の方法。
  23. 伝導性物質を前記表面上に蒸着させるステップは、前記還元された金属配位錯体を含む表面の一部上への金属の電解蒸着を含む、請求項1に記載の方法。
  24. 前記還元された金属配位錯体を含む表面の一部上への金属の電解蒸着は、
    直流電力供給源の負端子を前記還元された金属配位錯体を含む表面の少なくとも一部と接触させるステップと、
    蒸着されることになる金属の塩を含む水溶液を提供するステップであって、前記金属から成る電極が、前記水溶液またはその組み合わせ中に浸漬される、ステップと、
    前記直流電力供給源の正端子を前記水溶液と接触させるステップと、
    前記還元された金属配位錯体を含む表面の少なくとも一部を前記水溶液と接触させるステップと、
    前記電力供給源をオンにするステップと、
    を含む、請求項23に記載の方法。
  25. 伝導性物質を前記表面上に蒸着させるステップは、前記還元された金属配位錯体を含む表面の一部上への金属の無電解蒸着を含む、請求項1に記載の方法。
  26. 前記還元された金属配位錯体を含む表面の一部上に金属を無電解蒸着するステップは、前記金属配位錯体を含む表面の少なくとも一部を前記金属の塩、錯化剤、および還元剤を含む溶液と接触させるステップを含む、請求項25に記載の方法。
  27. 伝導性物質を前記表面上に蒸着させるステップは、前記還元された金属配位錯体を含む表面の一部上への非金属伝導性物質の蒸着を含む、請求項1に記載の方法。
  28. 前記非金属伝導性物質は、静電分散によって、前記還元された金属配位錯体を含む表面の一部上に蒸着される、請求項27に記載の方法。
  29. 前記非伝導性基板表面全体が、活性化され、前記金属配位錯体は、表面全体上に蒸着される、請求項1に記載の方法。
  30. 前記非伝導性基板表面全体が、活性化され、前記金属配位錯体は、前記活性化された表面の一部上に蒸着される、請求項1に記載の方法。
JP2014527191A 2011-08-19 2012-08-16 非伝導性表面上に伝導性像を形成するための方法 Pending JP2014525992A (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201161525662P 2011-08-19 2011-08-19
US61/525,662 2011-08-19
US201161568736P 2011-12-09 2011-12-09
US61/568,736 2011-12-09
US13/403,797 US8784952B2 (en) 2011-08-19 2012-02-23 Method of forming a conductive image on a non-conductive surface
US13/403,797 2012-02-23
PCT/US2012/051193 WO2013028473A1 (en) 2011-08-19 2012-08-16 Method of forming a conductive image on a non-conductive surface

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016158458A Division JP2016196708A (ja) 2011-08-19 2016-08-12 非伝導性表面上に伝導性像を形成するための方法

Publications (2)

Publication Number Publication Date
JP2014525992A true JP2014525992A (ja) 2014-10-02
JP2014525992A5 JP2014525992A5 (ja) 2016-09-29

Family

ID=47711823

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014527191A Pending JP2014525992A (ja) 2011-08-19 2012-08-16 非伝導性表面上に伝導性像を形成するための方法
JP2016158458A Pending JP2016196708A (ja) 2011-08-19 2016-08-12 非伝導性表面上に伝導性像を形成するための方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2016158458A Pending JP2016196708A (ja) 2011-08-19 2016-08-12 非伝導性表面上に伝導性像を形成するための方法

Country Status (23)

Country Link
US (3) US8784952B2 (ja)
EP (1) EP2745658B1 (ja)
JP (2) JP2014525992A (ja)
CN (1) CN104025724B (ja)
AU (2) AU2012299226A1 (ja)
BR (1) BR112014003893A2 (ja)
CA (1) CA2845822A1 (ja)
CY (1) CY1117130T1 (ja)
DK (1) DK2745658T3 (ja)
EA (1) EA027161B1 (ja)
ES (1) ES2548415T3 (ja)
HR (1) HRP20151016T1 (ja)
HU (1) HUE028044T2 (ja)
IL (1) IL231045A0 (ja)
MX (2) MX2014001980A (ja)
MY (1) MY185302A (ja)
PL (1) PL2745658T4 (ja)
PT (1) PT2745658E (ja)
RS (1) RS54497B1 (ja)
SG (2) SG10201504593RA (ja)
SI (1) SI2745658T1 (ja)
SM (1) SMT201500269B (ja)
WO (1) WO2013028473A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019504212A (ja) * 2016-01-06 2019-02-14 コベントリー ユニバーシティー 磁場内における材料堆積

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2920633A1 (en) * 2013-08-06 2015-02-12 Earthone Circuit Technologies Corporation Forming a conductive image using high speed electroless platin
US9706667B2 (en) 2014-05-19 2017-07-11 Sierra Circuits, Inc. Via in a printed circuit board
US9398703B2 (en) 2014-05-19 2016-07-19 Sierra Circuits, Inc. Via in a printed circuit board
US9380700B2 (en) 2014-05-19 2016-06-28 Sierra Circuits, Inc. Method for forming traces of a printed circuit board
KR101698160B1 (ko) * 2014-09-17 2017-01-19 주식회사 엘지화학 도전성 패턴 형성용 조성물 및 도전성 패턴을 갖는 수지 구조체
US10677837B2 (en) 2016-06-01 2020-06-09 Kyzen Corporation System and method for electrical circuit monitoring
CN105451456A (zh) * 2015-12-08 2016-03-30 昆山联滔电子有限公司 非导电基材的导体线路的制造方法
US10849233B2 (en) 2017-07-10 2020-11-24 Catlam, Llc Process for forming traces on a catalytic laminate
US10349520B2 (en) 2017-06-28 2019-07-09 Catlam, Llc Multi-layer circuit board using interposer layer and conductive paste
US10765012B2 (en) 2017-07-10 2020-09-01 Catlam, Llc Process for printed circuit boards using backing foil
US10827624B2 (en) 2018-03-05 2020-11-03 Catlam, Llc Catalytic laminate with conductive traces formed during lamination

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5620034A (en) * 1979-07-28 1981-02-25 Licentia Gmbh Plastic surface activating method
JPS5917223A (ja) * 1982-07-20 1984-01-28 Nec Corp 磁気記録媒体の製造方法
JPS6147695A (ja) * 1984-08-15 1986-03-08 株式会社日立製作所 部分めつき,エツチング方法
JPS63159410A (ja) * 1986-11-07 1988-07-02 モンサント カンパニー 重合体フイルムの選択的な触媒活性化
JP2001089673A (ja) * 1999-09-27 2001-04-03 Hideo Kakigi 高分子成形物およびその製造方法
JP2009280905A (ja) * 2008-04-23 2009-12-03 Fujifilm Corp めっき用積層フィルム、表面金属膜材料の作製方法及び表面金属膜材料
JP2010508398A (ja) * 2006-10-26 2010-03-18 ビー・エイ・エス・エフ、コーポレーション 金属と配位結合する被膜形成材料を含むコーティングの製造方法
JP2010106316A (ja) * 2008-10-30 2010-05-13 Du Pont Toray Co Ltd 導電性繊維の製造方法
JP2011124523A (ja) * 2010-02-02 2011-06-23 Napura:Kk 電子デバイス用基板、電子デバイス用積層体、電子デバイス及びそれらの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5917225A (ja) * 1982-07-20 1984-01-28 Nec Corp 磁気記録媒体の製造方法
US5506091A (en) * 1990-04-20 1996-04-09 Nisshinbo Industries, Inc. Photosensitive resin composition and method of forming conductive pattern
RU2039128C1 (ru) * 1990-07-30 1995-07-09 Институт общей и неорганической химии АН Украины Способ химического никелирования
US5336370A (en) * 1993-12-09 1994-08-09 Chipalkatti Makarand H Pre-treatment for plating technique
JP3916023B2 (ja) * 1998-06-26 2007-05-16 株式会社エフオーアイ 鍍金システム
DE59914360D1 (de) * 1998-12-10 2007-07-12 Lpkf Laser & Electronics Ag Verfahren zur herstellung von leiterbahnstrukturen
US7622024B1 (en) * 2000-05-10 2009-11-24 Novellus Systems, Inc. High resistance ionic current source
US20050018595A1 (en) * 2001-06-06 2005-01-27 Spectra Systems Corporation System for applying markings to optical media
US6838352B1 (en) * 2002-07-05 2005-01-04 Newport Fab, Llc. Damascene trench capacitor for mixed-signal/RF IC applications
DE10255520B4 (de) * 2002-11-28 2007-12-27 Infineon Technologies Ag Verfahren zur elektrischen Kontaktierung mittels gefüllter Flüssigkeiten und elektronische Bauteile mit derartiger Kontaktierung
KR101038494B1 (ko) * 2004-12-28 2011-06-01 삼성테크윈 주식회사 Rfid 태그용 안테나 제조 방법
US20080116077A1 (en) * 2006-11-21 2008-05-22 M/A-Com, Inc. System and method for solder bump plating
US20090269510A1 (en) * 2008-04-25 2009-10-29 Daniel Lieberman Printed electronics by metal plating through uv light
KR20100009752A (ko) * 2008-07-21 2010-01-29 삼성전자주식회사 자기장을 이용한 무전해 도금 장치 및 방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5620034A (en) * 1979-07-28 1981-02-25 Licentia Gmbh Plastic surface activating method
JPS5917223A (ja) * 1982-07-20 1984-01-28 Nec Corp 磁気記録媒体の製造方法
JPS6147695A (ja) * 1984-08-15 1986-03-08 株式会社日立製作所 部分めつき,エツチング方法
JPS63159410A (ja) * 1986-11-07 1988-07-02 モンサント カンパニー 重合体フイルムの選択的な触媒活性化
JP2001089673A (ja) * 1999-09-27 2001-04-03 Hideo Kakigi 高分子成形物およびその製造方法
JP2010508398A (ja) * 2006-10-26 2010-03-18 ビー・エイ・エス・エフ、コーポレーション 金属と配位結合する被膜形成材料を含むコーティングの製造方法
JP2009280905A (ja) * 2008-04-23 2009-12-03 Fujifilm Corp めっき用積層フィルム、表面金属膜材料の作製方法及び表面金属膜材料
JP2010106316A (ja) * 2008-10-30 2010-05-13 Du Pont Toray Co Ltd 導電性繊維の製造方法
JP2011124523A (ja) * 2010-02-02 2011-06-23 Napura:Kk 電子デバイス用基板、電子デバイス用積層体、電子デバイス及びそれらの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019504212A (ja) * 2016-01-06 2019-02-14 コベントリー ユニバーシティー 磁場内における材料堆積

Also Published As

Publication number Publication date
EP2745658B1 (en) 2015-06-24
PL2745658T3 (pl) 2016-02-29
US8784952B2 (en) 2014-07-22
DK2745658T3 (en) 2015-10-12
CA2845822A1 (en) 2013-02-28
EP2745658A1 (en) 2014-06-25
MX346900B (es) 2017-04-04
NZ622408A (en) 2016-03-31
EA027161B1 (ru) 2017-06-30
US20140357081A1 (en) 2014-12-04
EA201490479A1 (ru) 2014-07-30
SG10201504593RA (en) 2015-07-30
RS54497B1 (en) 2016-06-30
HUE028044T2 (en) 2016-11-28
WO2013028473A1 (en) 2013-02-28
US20130043062A1 (en) 2013-02-21
NZ716340A (en) 2016-10-28
SG11201400069VA (en) 2014-04-28
PL2745658T4 (pl) 2016-03-31
ES2548415T3 (es) 2015-10-16
JP2016196708A (ja) 2016-11-24
MX2014001980A (es) 2014-05-14
CN104025724B (zh) 2017-09-26
MY185302A (en) 2021-04-30
BR112014003893A2 (pt) 2017-03-14
CN104025724A (zh) 2014-09-03
US8784953B2 (en) 2014-07-22
CY1117130T1 (el) 2017-04-05
AU2017200890A1 (en) 2017-03-02
HRP20151016T1 (hr) 2015-12-04
US20130043603A1 (en) 2013-02-21
IL231045A0 (en) 2014-03-31
PT2745658E (pt) 2015-10-27
AU2012299226A1 (en) 2014-04-03
SMT201500269B (it) 2016-01-08
SI2745658T1 (sl) 2015-12-31

Similar Documents

Publication Publication Date Title
JP2016196708A (ja) 非伝導性表面上に伝導性像を形成するための方法
JP2014525992A5 (ja)
US5380560A (en) Palladium sulfate solution for the selective seeding of the metal interconnections on polyimide dielectrics for electroless metal deposition
Fritz et al. Electroless deposition of copper on organic and inorganic substrates using a Sn/Ag catalyst
JP2009235438A (ja) エッチング液、該エッチング液を用いたエッチング方法および被エッチング基板
JP2002008920A (ja) パワーアプリケーションのためのマイクロ磁気素子を備えるデバイス、およびデバイスの形成方法
KR100906317B1 (ko) 폴리이미드 수지의 무기 박막 형성방법 및 표면 개질된무기 박막 형성용 폴리이미드 수지의 제조방법
US3674485A (en) Method of manufacturing electrically conducting metal layers
JP2009081208A (ja) プリント配線板の製造方法
JP2005029735A (ja) ポリイミド樹脂の無機薄膜形成方法及び表面改質した無機薄膜形成用ポリイミド樹脂の製造方法
JP7312270B2 (ja) 導電性パターン付構造体及びその製造方法
Romankiw et al. Advantages and special considerations in fabricating bubble circuits by electroplating and sputter etching
GB2080630A (en) Printed circuit panels
JPH03170680A (ja) 非導電性支持体を直接金属被覆する方法
CN103857189A (zh) 绝缘基板上制作导电线路的方法以及该方法制作的电路板
NZ622408B2 (en) Method of forming a conductive image on a non-conductive surface
NZ716340B2 (en) Circuits and substrates fabricated using a method of forming a conductive image on a non-conductive surface
Kamali-Sarvestani et al. Sustainability in printed circuit board manufacturing decreasing waste using additive technology
CN203788544U (zh) 电路板
JP3161407B2 (ja) 無電解めっきのための活性化触媒液、および無電解めっき方法
WO2017118853A2 (en) Material deposition in a magnetic field
KR100476702B1 (ko) 반도체 소자의 구리 배선 형성 방법
JPH0250974A (ja) 選択的な金属化表面を有する絶縁材料の製造方法
KR20030073315A (ko) 도전성 초미립자 제조방법
WO2019018585A1 (en) MULTILAYER LENS AND MANUFACTURE THEREOF

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160323

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160621

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20160812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160902

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20161129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170705