JPH02137382A - 磁気抵抗素子の製造法 - Google Patents

磁気抵抗素子の製造法

Info

Publication number
JPH02137382A
JPH02137382A JP63290028A JP29002888A JPH02137382A JP H02137382 A JPH02137382 A JP H02137382A JP 63290028 A JP63290028 A JP 63290028A JP 29002888 A JP29002888 A JP 29002888A JP H02137382 A JPH02137382 A JP H02137382A
Authority
JP
Japan
Prior art keywords
photosensitive resin
resin layer
conductor layer
electrolytic plating
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63290028A
Other languages
English (en)
Inventor
Tsunemi Sugimoto
常実 杉本
Shozo Katsuki
省三 勝木
Hiroshi Daimon
宏 大門
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ube Corp
Original Assignee
Ube Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ube Industries Ltd filed Critical Ube Industries Ltd
Priority to JP63290028A priority Critical patent/JPH02137382A/ja
Publication of JPH02137382A publication Critical patent/JPH02137382A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高移動度化合物半導体の磁気抵抗効果を利用し
た磁気抵抗素子の製造法に関する。
〔従来の技術及びその問題点〕
これまでI nSbのような高移動度化合物半導体の薄
膜を絶縁基板上に形成し、さらに短絡電極、リード電極
としての導体層を上記半導体の薄膜上にパターン形成し
て磁気抵抗素子が製造されてきた。
電極としての導体層をパターン形成する方法としては、
主として、半導体の薄膜にフォトレジスト処理により所
望のパターンの感光性樹脂層を形成後、無電解メッキお
よび電解メッキでCu、 Auなとの導体層を形成する
(特開昭55−11341号、同60−57985号、
同60−208882号)方法が採用されている。その
他、半導体の薄膜にフォトレジスト処理により所望のパ
ターンの感光性樹脂層を形成後、導体層を気相法で形成
する方法(特公昭52−18115号)、半導体の薄膜
に導体層を気相法で形成した後、フォトレジスト処理に
より所望のパターンの感光性樹脂層を形成し、導体をエ
ツチングする方法(特開昭60−37183号)などが
挙げられる。
しかしながら、高感度の磁気抵抗素子を製造するために
、電極としての導体層が微細にパターン形成される必要
があり、上記の各種方法は以下に示すような問題点があ
る。
電解メッキで導体層を形成する方法では、メッキ液が一
般に強アルカリあるいは強酸を含んでおり、半導体の薄
膜に直接接触することによって薄膜表面が劣化し、特に
、無電解メッキのようにメッキに長時間を要する場合、
メッキ液が感光性樹脂層と半導体の薄膜の間にしみこみ
、微細なパターン形成が困難になる。また、半導体の薄
膜の表面では、無電解メッキ初期の核形成が起こりにく
く、従ってメッキされない部分が残るなどという問題点
があった。
気相法によって導体層を形成する方法では、電極として
の導体層が機械的に充分な強度を有する厚さまで成膜を
行うためには相当長い時間を要することが指摘されてい
る。
〔問題点解決のための技術的手段〕
本発明者等は、上記の問題が解決された、高移動度化合
物半導体を利用した磁気抵抗素子の製造法について鋭意
研究した結果、本発明に至った。
本発明は、 (1)絶縁基板上の高移動変化合物半導体薄膜上にフォ
トレジスト処理により所望のパターンの感光性樹脂層を
形成する工程と、 (2)気相法により0.05〜1μmの導体層を形成す
る工程と、 (3)上記(1)の工程で形成した感光性樹脂層を除去
する工程と、 (4)フォトレジスト処理により、上記(1)と同一の
パターンの感光性樹脂層を形成する工程と、(5)上記
(2)の導体層上に電解メッキ法で0.5〜10μmの
メッキの導体層を形成する工程と、を有することを特徴
とする磁気抵抗素子の製造法に関する。
本発明の磁気抵抗素子の製造法においては、絶縁基板上
の半導体薄膜上にフォトレジスト処理により感光性樹脂
層を形成した後、気相法によって短時間で薄く電極用導
体を成膜し、次に有機溶剤で感光性樹脂層を除き、再度
、始めと同一パターンで感光性樹脂層を形成し、さらに
気相法で形成された導体層上に、短時間の電解メッキで
導体を充分付着させて厚い電極用導体層を形成する。
本発明では、合成樹脂、ガラス、セラミックスなどが絶
縁基板として使用され、絶縁基板上の高移動度化合物半
導体として、1nSbおよびInAsなどが挙げられる
フォトレジストを塗布し、所望のパターンを焼きつけ、
感光性樹脂層を形成するフォトレジスト処理、およびこ
の樹脂層を除去する方法としては特に限定されず、通常
良く知られた方法が採用できる。
電極用導体としては、Cu−、A11% Agz A1
% Nis Inなどが挙げられ、導体の形成に利用で
きる気相法の例としては、真空蒸着、スパッタリング、
CVD法などが挙げられる。
上記の気相法で形成された導体上には、通常良く知られ
た電解メッキ法で厚い電極用導体層を形成することがで
きる。
本発明においては、短時間の蒸着によって形成された0
、05〜1μmの導体が半導体薄膜とメッキ液との接触
を防ぎ、且つ、導体が後の電解メッキ電極としての役割
を果たし、電解メッキされる場所がより選択的になり、
微細パターンの精度が高くなる。さらに、0.5〜10
μmの導体層を形成する電解メッキの時間は短いので、
メッキ液が感光性樹脂層と半導体薄膜の間にしみこむの
を避けることができる。
〔実施例〕 以下、図面を用いて本発明の実施例を詳細に説明する。
第1図は、本発明の磁気抵抗素子の製造法の各工程の流
れを製造途中の素子の要部断面図で示している。
ガラス基板1上の膜厚約1μm、室温での移動度270
00cl(/Vs、のIn5blJIJ2にフォトレジ
スト処理で電極パターンを形成するための感光性樹脂層
3を形成した。続いて抵抗加熱真空蒸着法により、3分
間で厚さ約2000人のCu4を蒸着した。感光性樹脂
層3を有機溶剤で除去後、Cu4が覆われていないIn
Sb薄膜5上に再度フォトレジスト処理で惑光性樹脂層
6を形成した。次に7A/cniの電流密度で6分間C
uの電解メッキを行い、感光性樹脂層6を有機溶−剤で
除去後、厚さ約2μmの電解メッキCu膜からなるリー
ド電極部7及び短絡電極部8を形成した。リード電極部
7にはさらにCu、 Au等を電解メッキで付着し、最
後に短絡電極部8をふくめた素子表面全体を保護するた
めに、ポリイミド9で被覆した。
本実施例において、電解メッキ時のCuのしみこみ、お
よびCuの欠落部分がほとんどなく、短絡電極8の幅は
15〜16μmの範囲で一定であった。また、製造され
た磁気抵抗素子の電気特性を調べた結果、抵抗値の差異
が1.0%の素子は製造された素子全体の78%で、高
い歩留まりが達成できた。
〔比較例〕
本実施例と同様にフォトレジスト処理で電極パターンを
形成する感光性樹脂層を形成した後、蒸着法によるCu
の成膜の代わりに、30分間、Cuの無電解メッキ、引
き続いてCuの電解メッキを行って磁気抵抗素子を製造
した。
無電解メッキによるCuの欠落部分が短絡電極において
多く認められ、また、Cuのしみこみにより短絡電極幅
はパターン幅15μmに対して2〜5μm増加していた
磁気抵抗素子の電気特性を調べた結果、抵抗値の差異が
1.0%の素子は製造された素子全体の36%で、低い
歩留まりであった。
【図面の簡単な説明】
第1図は、本発明の磁気抵抗素子の製造法の各工程の流
れを製造途中の素子の要部断面図で示している。 1・・・絶縁基板、2・・・InSb膜、3・感光性樹
脂層、4・・・Cu蒸着膜、6・・・感光性樹脂層、7
・・・リード電極部、8・・・短絡電極部、9・・・ポ
リイミド保護膜。 特許出願人  宇部興産株式会社 第1図 □−m □ヨエエ、つ門ル澤北蒜1 ニニー □□□□□□ヨヨL−↓ 除去 「−m= 9−枦Eミぞ謳

Claims (4)

    【特許請求の範囲】
  1. (1)絶縁基板上の高移動変化合物半導体薄膜上にフォ
    トレジスト処理により所望のパターンの感光性樹脂層を
    形成する工程と、
  2. (2)気相法により0.05〜1μmの導体層を形成す
    る工程と、
  3. (3)上記(1)の工程で形成した感光性樹脂層を除去
    する工程と、
  4. (4)フォトレジスト処理により、上記(1)と同一の
    パターンの感光性樹脂層を形成する工程、および(5)
    上記(2)の導体層上に電解メッキ法で0.5〜10μ
    mのメッキの導体層を形成する工程と、 を有することを特徴とする磁気抵抗素子の製造法。
JP63290028A 1988-11-18 1988-11-18 磁気抵抗素子の製造法 Pending JPH02137382A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63290028A JPH02137382A (ja) 1988-11-18 1988-11-18 磁気抵抗素子の製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63290028A JPH02137382A (ja) 1988-11-18 1988-11-18 磁気抵抗素子の製造法

Publications (1)

Publication Number Publication Date
JPH02137382A true JPH02137382A (ja) 1990-05-25

Family

ID=17750851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63290028A Pending JPH02137382A (ja) 1988-11-18 1988-11-18 磁気抵抗素子の製造法

Country Status (1)

Country Link
JP (1) JPH02137382A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02237086A (ja) * 1989-03-09 1990-09-19 Sankyo Seiki Mfg Co Ltd 磁気抵抗効果素子の製造方法
JPH06104615A (ja) * 1992-05-07 1994-04-15 Hughes Aircraft Co モールドされた導波管部品

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02237086A (ja) * 1989-03-09 1990-09-19 Sankyo Seiki Mfg Co Ltd 磁気抵抗効果素子の製造方法
JPH06104615A (ja) * 1992-05-07 1994-04-15 Hughes Aircraft Co モールドされた導波管部品

Similar Documents

Publication Publication Date Title
US3386894A (en) Formation of metallic contacts
EP0256568B1 (en) Process for obtaining thin-film circuits and passive circuit made by said process
SE7513853L (sv) Forfarande for framstellning av elektriska ledare pa ett isolerande substrat
US5032694A (en) Conductive film circuit and method of manufacturing the same
US3890177A (en) Technique for the fabrication of air-isolated crossovers
JPH02137382A (ja) 磁気抵抗素子の製造法
US3487522A (en) Multilayered thin-film intermediates employing parting layers to permit selective,sequential etching
JP2725390B2 (ja) 銅配線セラミック基板および製造方法
JPH0245996A (ja) 混成集積回路の製造方法
US4812388A (en) Process to obtain thin film lines
JPS63300538A (ja) 配線の形成方法
JP3243381B2 (ja) 配線層の形成方法
JP4328134B2 (ja) プリント配線基板の製造方法
JPH02244673A (ja) 有機半導体を用いた電子素子及びその製造方法
JPH05109657A (ja) 半導体装置の製造方法
JPH06151124A (ja) 薄膜抵抗体の製造方法
JP3746316B2 (ja) 電極構造体及びその製造方法
JPS6244813B2 (ja)
JPH0334675B2 (ja)
JPH08222626A (ja) 電極パッドの形成方法
JPS6032357B2 (ja) 容量素子の製造方法
JPS5820159B2 (ja) 交叉配線を有する薄膜回路基板の製造方法
JPH03211732A (ja) 配線の形成方法
JPS62281356A (ja) 半導体装置の製造方法
JPS58184770A (ja) 半導体装置