JPH04283953A - 半導体用リードフレーム材およびリードフレームの製造法 - Google Patents

半導体用リードフレーム材およびリードフレームの製造法

Info

Publication number
JPH04283953A
JPH04283953A JP3046635A JP4663591A JPH04283953A JP H04283953 A JPH04283953 A JP H04283953A JP 3046635 A JP3046635 A JP 3046635A JP 4663591 A JP4663591 A JP 4663591A JP H04283953 A JPH04283953 A JP H04283953A
Authority
JP
Japan
Prior art keywords
lead frame
plating
etching
thickness
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3046635A
Other languages
English (en)
Inventor
Tsunenori Kato
加 藤 凡 典
Hideo Hotta
堀 田 日出男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP3046635A priority Critical patent/JPH04283953A/ja
Priority to US07/849,343 priority patent/US5354422A/en
Publication of JPH04283953A publication Critical patent/JPH04283953A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828Etching
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/02Local etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体用のリードフレー
ム材およびリードフレームの製造法に関し、さらに詳し
くは、エッチング加工性が良好で微細加工性に優れると
ともに強度的にも優れた鉄系ないし銅系リードフレーム
材およびリードフレームの製造法に関する。
【0002】
【従来の技術】従来、半導体の実装に用いられるリード
フレーム材としては、種々の材質、形状のものが知られ
ており、たとえば所定板厚に圧延されたリードフレーム
基材をエッチングまたはスタンピングにより所定形状パ
ターンに成型加工したのち、基材表面の全面または所定
箇所に金メッキ、銀メッキ、ニッケルメッキあるいは錫
・ニッケルメッキなどの表面処理を施すことが通常行わ
れている。
【0003】ここで、リードフレーム材には主としてF
e−Ni系の42合金、Fe−Ni−Co系コバール合
金やCu系合金が用いられ、その厚さは100〜250
μmの範囲であるのが一般的である。
【0004】近年、半導体装置の高密度実装が進むにつ
れて、リードフレームも年々多ピン化、狭ピッチ化が進
んでいるが、上記したような材料を用いて量産する場合
、インナーリードピッチ200μm程度までのエッチン
グ加工が限界である。ピッチが狭く、多ピン化するほど
ワイヤーボンディングに必要なインナーリード平坦幅の
確保が難しくなり、かつサイドエッチ量が増加するため
にリード間がショートしやすくなる。特に多ピンリード
フレームで多く使われている42合金は、そのエッチン
グ加工性が銅合金に比べて劣るため、極端な多ピン化、
狭ピッチ化への対応に困難性がある。
【0005】従来エッチング加工においては、インナー
リードオモテ面の平坦幅を確保する目的でウラ面平坦幅
を狭くする必要があった。しかし、ウラ面平坦幅を狭め
すぎると、ワイヤーボンディング時にインナーリードの
平面性を保つことが困難となって、ワイヤーボンディン
グが良好に行われない場合があり、注意が必要であった
【0006】リードフレーム材の板厚を薄くすることに
より多ピン化、狭ピッチ化が図られてきたが、薄板化に
伴い強度不足が顕著となる。このため鉄系合金や銅系合
金の高強度材が開発されているが、それでもあまり極端
な薄板化は強度面から無理があり80〜125μm厚程
度が限界であると考えられる。また、従来リードフレー
ム材として一般に用いられている42合金やコバール合
金にはNiやCoが相当量含まれており、材料単価が高
いという問題もある。
【0007】
【発明が解決しようとする課題】本発明は上述した従来
技術の問題点に鑑みてなされたもので、エッチング加工
性が良好で微細加工性に優れるとともに強度的にも優れ
、またコストの低減化が図られる半導体用リードフレー
ム材およびそのようなリードフレームの製造法を提供す
ることを目的とするものである。
【0008】
【課題を解決するための手段】上述した目的を達成する
ために本発明に係る半導体用リードフレーム材は、鉄系
材料または銅系材料からなるベース材の両面に、片面厚
さ3〜20μmのNiまたはNi基合金メッキ層が形成
されてなること、を特徴とするものである。
【0009】また、本発明の半導体用リードフレームの
製造法は、下記の工程からなることを特徴とするもので
ある。(イ)鉄系材料または銅系材料からなるベース材
の両面に、NiまたはNi基合金メッキを電解法または
無電解法により片面厚さ3〜20μmの範囲に施す工程
、(ロ)前記工程(イ)により製造したリードフレーム
材の両面にレジストを塗布し、所定のリードフレームパ
ターンをパターン製版する工程、および(ハ)前記工程
(ロ)のパターン製版後、エッチング加工を施す工程。
【0010】本発明によれば、ベース材の両面に、Ni
またはNi基合金メッキ層が形成されてなるので、エッ
チング処理によっても従来ベース材上にレジストを塗布
したのちエッチング加工したときに生ずるようなサイド
エッチがなく、したがって、リードの平坦幅を広くとる
ことができてワイヤーボンディング処理も良好に行うこ
とができる。しかも、エッチング処理したリードフレー
ムの断面形状が断面アーチ型構造をしているため強度的
にも極めて優れておりベース材の薄板化が可能となる。
【0011】発明の具体的説明 本発明の半導体用リードフレーム材のベース材を構成す
る材料は、鉄系材料または銅系材料である。具体的には
、鉄系材料としてAK鋼(アルミキルド鋼)やLC材(
低炭素材)が、また、銅系材料としてOLIN7025
(オーリン社製)、KLF125(神戸製鋼所社製)、
EFTEC75X(古河電工社製)、OLIN194 
(オーリン社製)、MF202 (三菱電機社製)、E
FTEC64T(古河電工社製)、OMCL1 (三菱
伸銅社製)、TAMKAC5 (三菱伸銅社製)などが
挙げられる。これらの鉄系材料や銅系材料は、従来一般
に用いられている42合金やコバール合金に比べて材料
コストが低い。このベース材の板厚は50〜250μm
の範囲で好ましく用いられ、さらには後述するように、
リードフレーム材の目的に応じて適当な板厚に選択する
【0012】上記のベース材の両面にはNiまたはNi
基合金メッキ層(以下、「Niメッキ」というときは、
NiまたはNi基合金メッキを意味するものとする)が
形成される。このNiメッキは従来公知の電解法と無電
解法のいずれの方法により施すこともでき、メッキ厚、
硬さ、表面状態、純度、素材の状態などによって、メッ
キ法、メッキ浴を使い分ければよい。たとえば純Niを
コイルに施す場合は電解法により、すでにシートとなっ
た素材にNi‐PやNi‐B合金を施す場合は無電解法
により行うのが好ましい。なお、このメッキ層は蒸着に
よって形成してもよい。
【0013】Niメッキ厚はベース材の両面でバランス
をとることが強度上およびエッチング加工性などの点か
ら重要である。また、本発明においてはNiメッキ厚は
3〜20μmの範囲とするが、リードフレーム材に要求
される目的に対応させてベース材厚とNiメッキ厚を変
えることが好ましい。たとえば、狭ピッチリードフレー
ム対応材用には、ベース材厚が50〜100μmで、N
iメッキ厚が3〜20μm、より好ましくは10〜15
μmの範囲とし、低コストリードフレーム材用には、ベ
ース材厚が100〜250μmで、Niメッキ厚が3〜
15μm、より好ましくは5〜10μmの範囲とするの
が好ましい。Niメッキ厚が薄すぎると強度補強の効果
が小さく、一方、あまり厚すぎるとエッチング加工性が
悪くなり、材料コストアップとなる。
【0014】リードフレームの製造法 本発明のリードフレームは、上記のリードフレーム材に
エッチング加工を施して形成したものである。より具体
的には、(イ)鉄系材料または銅系材料からなるベース
材の両面にNiメッキを電解法または無電解法により片
面厚さ3〜20μmの範囲に施し、(ロ)このNiメッ
キの施されたリードフレーム材の両面にレジストを塗布
し所定のリードフレームパターンをパターニングした後
、(ハ)エッチング加工を施してリードフレームに形成
する。レジストの塗布やリードフレームパターンのパタ
ーニングは、従来公知の方法により行えばよい。また、
エッチング加工も従来公知の処理条件で行えばよく、た
とえば、エッチング液として塩化第二鉄などが用いられ
る。
【0015】
【実施例】以下は本発明の実施例を説明するためのもの
である。本発明はこれらの実施例によりその範囲が限定
されるものではない。ベース材としてAK鋼(Al0.
060重量%、Mn0.4重量%、P0.015重量%
、Fe残)100μm厚を用い、Niメッキを電解法で
片面20μmずつ両面に施した材料を用いてリードフレ
ームを作成した。
【0016】図1は、このリードフレームを製造する工
程の概略を説明する断面図である。まず、図1(a)に
示すように、100μm厚のAK鋼1の両面にNiメッ
キ2を20μm施し、つぎに図1(b)に示すようにそ
の両面にレジスト3をコーティング後リードフレームパ
ターンを製版し、つぎにエッチング処理を施した後レジ
ストを剥膜して図1(c)に示すようなリードフレーム
を製造した。
【0017】図1(c)に示すように、エッチング処理
したリードフレーム4の断面形状は、Niメッキ2がエ
ッチングマスクとしての作用をするために中央部(ベー
ス材部)5が凹んだ断面アーチ型構造をしており、サイ
ドエッチがなく平坦幅が広くとれ、微細エッチング加工
が可能となる。またオモテ面6の平坦幅とウラ面7の平
坦幅を同時に広くとることができる。
【0018】
【発明の効果】本発明のリードフレーム材によれば、鉄
系材料または銅系材料からなるベース材の両面にNiメ
ッキが片面厚さ3〜20μmの範囲で施されているので
、ベース材の鉄系材料や銅系材料が薄くそれだけでは強
度が不足であっても、その両面に施したNiメッキによ
って強度が補われる。また、ベース材として安価な鉄系
材料や銅系材料が使われるので、たとえば、Niメッキ
厚3〜15μmでは、材料コストが42合金やコバール
合金に比べて安価である。さらに、本発明のリードフレ
ーム材はその両面にNiメッキが施されており、このN
iを下地メッキとして後工程でそのまま使用することが
できるので、エッチング後の下地メッキ工程の省略が可
能となり、したがって、コストならびに時間の節約にな
る。さらに、Niメッキによって耐蝕性が向上する。
【0019】また、本発明の方法により製造されたリー
ドフレームは、Niメッキのエッチングマスクとしての
作用によりサイドエッチがなく平坦幅が広くとれ、微細
エッチング加工性に優れる。たとえば、インナーリード
ピッチ150μm程度のエッチング処理も可能であり、
狭ピッチないし多ピン化への対応性に優れる。またオモ
テ面平坦幅とウラ面平坦幅を同時に広くとることができ
、後のワイヤーボンディング処理も良好に行うことがで
きる。さらに、断面形状がアーチ型構造をしているため
強度的にも極めて優れたものである。
【図面の簡単な説明】
【図1】リードフレームの製造工程の概略を説明する断
面図。
【符号の説明】
1  ベース材 2  Niメッキ 3  レジスト 4  エッチング処理後のリードフレーム5  ベース
材中央部 6  オモテ面 7  ウラ面

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】鉄系材料または銅系材料からなるベース材
    の両面に、片面厚さ3〜20μmのNiまたはNi基合
    金メッキ層が形成されてなることを特徴とする、半導体
    用リードフレーム材。
  2. 【請求項2】下記の工程からなることを特徴とする半導
    体用リードフレームの製造法。(イ)鉄系材料または銅
    系材料からなるベース材の両面に、NiまたはNi基合
    金メッキを電解法または無電解法により片面厚さ3〜2
    0μmの範囲に施す工程、(ロ)前記工程(イ)により
    製造したリードフレーム材の両面にレジストを塗布し、
    所定のリードフレームパターンをパターン製版する工程
    、および(ハ)前記工程(ロ)のパターン製版後、エッ
    チング加工を施す工程。
  3. 【請求項3】請求項2に記載の方法により製造された半
    導体用リードフレーム。
JP3046635A 1991-03-12 1991-03-12 半導体用リードフレーム材およびリードフレームの製造法 Pending JPH04283953A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3046635A JPH04283953A (ja) 1991-03-12 1991-03-12 半導体用リードフレーム材およびリードフレームの製造法
US07/849,343 US5354422A (en) 1991-03-12 1992-03-11 Process for producing leadframe material for semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3046635A JPH04283953A (ja) 1991-03-12 1991-03-12 半導体用リードフレーム材およびリードフレームの製造法

Publications (1)

Publication Number Publication Date
JPH04283953A true JPH04283953A (ja) 1992-10-08

Family

ID=12752756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3046635A Pending JPH04283953A (ja) 1991-03-12 1991-03-12 半導体用リードフレーム材およびリードフレームの製造法

Country Status (2)

Country Link
US (1) US5354422A (ja)
JP (1) JPH04283953A (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0575006A (ja) * 1991-09-18 1993-03-26 Fujitsu Ltd リードフレーム及び樹脂封止型半導体装置
JP3693300B2 (ja) * 1993-09-03 2005-09-07 日本特殊陶業株式会社 半導体パッケージの外部接続端子及びその製造方法
US6361959B1 (en) 1994-07-07 2002-03-26 Tessera, Inc. Microelectronic unit forming methods and materials
US6828668B2 (en) * 1994-07-07 2004-12-07 Tessera, Inc. Flexible lead structures and methods of making same
US6117694A (en) * 1994-07-07 2000-09-12 Tessera, Inc. Flexible lead structures and methods of making same
US5629239A (en) * 1995-03-21 1997-05-13 Tessera, Inc. Manufacture of semiconductor connection components with frangible lead sections
US5733283A (en) * 1996-06-05 1998-03-31 Malis; Jerry L. Flat loop bipolar electrode tips for electrosurgical instrument
US5939775A (en) * 1996-11-05 1999-08-17 Gcb Technologies, Llc Leadframe structure and process for packaging intergrated circuits
US6274822B1 (en) 1998-03-27 2001-08-14 Tessera, Inc. Manufacture of semiconductor connection components with frangible lead sections
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
DE10321590B4 (de) * 2003-05-14 2006-07-27 Forschungszentrum Karlsruhe Gmbh Verfahren zur Mikrostrukturierung von Pd-haltigen Funktionsschichten
FR2857892B1 (fr) * 2003-07-25 2005-10-21 Onera (Off Nat Aerospatiale) Procede de brasage d'un alliage ti-al

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4711700A (en) * 1985-07-03 1987-12-08 United Technologies Corporation Method for densifying leadframe conductor spacing
US4888449A (en) * 1988-01-04 1989-12-19 Olin Corporation Semiconductor package
US5116458A (en) * 1990-01-19 1992-05-26 Amp Incorporated Electrical edge contact member and a method of manufacturing same

Also Published As

Publication number Publication date
US5354422A (en) 1994-10-11

Similar Documents

Publication Publication Date Title
US7185419B2 (en) Method of manufacturing a mask for evaporation
JPH04283953A (ja) 半導体用リードフレーム材およびリードフレームの製造法
JP2007537562A5 (ja)
JPH10237691A (ja) 多層メッキリードフレーム
JPH04306867A (ja) リードフレーム及びその製造方法
JP3502781B2 (ja) 半導体パッケージ用リードフレーム及びリードフレームメッキ方法
JPH04299851A (ja) 半導体装置用リードフレーム
JP4543943B2 (ja) 半導体装置用リードフレームの製造方法
JP2003253454A (ja) 電子部品のめっき方法、及び電子部品
JPH05102386A (ja) 高強度リードフレーム材およびその製造方法
JP2862106B2 (ja) リードフレームの製造方法
JP2508848B2 (ja) 銅配線セラミック基板の製造方法
JP2715579B2 (ja) 銅配線セラミック基板の製造方法
JP3065415B2 (ja) リードフレーム及びその製造方法
JPS63114083A (ja) コネクタ−用リ−ドフレ−ム
JP3085765B2 (ja) リードフレームの製造法
KR100294911B1 (ko) 반도체리드프레임
JPS62216257A (ja) リ−ドフレ−ムの製造方法
JPS5867053A (ja) リ−ドフレ−ム
JPH05315503A (ja) 半導体装置用リードフレーム
JPH0282546A (ja) フィルムキャリア基板
JPH04328853A (ja) リードフレーム材料およびリードフレーム
JP2622632B2 (ja) 半導体装置用リードフレームの製造方法
JP2715578B2 (ja) 銅配線セラミック基板の製造方法
JPH01187958A (ja) リードフレーム