JP3267049B2 - エアブリッジ配線を有するスパイラルインダクタの製造方法 - Google Patents

エアブリッジ配線を有するスパイラルインダクタの製造方法

Info

Publication number
JP3267049B2
JP3267049B2 JP11137694A JP11137694A JP3267049B2 JP 3267049 B2 JP3267049 B2 JP 3267049B2 JP 11137694 A JP11137694 A JP 11137694A JP 11137694 A JP11137694 A JP 11137694A JP 3267049 B2 JP3267049 B2 JP 3267049B2
Authority
JP
Japan
Prior art keywords
air bridge
bridge wiring
resist
forming
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11137694A
Other languages
English (en)
Other versions
JPH07321425A (ja
Inventor
修 中川原
真人 小林
幸夫 吉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP11137694A priority Critical patent/JP3267049B2/ja
Priority to DE69523092T priority patent/DE69523092T2/de
Priority to EP95104496A priority patent/EP0684647B1/en
Publication of JPH07321425A publication Critical patent/JPH07321425A/ja
Priority to US08/851,805 priority patent/US6060381A/en
Application granted granted Critical
Publication of JP3267049B2 publication Critical patent/JP3267049B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041Printed circuit coils
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381Crossover interconnections, e.g. bridge stepovers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4685Manufacturing of cross-over conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、平坦な構造のエアブリ
ッジ配線を有する電子部品およびその製造方法に関す
る。
【0002】
【従来の技術】従来のエアブリッジ配線を有する電子部
品は、図11に示すように、エアブリッジ配線本体14
bが、ポスト14a上部において、その製造方法に起因
する凹状の配線段差部14cを有していた。この従来構
造のエアブリッジ配線を有する電子部品の製造方法につ
いて、図7乃至図11を参照して説明する。図7に示す
ように、基板11にポスト土台電極12a、12bと、
これらのポスト土台電極12a、12bの間にブリッジ
される下層配線12cとを形成する。つぎに、ポスト土
台電極12a、12bの上に、開口13aが形成される
ように、そして下層配線12cが覆われるように、基板
11上に下層レジスト13を形成する。
【0003】図8に示すように、下層レジスト13およ
びポスト土台電極12a、12bの開口13aに、メッ
キ用給電膜15を形成する。
【0004】図9に示すように、ポスト土台電極12
a、12bおよび下層配線12c上のメッキ用給電膜上
に、所定のブリッジ配線本体の長さに相当する開口16
aが形成されるように、上層レジスト16を形成する。
【0005】図10に示すように、エアブリッジ配線の
ポスト14aと本体14bとなる金属を同時に形成す
る。そして、下層レジスト13、その上のメッキ用給電
膜15および上層レジスト16を除去して、図11に示
すようなエアブリッジ配線を有する電子部品が製造され
る。
【0006】
【発明が解決しようとする課題】しかしながら、図11
に示すような従来のエアブリッジ配線を有する電子部品
は、エアブリッジ配線のポスト14aと本体14bとな
る金属を同時に設けることによって製造されるので、ポ
スト14a上部のエアブリッジ配線本体14bに配線段
差部14cが形成され、この配線段差部14cは、配線
膜厚のばらつきを生じさせ、導体損およびQ劣化の原因
となっていた。
【0007】したがって、本発明は、エアブリッジ配線
の本体が平坦で、配線の損失がなく、Qが高く、そして
消費電力の低減が可能なエアブリッジ配線を有するスパ
イラルインダクタの製造方法を提供することを目的とす
る。
【0008】
【課題を解決するための手段】
【0009】1)以下の工程よりなることを特徴とする
エアブリッジ配線本体が平坦な構造であるエアブリッジ
配線を有するスパイラルインダクタの製造方法。 1.基板に、エアブリッジ配線のポスト土台電極および
ブリッジされる下層配線を形成する工程と、 2.前記ポスト土台電極上にポスト用開口を有する下層
レジストを、基板に形成する工程と、 3.前記ポスト土台電極上のポスト用開口に、金属を下
層レジストと同一平面になるように、設ける工程と、 4.前記金属および下層レジストの上に、メッキ用給電
膜を形成する工程と、 5.前記メッキ用給電膜の上に、エアブリッジ配線本体
の長さに相当する本体用開口を有する上層レジストを形
成する工程と、 6.前記本体用開口に、電解メッキによりエアブリッジ
配線本体の金属を形成する工程と、および 7.下層レジスト、メッキ用給電膜および上層レジスト
を除去する工程。
【0010】2)上記1)項記載のエアブリッジ配線を
有するスパイラルインダクタ品の製造方法において、メ
ッキ用給電膜が電子ビーム蒸着またはスパッタリングで
形成されることを特徴とするエアブリッジ配線を有する
スパイラルインダクタの製造方法。
【0011】3)以下の工程よりなるエアブリッジ配線
本体が平坦な構造であるエアブリッジ配線を有するスパ
イラルインダクタの製造方法。 1.基板に、エアブリッジ配線のポスト土台電極および
ブリッジされる下層配線を形成する工程と、 2.前記ポスト土台電極上にポスト用開口を有する下層
レジストを、基板に形成する工程と、 3.前記ポスト土台電極上のポスト用開口に、金属を下
層レジストと同一平面になるように、設ける工程と、 4.前記金属および下層レジストの上にエアブリッジ配
線本体の長さに相当する本体用開口を有する上層レジス
トを、下層レジスト上に形成する工程と、 5.前記本体用開口に、無電解メッキによりエアブリッ
ジ配線本体の金属を形成する工程と、および 6.下層レジストおよび上層レジストを除去する工程。
【0012】
【作用】本発明に係るエアブリッジ配線を有するスパイ
ラルインダクタの製造方法を用いた場合には、エアブリ
ッジ配線本体が平坦な構造に形成されるので、エアブリ
ッジ配線の損失がなくなり、Qが高くなって、そして消
費電力が低減する。
【0013】また、本発明に係るエアブリッジ配線を有
する電子部品の製造方法は、エアブリッジ配線のポスト
を周囲の下層レジスト表面の高さと同一に形成する選択
メッキと、これらの上にエアブリッジ配線本体の金属膜
を形成する選択メッキとの2段階選択メッキにより行う
ので、エアブリッジ配線の本体が平坦に形成されること
になる。
【0014】
【実施例】以下に、本発明製造方法の第1実施例につい
て図1乃至図5を参照して説明する。図1に示すよう
に、セラミック基板1に、エアブリッジ配線のポスト土
台電極2a、2bと、これらのポスト土台電極2a、2
bの間にエアブリッジされる下層配線2cとを、金属A
uで5μmの膜厚に形成する。つぎに、ポスト土台電極
2a、2b上に開口3aが形成されるように、かつ、下
層配線2cが覆われるように、基板1上に下層レジスト
3を形成する。
【0015】図2に示すように、ポスト土台電極2a、
2b上の開口3aに、電解メッキにより、下層レジスト
3と同一平面になるように、エアブリッジ配線のポスト
4aを金属Auで形成する。このときの電解メッキの条
件は、電流値3mA/cm2 メッキ液温度65℃、メッ
キ時間30分である。
【0016】図3に示すように、メッキ用給電膜5を、
下層レジスト3およびポスト4a上に、金属Auで50
nm、電子ビーム蒸着により形成する。その蒸着条件
は、自公転プラネタリ治具を用い、蒸着レート3nm/
secである。なお、基板加熱はレジストの耐熱性を考
慮して行わない。つぎに、フォトリソグラフィにより、
所定のブリッジ配線本体の長さに相当する本体開口6a
を有する上層レジスト6を、メッキ用給電膜5上に7μ
mの膜厚に形成する。
【0017】図4に示すように、電解メッキにより、エ
アブリッジ配線本体4bを、本体開口6aに、金属Au
により5μm形成する。この電解メッキ条件は、図2に
おいて、ポスト4aを形成する場合と同一である。そし
て、下層レジスト3、その上のメッキ用給電膜5および
上層レジスト6を除去することにより、図5に示すよう
なエアブリッジ配線が完成する。
【0018】この第1実施例に係る製造方法を用いて、
図6に示すように、約1.5ターンのスパイラルインダ
クタ7を形成した。GaAs基板1aの大きさは1.6
×3.2×0.6mm、配線幅100μm、膜厚5μ
m、ポスト高さ5μm、インダクタンス10nHであ
る。
【0019】なお、本実施例との比較のため、図6に示
すようなスパイラルインダクタを従来例製造方法を用い
て製造した。そして、本実施例製造品と従来例製造品と
のQ値を、周波数500MHzで測定した。その結果
は、表1に示される。なお、図6に示すスパイラルイン
ダクタ7は、下層配線2cとエアブリッジ配線本体4b
(上層配線)との交叉箇所は一か所であるが、エアブリ
ッジ配線本体4b(上層配線)は、複数個のポスト4a
により、基板1aから全体が浮いている。本実施例は、
従来例に比較して、ポスト上部に配線段差の凹みによる
配線膜厚のばらつきがないので、導体損が低減し、Qを
向上させることができる。
【0020】
【表1】
【0021】この表1より、本実施例製造品は、従来例
製造品に比べて、Q値が約36%高くなっていることが
理解できる。
【0022】つぎに、本発明製造方法の第2実施例につ
いて説明する。この第2実施例は、図2および図4記載
の工程におけるポスト4aとエアブリッジ配線本体4b
との膜形成を、第1実施例の電解メッキに代えて、無電
解銅メッキで行うものである。無電解銅メッキ液の条件
は表2記載の通りである。
【0023】
【表2】
【0024】なお、無電解銅メッキとする関係上、第1
実施例においてメッキ用給電膜を形成する第4工程は不
要となる。他の工程は第1実施例と同様である。
【0025】つぎに、本発明製造方法の第3実施例につ
いて説明する。この第3実施例は、図3記載の工程にお
けるメッキ用給電膜5の形成を、第1実施例の電子ビー
ム蒸着に代えて、スパッタリングで行うものである。ス
パッタリング条件は表3記載の通りである。他の工程は
第1実施例と同様である。
【0026】
【表3】
【0027】
【発明の効果】本発明に係るエアブリッジ配線を有する
スパイラルインダクタの製造方法を用いた場合には、エ
アブリッジ配線のポスト上に形成されたエアブリッジ配
線本体が平坦な構造よりなるので、エアブリッジ配線の
損失がなく、Qが高く、そして消費電力が低減する。
【0028】また、本発明に係るエアブリッジ配線を有
するスパイラルインダクタの製造方法は、エアブリッジ
配線のポストを周囲の下層レジスト表面の高さと同一に
形成する選択メッキと、これらの上にエアブリッジ配線
本体の金属膜を形成する選択メッキとの2段階選択メッ
キにより行うので、エアブリッジ配線の本体が平坦に形
成されることになる。
【図面の簡単な説明】
【図1】 本発明の一実施例の製造工程(図1乃至図
5)において、基板にポスト土台電極、ブリッジされる
下層配線および下層レジストを形成する工程図
【図2】 エアブリッジ配線のポストを形成する工程図
【図3】 メッキ用給電膜とその上に上層レジストを形
成する工程図
【図4】 エアブリッジ配線本体を形成する工程図
【図5】 下層レジス、その上のメッキ用給電膜および
上層レジストを除去する工程図
【図6】 本実施例製造方法によって製造されたスパイ
ラルインダクタの斜視図
【図7】 従来例製造工程(図7乃至図11)におい
て、基板にポスト土台電極、ブリッジされる下層配線お
よび下層レジストを形成する工程図
【図8】 メッキ用給電膜を形成する工程図
【図9】 上層レジストを形成する工程図
【図10】 エアブリッジ配線のポストと本体を同時形
成する工程図
【図11】 下層レジスト、その上のメッキ用給電膜お
よび上層レジストを除去する工程図
【符号の説明】
1 セラミック基板 2a、2b ポスト土台電極 2c ブリッジされる下層配線 3 下層レジスト 3a ポスト用開口 4a ポスト 4b エアブリッジ配線の本体 5 メッキ用給電膜 6 上層レジスト 6a 本体用開口 7 スパイラルインダクタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H05K 3/40 H05K 3/40 A (56)参考文献 特開 昭58−223396(JP,A) 特開 昭64−57788(JP,A) 特開 平4−369898(JP,A) (58)調査した分野(Int.Cl.7,DB名) H05K 1/02 H01F 17/00 H01F 41/04 H01L 21/60 H05K 1/11 H05K 3/40

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 以下の工程よりなることを特徴とするエ
    アブリッジ配線本体が平坦な構造であるエアブリッジ配
    線を有するスパイラルインダクタの製造方法。 1.基板に、エアブリッジ配線のポスト土台電極および
    ブリッジされる下層配線を形成する工程と、 2.前記ポスト土台電極上にポスト用開口を有する下層
    レジストを、基板に形成する工程と、 3.前記ポスト土台電極上のポスト用開口に、金属を下
    層レジストと同一平面になるように、設ける工程と、 4.前記金属および下層レジストの上に、メッキ用給電
    膜を形成する工程と、 5.前記メッキ用給電膜の上に、エアブリッジ配線本体
    の長さに相当する本体用開口を有する上層レジストを形
    成する工程と、 6.前記本体用開口に、電解メッキによりエアブリッジ
    配線本体の金属を形成する工程と、および 7.下層レジスト、メッキ用給電膜および上層レジスト
    を除去する工程。
  2. 【請求項2】 請求項1記載のエアブリッジ配線を有す
    る電子部品の製造方法において、メッキ用給電膜が電子
    ビーム蒸着またはスパッタリングで形成されることを特
    徴とするエアブリッジ配線を有するスパイラルインダク
    の製造方法。
  3. 【請求項3】 以下の工程よりなるエアブリッジ配線本
    体が平坦な構造であるエアブリッジ配線を有するスパイ
    ラルインダクタの製造方法。 1.基板に、エアブリッジ配線のポスト土台電極および
    ブリッジされる下層配線を形成する工程と、 2.前記ポスト土台電極上にポスト用開口を有する下層
    レジストを、基板に形成する工程と、 3.前記ポスト土台電極上のポスト用開口に、金属を下
    層レジストと同一平面になるように、設ける工程と、 4.前記金属および下層レジストの上にエアブリッジ配
    線本体の長さに相当する本体用開口を有する上層レジス
    トを、下層レジスト上に形成する工程と、 5.前記本体用開口に、無電解メッキによりエアブリッ
    ジ配線本体の金属を形成する工程と、および 6.下層レジストおよび上層レジストを除去する工程。
JP11137694A 1994-05-25 1994-05-25 エアブリッジ配線を有するスパイラルインダクタの製造方法 Expired - Fee Related JP3267049B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP11137694A JP3267049B2 (ja) 1994-05-25 1994-05-25 エアブリッジ配線を有するスパイラルインダクタの製造方法
DE69523092T DE69523092T2 (de) 1994-05-25 1995-03-27 Verfahren zur Herstellung elektronischer Teile mit einer Luftbrückenverbindung
EP95104496A EP0684647B1 (en) 1994-05-25 1995-03-27 Method of manufacturing electronic parts having airbridge interconnection
US08/851,805 US6060381A (en) 1994-05-25 1997-05-06 Method of manufacturing an electronic part having an air-bridge interconnection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11137694A JP3267049B2 (ja) 1994-05-25 1994-05-25 エアブリッジ配線を有するスパイラルインダクタの製造方法

Publications (2)

Publication Number Publication Date
JPH07321425A JPH07321425A (ja) 1995-12-08
JP3267049B2 true JP3267049B2 (ja) 2002-03-18

Family

ID=14559625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11137694A Expired - Fee Related JP3267049B2 (ja) 1994-05-25 1994-05-25 エアブリッジ配線を有するスパイラルインダクタの製造方法

Country Status (4)

Country Link
US (1) US6060381A (ja)
EP (1) EP0684647B1 (ja)
JP (1) JP3267049B2 (ja)
DE (1) DE69523092T2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6169320B1 (en) * 1998-01-22 2001-01-02 Raytheon Company Spiral-shaped inductor structure for monolithic microwave integrated circuits having air gaps in underlying pedestal
KR20000011585A (ko) * 1998-07-28 2000-02-25 윤덕용 반도체소자및그제조방법
US6204165B1 (en) * 1999-06-24 2001-03-20 International Business Machines Corporation Practical air dielectric interconnections by post-processing standard CMOS wafers
KR100411811B1 (ko) * 2001-04-02 2003-12-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
US6812056B2 (en) * 2003-03-05 2004-11-02 Jbcr Innovations, Inc. Technique for fabricating MEMS devices having diaphragms of “floating” regions of single crystal material
US7094621B2 (en) * 2003-03-05 2006-08-22 Jbcr Innovations, L.L.P. Fabrication of diaphragms and “floating” regions of single crystal semiconductor for MEMS devices
US6790745B1 (en) 2003-12-15 2004-09-14 Jbcr Innovations Fabrication of dielectrically isolated regions of silicon in a substrate
DE102007020288B4 (de) * 2007-04-30 2013-12-12 Epcos Ag Elektrisches Bauelement
US10218334B2 (en) 2015-03-18 2019-02-26 Taiyo Yuden Co., Ltd. Acoustic wave device
JP6444787B2 (ja) 2015-03-23 2018-12-26 太陽誘電株式会社 弾性波デバイスおよびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7608901A (nl) * 1976-08-11 1978-02-14 Philips Nv Werkwijze ter vervaardiging van een halfge- leiderinrichting en halfgeleiderinrichting vervaardigd door middel van een dergelijke werkwijze.
JPS6481343A (en) * 1987-09-24 1989-03-27 Nec Corp Manufacture of integrated circuit
JP2856778B2 (ja) * 1989-09-07 1999-02-10 株式会社東芝 半導体装置の配線構造
US5171713A (en) * 1990-01-10 1992-12-15 Micrunity Systems Eng Process for forming planarized, air-bridge interconnects on a semiconductor substrate
JPH042151A (ja) * 1990-04-18 1992-01-07 Sumitomo Electric Ind Ltd エアーブリッジ構造配線の作成方法
US5219713A (en) * 1990-12-17 1993-06-15 Rockwell International Corporation Multi-layer photoresist air bridge fabrication method
JPH04268750A (ja) * 1991-02-25 1992-09-24 Toshiba Corp 半導体集積回路
JPH04290212A (ja) * 1991-03-18 1992-10-14 Murata Mfg Co Ltd 半導体装置
US5408742A (en) * 1991-10-28 1995-04-25 Martin Marietta Corporation Process for making air bridges for integrated circuits
JPH0689940A (ja) * 1992-09-08 1994-03-29 Mitsubishi Electric Corp エアブリッジ配線構造

Also Published As

Publication number Publication date
DE69523092D1 (de) 2001-11-15
DE69523092T2 (de) 2002-05-29
EP0684647B1 (en) 2001-10-10
US6060381A (en) 2000-05-09
JPH07321425A (ja) 1995-12-08
EP0684647A1 (en) 1995-11-29

Similar Documents

Publication Publication Date Title
US3959874A (en) Method of forming an integrated circuit assembly
JP2005191408A (ja) コイル導電体とその製造方法およびこれを用いた電子部品
JP3267049B2 (ja) エアブリッジ配線を有するスパイラルインダクタの製造方法
JP2007103586A (ja) 配線回路基板の製造方法
US5215866A (en) Broadband printed spiral
JP2526586B2 (ja) 配線基板の製造方法
JPS60161606A (ja) プリントコイルの製造方法
JP2000331830A (ja) 平面型磁気素子一体型半導体デバイス
JPH05183017A (ja) Tab用テープキャリア
JPH0613435A (ja) キャリアテープ及びその製造方法
JPH1117315A (ja) 可撓性回路基板の製造法
JP2000286536A (ja) 可撓性回路基板の製造法
JP2002050715A (ja) 半導体パッケージの製造方法
JP3655902B2 (ja) バンプを備えたウエハーの製造方法
JP3174356B2 (ja) プリント基板の製造方法
JPH06217482A (ja) 回路パターン形成方法
JP2885974B2 (ja) フィルムキャリア用テープの製造方法およびフィルムキャリアの製造方法
JPH06296076A (ja) Smdモジュールの側面電極形成方法
JPH1117331A (ja) 可撓性回路基板の製造法
JPS61254039A (ja) 回路パタ−ン形成方法
JPH08111588A (ja) 薄膜多層基板及びその製造方法
JPS61254038A (ja) 回路パタ−ン形成方法
JP3226010B2 (ja) 半導体装置用フィルムキャリアの製造方法
JP3032643B2 (ja) 半導体装置の実装方法
JPH1040512A (ja) 薄膜磁気ヘッドの製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090111

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090111

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100111

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees