JPH04268750A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH04268750A JPH04268750A JP3004991A JP3004991A JPH04268750A JP H04268750 A JPH04268750 A JP H04268750A JP 3004991 A JP3004991 A JP 3004991A JP 3004991 A JP3004991 A JP 3004991A JP H04268750 A JPH04268750 A JP H04268750A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- integrated circuit
- semiconductor integrated
- gas
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 239000000463 material Substances 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 12
- 239000011810 insulating material Substances 0.000 claims abstract description 4
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000007789 sealing Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 description 25
- 239000002184 metal Substances 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 6
- 239000010409 thin film Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5221—Crossover interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4821—Bridge structure with air gap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】[発明の目的]
【0002】
【産業上の利用分野】本発明は高周波帯の半導体集積回
路に関し、特に集積回路配線間の電気容量を低減し、且
つチップ寸法を縮小し、更に樹脂封止製品を実現する半
導体集積回路に関する。
路に関し、特に集積回路配線間の電気容量を低減し、且
つチップ寸法を縮小し、更に樹脂封止製品を実現する半
導体集積回路に関する。
【0003】
【従来の技術】高周波帯の集積回路に関して、配線間容
量を低減化する為に、配線間を通常の絶縁膜ではなく気
体に因って形成する技術は、エアブリッジ配線技術とし
て既に知られている。
量を低減化する為に、配線間を通常の絶縁膜ではなく気
体に因って形成する技術は、エアブリッジ配線技術とし
て既に知られている。
【0004】この従来のエアブリッジ配線技術による半
導体集積回路の製造課程における半導体集積回路の断面
図を図3に示す。先ず1層目の配線上で、エアブリッジ
を形成する部分のみにレジストを配設し、更に2層目の
配線を作成した後に、レジストを剥離してエアブリッジ
を得ている。この場合、2層目の配線は、メッキ法等に
より厚く形成することが通常行われている。
導体集積回路の製造課程における半導体集積回路の断面
図を図3に示す。先ず1層目の配線上で、エアブリッジ
を形成する部分のみにレジストを配設し、更に2層目の
配線を作成した後に、レジストを剥離してエアブリッジ
を得ている。この場合、2層目の配線は、メッキ法等に
より厚く形成することが通常行われている。
【0005】しかしながら、この従来の技術の場合には
、気体の上部に配設された配線の機械的強度が弱く、ま
た一般に気体部分を維持するために通常の表面保護膜の
形成ができない等の問題があり、この為、素子の取り扱
いが困難であり、また樹脂封止製品が実現されていない
。
、気体の上部に配設された配線の機械的強度が弱く、ま
た一般に気体部分を維持するために通常の表面保護膜の
形成ができない等の問題があり、この為、素子の取り扱
いが困難であり、また樹脂封止製品が実現されていない
。
【0006】近年、1GHz以上の高周波帯の民生分野
への応用が活発となり、且つ集積回路の小型化の要求が
高まっており、この対応の一つとして、樹脂封止可能な
エアブリッジ製品の開発が求められている。
への応用が活発となり、且つ集積回路の小型化の要求が
高まっており、この対応の一つとして、樹脂封止可能な
エアブリッジ製品の開発が求められている。
【0007】
【発明が解決しようとする課題】以上の様に、従来のエ
アブリッジ配線技術による半導体集積回路では、配線の
機械的強度が弱く、また一般に気体部分を維持するため
に通常の表面保護膜の形成ができない等の問題があり、
素子の取り扱いが困難で、また樹脂封止製品が実現され
ていないという欠点があった。
アブリッジ配線技術による半導体集積回路では、配線の
機械的強度が弱く、また一般に気体部分を維持するため
に通常の表面保護膜の形成ができない等の問題があり、
素子の取り扱いが困難で、また樹脂封止製品が実現され
ていないという欠点があった。
【0008】本発明は、上記問題点を解決するもので、
その目的は、充分な信頼性を持つ樹脂封止製品を実現す
るエアブリッジ配線技術による半導体集積回路を提供す
ることである。
その目的は、充分な信頼性を持つ樹脂封止製品を実現す
るエアブリッジ配線技術による半導体集積回路を提供す
ることである。
【0009】
【課題を解決するための手段】前記課題を解決するため
に、本発明の第1の特徴は、図1および図2に示す如く
、半導体ウエハ1の主たる表面上に複数の半導体素子を
載置し、これら素子間を1層以上の配線材料を用いて結
合する際に、互いに重なる2層以上の配線間で配線間の
領域の一部を気体によって充填する半導体集積回路にお
いて、前記配線間の気体部分が配線材料及び絶縁材料に
よって完全に密封されていることである。
に、本発明の第1の特徴は、図1および図2に示す如く
、半導体ウエハ1の主たる表面上に複数の半導体素子を
載置し、これら素子間を1層以上の配線材料を用いて結
合する際に、互いに重なる2層以上の配線間で配線間の
領域の一部を気体によって充填する半導体集積回路にお
いて、前記配線間の気体部分が配線材料及び絶縁材料に
よって完全に密封されていることである。
【0010】また、本発明の第2の特徴は、請求項1に
記載の半導体集積回路の製造方法において、図1および
図2に示す如く、前記気体部分の半導体ウエハに近い部
分を第1の配線2、遠い部分を第2の配線4とするとき
、第1の配線2を形成する工程と、前記気体部分にほぼ
該当する領域に感光材料を敷設する工程と、前記感光材
料上を含む半導体ウエハ1上の所望の領域部分に第2の
配線4を形成する工程と、半導体ウエハ1上の所望の領
域に第1の絶縁膜7を形成する工程と、密閉される気体
部分に所望の圧力下で第2の絶縁膜8を形成して気体部
分を少なくとも前記第1の配線材料、第2の配線材料、
第1の絶縁膜、第2の絶縁膜により密閉する工程とを少
なくとも有することである。
記載の半導体集積回路の製造方法において、図1および
図2に示す如く、前記気体部分の半導体ウエハに近い部
分を第1の配線2、遠い部分を第2の配線4とするとき
、第1の配線2を形成する工程と、前記気体部分にほぼ
該当する領域に感光材料を敷設する工程と、前記感光材
料上を含む半導体ウエハ1上の所望の領域部分に第2の
配線4を形成する工程と、半導体ウエハ1上の所望の領
域に第1の絶縁膜7を形成する工程と、密閉される気体
部分に所望の圧力下で第2の絶縁膜8を形成して気体部
分を少なくとも前記第1の配線材料、第2の配線材料、
第1の絶縁膜、第2の絶縁膜により密閉する工程とを少
なくとも有することである。
【0011】
【作用】本発明の半導体集積回路では、半導体集積回路
上に形成されるエアブリッジ配線において、エアブリッ
ジ部分の上に形成方法を変えて薄い表面保護膜となしう
る絶縁膜を形成し、その後更に、一定気圧以上の雰囲気
下で保護膜を形成することにより、エアブリッジを絶縁
膜と配線材料で密封する。
上に形成されるエアブリッジ配線において、エアブリッ
ジ部分の上に形成方法を変えて薄い表面保護膜となしう
る絶縁膜を形成し、その後更に、一定気圧以上の雰囲気
下で保護膜を形成することにより、エアブリッジを絶縁
膜と配線材料で密封する。
【0012】
【実施例】以下、本発明に係る実施例を図面に基づいて
説明する。
説明する。
【0013】図1および図2に本発明の実施例を示す。
同図は本発明の実施例に係る半導体集積回路の製造方法
を説明する断面図を示したものである。
を説明する断面図を示したものである。
【0014】本発明による半導体集積回路の製造方法を
図1(a)〜(e)および図2(a)〜(e)に基づい
て順序だてて説明する。
図1(a)〜(e)および図2(a)〜(e)に基づい
て順序だてて説明する。
【0015】先ず図1(a)において、半導体ウエハ1
の表面上で複数の半導体素子間を結合する第1の配線2
を形成する。次に図1(b)において、第1の配線2と
第2の配線4の接触部分のみに開口を持つ第1のレジス
ト膜3を形成する。図1(c)において、この第1のレ
ジスト膜3上に第2の配線の下部となる金属薄膜4(例
えばTi)を形成する。図1(d)では、第2の配線4
の必要な部分のみに開口部を持つ第2のレジスト膜5を
形成する。図1(e)では、第2の配線の下部金属薄膜
4よりは厚く、第2のレジスト膜5よりは充分薄い、第
2の配線の上部となる金属薄膜6(例えばAl)を形成
する。この際、第2のレジスト膜5上に形成された部分
と、第2の配線金属下部上に形成された部分との間が不
連続に形成される必要がある。図2(a)では、第2の
レジスト膜5を除去することにより、その上の第2の配
線金属上部6を除去する。図2(b)では、第2の配線
金属上部6をマスクとして、図2(a)により露出した
第2の配線金属下部4をエッチング除去する。図2(c
)では、第1のレジスト膜3をエッチング除去し、所謂
エアブリッジを形成する。図2(d)では、半導体ウエ
ハ1全面に真空蒸着法により絶縁膜下部7(SiO2)
を完全にはエアブリッジを塞がぬ部分まで形成する。図
2(e)では、常圧CVD法により、所望の雰囲気圧力
に設定した上で、エアブリッジ部分を密閉する形で、絶
縁膜上部8(SiO2)を形成する。これにより、絶縁
膜で封止されたエアブリッジが実現する。
の表面上で複数の半導体素子間を結合する第1の配線2
を形成する。次に図1(b)において、第1の配線2と
第2の配線4の接触部分のみに開口を持つ第1のレジス
ト膜3を形成する。図1(c)において、この第1のレ
ジスト膜3上に第2の配線の下部となる金属薄膜4(例
えばTi)を形成する。図1(d)では、第2の配線4
の必要な部分のみに開口部を持つ第2のレジスト膜5を
形成する。図1(e)では、第2の配線の下部金属薄膜
4よりは厚く、第2のレジスト膜5よりは充分薄い、第
2の配線の上部となる金属薄膜6(例えばAl)を形成
する。この際、第2のレジスト膜5上に形成された部分
と、第2の配線金属下部上に形成された部分との間が不
連続に形成される必要がある。図2(a)では、第2の
レジスト膜5を除去することにより、その上の第2の配
線金属上部6を除去する。図2(b)では、第2の配線
金属上部6をマスクとして、図2(a)により露出した
第2の配線金属下部4をエッチング除去する。図2(c
)では、第1のレジスト膜3をエッチング除去し、所謂
エアブリッジを形成する。図2(d)では、半導体ウエ
ハ1全面に真空蒸着法により絶縁膜下部7(SiO2)
を完全にはエアブリッジを塞がぬ部分まで形成する。図
2(e)では、常圧CVD法により、所望の雰囲気圧力
に設定した上で、エアブリッジ部分を密閉する形で、絶
縁膜上部8(SiO2)を形成する。これにより、絶縁
膜で封止されたエアブリッジが実現する。
【0016】
【発明の効果】以上の様に本発明によれば、半導体集積
回路上に形成されるエアブリッジ配線において、エアブ
リッジ部分を所望の圧力に保った状態で、表面に絶縁体
保護膜を形成することとしたので、従来行われていなか
ったエアブリッジの絶縁膜による封止が可能となり、半
導体ペレット表面の保護が可能となり、またエアブリッ
ジを用いた素子の樹脂封止製品への適用が可能となった
。従って、本発明によれば、充分な信頼性を持つ樹脂封
止製品を実現するエアブリッジ配線技術による半導体集
積回路を提供することができる。
回路上に形成されるエアブリッジ配線において、エアブ
リッジ部分を所望の圧力に保った状態で、表面に絶縁体
保護膜を形成することとしたので、従来行われていなか
ったエアブリッジの絶縁膜による封止が可能となり、半
導体ペレット表面の保護が可能となり、またエアブリッ
ジを用いた素子の樹脂封止製品への適用が可能となった
。従って、本発明によれば、充分な信頼性を持つ樹脂封
止製品を実現するエアブリッジ配線技術による半導体集
積回路を提供することができる。
【図1】本発明による半導体集積回路の製造方法を説明
する断面図である。
する断面図である。
【図2】本発明による半導体集積回路の製造方法を説明
する断面図である。
する断面図である。
【図3】従来のエアブリッジ配線技術による半導体集積
回路の製造方法を説明する断面図である。
回路の製造方法を説明する断面図である。
1 半導体ウエハ
2 第1の配線金属
3 第1のレジスト薄膜
4 第2の配線金属下部
5 第2のレジスト薄膜
6 第2の配線金属上部
7 絶縁膜下部
8 絶縁膜上部
Claims (2)
- 【請求項1】 半導体ウエハの主たる表面上に複数の
半導体素子を載置し、これら素子間を1層以上の配線材
料を用いて結合する際に、互いに重なる2層以上の配線
間で配線間の領域の一部を気体によって充填する半導体
集積回路において、前記配線間の気体部分が配線材料及
び絶縁材料によって完全に密封されていることを特徴と
する半導体集積回路。 - 【請求項2】 半導体ウエハの主たる表面上に複数の
半導体素子を載置し、これら素子間を1層以上の配線材
料を用いて結合する際に、互いに重なる2層以上の配線
間で配線間の領域の一部を気体によって充填し、前記配
線間の気体部分が配線材料及び絶縁材料によって完全に
密封されている半導体集積回路において、前記気体部分
の半導体ウエハに近い部分を第1の配線、遠い部分を第
2の配線とするとき、第1の配線を形成する工程と、前
記気体部分にほぼ該当する領域に感光材料を敷設する工
程と、前記感光材料上を含む半導体ウエハ上の所望の領
域部分に第2の配線を形成する工程と、半導体ウエハ上
の所望の領域に第1の絶縁膜を形成する工程と、密閉さ
れる気体部分に所望の圧力下で第2の絶縁膜を形成して
気体部分を少なくとも前記第1の配線材料、第2の配線
材料、第1の絶縁膜、第2の絶縁膜により密閉する工程
とを少なくとも有することを特徴とする半導体集積回路
の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3004991A JPH04268750A (ja) | 1991-02-25 | 1991-02-25 | 半導体集積回路 |
EP92103153A EP0501407A1 (en) | 1991-02-25 | 1992-02-25 | Semiconductor integrated circuit having wirings |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3004991A JPH04268750A (ja) | 1991-02-25 | 1991-02-25 | 半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04268750A true JPH04268750A (ja) | 1992-09-24 |
Family
ID=12292970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3004991A Pending JPH04268750A (ja) | 1991-02-25 | 1991-02-25 | 半導体集積回路 |
Country Status (2)
Country | Link |
---|---|
EP (1) | EP0501407A1 (ja) |
JP (1) | JPH04268750A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980056154A (ko) * | 1996-12-28 | 1998-09-25 | 김영환 | 화합물 반도체 제조 방법 |
JP2008243907A (ja) * | 2007-03-26 | 2008-10-09 | Jsr Corp | 導電層間の空洞形成用組成物、導電層間の空洞形成用犠牲膜および導電層間の空洞形成方法 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3093487B2 (ja) * | 1992-10-28 | 2000-10-03 | 松下電子工業株式会社 | 半導体装置およびその製造方法 |
JP3267049B2 (ja) * | 1994-05-25 | 2002-03-18 | 株式会社村田製作所 | エアブリッジ配線を有するスパイラルインダクタの製造方法 |
US5461003A (en) * | 1994-05-27 | 1995-10-24 | Texas Instruments Incorporated | Multilevel interconnect structure with air gaps formed between metal leads |
DE4441898C1 (de) * | 1994-11-24 | 1996-04-04 | Siemens Ag | Verfahren zur Herstellung eines Halbleiterbauelementes |
TW308719B (ja) * | 1995-10-23 | 1997-06-21 | Dow Corning | |
US6294455B1 (en) * | 1997-08-20 | 2001-09-25 | Micron Technology, Inc. | Conductive lines, coaxial lines, integrated circuitry, and methods of forming conductive lines, coaxial lines, and integrated circuitry |
US6798064B1 (en) * | 2000-07-12 | 2004-09-28 | Motorola, Inc. | Electronic component and method of manufacture |
JP5072417B2 (ja) * | 2007-04-23 | 2012-11-14 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP5369544B2 (ja) * | 2008-08-29 | 2013-12-18 | 富士通株式会社 | 半導体装置およびその製造方法 |
CN106024702A (zh) * | 2016-06-21 | 2016-10-12 | 中山德华芯片技术有限公司 | 一种具有倒梯形桥墩的空气桥制作方法 |
CN110429060A (zh) * | 2019-07-30 | 2019-11-08 | 厦门市三安集成电路有限公司 | 一种制作空气桥的方法及其结构和应用 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4834686A (ja) * | 1971-09-09 | 1973-05-21 | ||
JPS6481343A (en) * | 1987-09-24 | 1989-03-27 | Nec Corp | Manufacture of integrated circuit |
EP0343269B1 (en) * | 1988-05-26 | 1993-05-12 | Fairchild Semiconductor Corporation | High performance interconnect system for an integrated circuit |
-
1991
- 1991-02-25 JP JP3004991A patent/JPH04268750A/ja active Pending
-
1992
- 1992-02-25 EP EP92103153A patent/EP0501407A1/en not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980056154A (ko) * | 1996-12-28 | 1998-09-25 | 김영환 | 화합물 반도체 제조 방법 |
JP2008243907A (ja) * | 2007-03-26 | 2008-10-09 | Jsr Corp | 導電層間の空洞形成用組成物、導電層間の空洞形成用犠牲膜および導電層間の空洞形成方法 |
Also Published As
Publication number | Publication date |
---|---|
EP0501407A1 (en) | 1992-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100257429B1 (ko) | 집적 회로 장치 및 그의 패시베이션 방법 | |
US20020005568A1 (en) | Semiconductor device and method for manufacturing | |
JP4564166B2 (ja) | ウエハ・パッシベーション層の形成方法 | |
JPH04268750A (ja) | 半導体集積回路 | |
KR20030046940A (ko) | 표면 탄성파 필터 패키지 제조방법 | |
EP0652590B1 (en) | Method of fabricating a semiconductor device with a bump electrode | |
US5436198A (en) | Method of manufacturing semiconductor device having straight wall bump | |
KR980006244A (ko) | 반도체 장치 및 그 제조방법 | |
US3206827A (en) | Method of producing a semiconductor device | |
KR100444012B1 (ko) | 반도체칩의가드링(guard-ring) | |
KR19990049309A (ko) | 반도체 소자 및 그 제조 방법 | |
CN109802031B (zh) | 一种声表面波器件的封装方法及结构 | |
JPH0428231A (ja) | 半導体装置の製造方法 | |
KR20030050790A (ko) | 반도체 패드 영역 및 퓨즈 영역 형성방법 | |
JPH02297953A (ja) | 半導体装置 | |
JPS60145628A (ja) | 半導体装置 | |
JPH07169877A (ja) | 金属多層集積装置及びその製造方法 | |
KR100618685B1 (ko) | 반도체소자의 패드영역 형성방법 | |
US5982025A (en) | Wire fixation structure | |
JPH0456228A (ja) | 半導体装置 | |
JPH0629347A (ja) | Tabパッケージ及びその製造方法 | |
JPH0462855A (ja) | 半導体装置およびその製造方法 | |
JPS62194629A (ja) | 半導体装置およびその製造方法 | |
JPS59148348A (ja) | 半導体装置およびその製造方法 | |
JPS56130951A (en) | Manufacture of semiconductor device |