KR980006244A - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR980006244A
KR980006244A KR1019970024004A KR19970024004A KR980006244A KR 980006244 A KR980006244 A KR 980006244A KR 1019970024004 A KR1019970024004 A KR 1019970024004A KR 19970024004 A KR19970024004 A KR 19970024004A KR 980006244 A KR980006244 A KR 980006244A
Authority
KR
South Korea
Prior art keywords
layer
insulator layer
semiconductor
protection circuit
surge protection
Prior art date
Application number
KR1019970024004A
Other languages
English (en)
Other versions
KR100253871B1 (ko
Inventor
요시노리 다케우치
고이치 엔도
Original Assignee
니시무로 타이조
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이조, 가부시키가이샤 도시바 filed Critical 니시무로 타이조
Publication of KR980006244A publication Critical patent/KR980006244A/ko
Application granted granted Critical
Publication of KR100253871B1 publication Critical patent/KR100253871B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

(과제) SOI 웨이퍼를 이용하여 집적회로를 형성한 반도체장치에 있어서, 칩면적을 증대시키지 않고 내부소자의 서지파괴를 방지할 수 있는 반도체장치를 제공한다.
(해결수단) 제1반도체층과, 이 제1반도체층상에 형성된 절연체층, 상기 제1반도체층상에 상기 절연체층을 매개해서 형성된 제2반도체층으로 이루어진 반도체기판의 상기 제2반도체층측에, 내부회로를 구성하는 내부소자와, 이 내부회로의 입/출력단자에 직결되어 상기 내부회로를 서지로부터 보호하는 서지보호회로소자를 소자간 분리를 행하여 형성한 반도체장치에 있어서, 상기 절연체층의 막두께를 부분적으로 얇게 형성하고, 이 절연체층의 얇게 형성된 부분인 박막절연체층상에 상기 서지보호회로소자를 형성한다.

Description

반도체 장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

Claims (5)

  1. 제1반도체층과, 이 제1반도체층상에 형성된 절연체층, 상기 제1반도체층상에 상기 절연체층을 매개해서 형성된 제2반도체층으로 이루어진 반도체기판의 상기 제2반도체층측에, 내부회로를 구성하는 내부소자와, 이 내부회로의 입/출력단자에 직결되어 상기 내부회로를 서지로부터 보호하는 서지보호회로소자를 소자간 분리를 행하여 형성한 반도체장치에 있어서, 상기 절연체층의 막두께를 부분적으로 얇게 형성하고, 이 절연체층의 얇게 형성된 부분인 박막절연체층상에 상기 서지보호회로소자를 형성한 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 상기 절연체층의 상기 제2반도체층측의 면이 동일평면으로 형성되고, 그 절연체층의 상기 제1반도체층측의 면은 상기 박막절연체층으로 되는 凹형 단상부분(段牀部分)이 형성되어 이루어진 것을 특징으로 하는 반도체장치.
  3. 반도체활성층의 주면측에 LOCOS법에 의해 부분적으로 막두께를 얇게 한 절연체층을 형성하고, 그 절연체층의 표면을 평탄화하는 제1공정과, 평탄화된 상기 절연체층의 표면상에 지지용 반도체층을 형성하는 제2공정, 상기 절연체층의 얇은 부분인 박막절연체층상에 형성된 반도체 활성층에 내부회로를 서지로부터 보호하기 위한 서지보호회로소자를 형성하는 제3공정 및, 상기 내부회로의 입/출력단자에 상기 서지보호회로소자를 직결함과 더불어 서지보호회로를 구성하기 위한 소정의 배선처리를 실시하는 제4공정을 갖춘 것을 특징으로 하는 반도체장치의 제조방법.
  4. 반도체활성층의 소정영역을 마스크재로 선택적으로 피복하고, 이 반도체활성층의 표면을 에칭하여 凸형 단상부분을 갖는 반도체활성층을 형성하는 제1공정과, 상기 凸형 단상부분을 갖는 반도체활성층의 표면에 이 凸형 단상부분의 단차이상의 두께의 절연체층을 형성하는 제2공정, 상기 절연체층의 표면을 평탄화하여 이 절연체층을 부분적으로 얇게 하고, 그 절연체층의 표면상에 지지용 반도체층을 형성하는 제3공정, 상기 절연체층의 얇은 부분적인 박막절연체층상에 형성된 반도체활성층에 내부회로를 서지로부터 보호하기 위한 서지보호회로 소자를 형성하는 제4공정 및, 상기 내부회로의 입/출력단자에 상기 서지보호회로소자를 직결함과 더불어 서지보호회로를 구성하기 위한 소정의 배선처리를 실시하는 제5공정을 갖춘 것을 특징으로 하는 반도체장치의 제조방법.
  5. 지지용 반도체층의 소정역영을 마스크재로 선택적으로 피복하고, 이 지지용 반도체층의 표면을 에칭하여 凸형 단상부분을 갖는 지지용 반도체층을 형성하는 제1공정과, 상기 凸형 단상부분을 갖는 지지용 반도체층의 표면에 이 凸형 단상부분의 단차이상의 두께의 절연체층을 형성하는 제2공정, 상기 절연체층의 표면을 평탄화하여 이 절연체층을 부분적으로 얇게 하고, 그 절연체층의 표면상에 반도활성체층을 형성하는 제3공정, 상기 절연체층의 얇은 부분적인 박막절연체층상에 형성된 반도체활성층에 내부회로를 서지로부터 보호하기 위한 서지보호회로 소자를 형성하는 제4공정 및, 상기 내부회로의 입/출력단자에 상기 서지보호회로소자를 직결함과 더불어 서지보호회로를 구성하기 위한 소정의 배선처리를 실시하는 제5공정을 갖춘 것을 특징으로 하는 반도체장치의 제조방법.
KR1019970024004A 1996-06-12 1997-06-11 반도체 장치 및 그 제조방법 KR100253871B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8151044A JPH09331072A (ja) 1996-06-12 1996-06-12 半導体装置及びその製造方法
JP08-151044 1996-06-12

Publications (2)

Publication Number Publication Date
KR980006244A true KR980006244A (ko) 1998-03-30
KR100253871B1 KR100253871B1 (ko) 2000-04-15

Family

ID=15510080

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970024004A KR100253871B1 (ko) 1996-06-12 1997-06-11 반도체 장치 및 그 제조방법

Country Status (4)

Country Link
US (1) US5825067A (ko)
EP (1) EP0813248A3 (ko)
JP (1) JPH09331072A (ko)
KR (1) KR100253871B1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2785087B1 (fr) * 1998-10-23 2003-01-03 St Microelectronics Sa Procede de formation dans une plaquette de silicium d'un caisson isole
IT1311309B1 (it) * 1999-12-10 2002-03-12 St Microelectronics Srl Resistore verticale integrato ad alta tensione e relativo processo difabbricazione.
US6384452B1 (en) 2000-07-17 2002-05-07 Agere Systems Guardian Corp Electrostatic discharge protection device with monolithically formed resistor-capacitor portion
US6455902B1 (en) 2000-12-06 2002-09-24 International Business Machines Corporation BiCMOS ESD circuit with subcollector/trench-isolated body mosfet for mixed signal analog/digital RF applications
JP2002208644A (ja) * 2001-01-11 2002-07-26 Mitsubishi Electric Corp 半導体装置
US6833590B2 (en) * 2001-01-11 2004-12-21 Renesas Technology Corp. Semiconductor device
JP2002313947A (ja) * 2001-04-12 2002-10-25 Fuji Electric Co Ltd 半導体装置
US6759282B2 (en) * 2001-06-12 2004-07-06 International Business Machines Corporation Method and structure for buried circuits and devices
JP2003060046A (ja) * 2001-08-09 2003-02-28 Murata Mfg Co Ltd 半導体集積回路およびそれを用いた電子装置
US7384854B2 (en) * 2002-03-08 2008-06-10 International Business Machines Corporation Method of forming low capacitance ESD robust diodes
JP3962729B2 (ja) 2004-06-03 2007-08-22 株式会社東芝 半導体装置
US8188543B2 (en) * 2006-11-03 2012-05-29 Freescale Semiconductor, Inc. Electronic device including a conductive structure extending through a buried insulating layer
US7820519B2 (en) * 2006-11-03 2010-10-26 Freescale Semiconductor, Inc. Process of forming an electronic device including a conductive structure extending through a buried insulating layer
JP4329829B2 (ja) * 2007-02-27 2009-09-09 株式会社デンソー 半導体装置
US8124468B2 (en) * 2009-06-30 2012-02-28 Semiconductor Components Industries, Llc Process of forming an electronic device including a well region
US10529866B2 (en) * 2012-05-30 2020-01-07 X-Fab Semiconductor Foundries Gmbh Semiconductor device
US9698214B1 (en) * 2016-03-31 2017-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Capacitor structure of integrated circuit chip and method of fabricating the same
US10411006B2 (en) * 2016-05-09 2019-09-10 Infineon Technologies Ag Poly silicon based interface protection

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59181044A (ja) * 1983-03-31 1984-10-15 Toshiba Corp 入力保護回路
JPH01179342A (ja) * 1988-01-05 1989-07-17 Toshiba Corp 複合半導体結晶体
JP2788269B2 (ja) * 1988-02-08 1998-08-20 株式会社東芝 半導体装置およびその製造方法
US5459346A (en) * 1988-06-28 1995-10-17 Ricoh Co., Ltd. Semiconductor substrate with electrical contact in groove
US5359211A (en) * 1991-07-18 1994-10-25 Harris Corporation High voltage protection using SCRs
JPH05190874A (ja) * 1992-01-16 1993-07-30 Fuji Electric Co Ltd 半導体集積回路装置とその製造方法
JP2605597B2 (ja) * 1993-09-09 1997-04-30 日本電気株式会社 半導体装置の製造方法
JP3195474B2 (ja) * 1993-09-20 2001-08-06 富士通株式会社 半導体装置
JP3006387B2 (ja) * 1993-12-15 2000-02-07 日本電気株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPH09331072A (ja) 1997-12-22
EP0813248A2 (en) 1997-12-17
US5825067A (en) 1998-10-20
KR100253871B1 (ko) 2000-04-15
EP0813248A3 (en) 2000-03-01

Similar Documents

Publication Publication Date Title
KR980006244A (ko) 반도체 장치 및 그 제조방법
US5491358A (en) Semiconductor device having an isolating portion between two circuit regions
US4916520A (en) Semiconductor device with airbridge interconnection
US5426072A (en) Process of manufacturing a three dimensional integrated circuit from stacked SOI wafers using a temporary silicon substrate
US5366589A (en) Bonding pad with circular exposed area and method thereof
US6767764B2 (en) Microelectromechanical system device packaging method
KR960012334A (ko) 반도체 칩 커프 소거 방법 및 그에 따른 반도체 칩과 이로부터 형성된 전자 모듈
KR920005249A (ko) 집적된 실리콘 및 비-실리콘 반도체 장치의 제조방법
US5811330A (en) Method of fabricating an overvoltage protection device in integrated circuits
JPH04268750A (ja) 半導体集積回路
KR970072381A (ko) 이에스디(esd) 보호회로의 구조 및 제조방법
KR850005166A (ko) 반도체 장치와 이의 제조방법
KR970017918A (ko) 고주파 회로 장치 및 그의 제조 방법
US3967309A (en) Semiconductor device with a semiconductor substrate having dielectrically isolated functional regions
JPH0553303B2 (ko)
JP2000223499A (ja) 静電保護装置
JPS61230333A (ja) 集積回路
ATE375006T1 (de) Gesicherte integrierte halbleiterschaltungsanordnung und herstellungsverfahren
JP3351100B2 (ja) 半導体装置の製造方法
JPH0669422A (ja) 半導体集積回路
JPH08274265A (ja) 半導体装置
JP2542206Y2 (ja) 半導体素子
JPS62166557A (ja) 半導体静電破壊保護装置
JPH0563167A (ja) 半導体装置
JPS63258056A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021231

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee