KR970017918A - 고주파 회로 장치 및 그의 제조 방법 - Google Patents

고주파 회로 장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR970017918A
KR970017918A KR1019960015806A KR19960015806A KR970017918A KR 970017918 A KR970017918 A KR 970017918A KR 1019960015806 A KR1019960015806 A KR 1019960015806A KR 19960015806 A KR19960015806 A KR 19960015806A KR 970017918 A KR970017918 A KR 970017918A
Authority
KR
South Korea
Prior art keywords
layer
silicon
forming
silicon substrate
main surface
Prior art date
Application number
KR1019960015806A
Other languages
English (en)
Other versions
KR100248631B1 (ko
Inventor
마사오 야마와키
타쯔히코 이케다
노리하루 수에마쯔
요시히로 카시바
Original Assignee
기다오까 다까시
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기다오까 다까시, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 기다오까 다까시
Publication of KR970017918A publication Critical patent/KR970017918A/ko
Application granted granted Critical
Publication of KR100248631B1 publication Critical patent/KR100248631B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

100Ω㎝ 이상의 비저항을 가지는 고 비저항 실리콘 기판1의 주표면 상에 에퍼택셜층 2을 형성한다.
이 에피택셜층 2내에는 능동 소자 등의 회로 소자가 형성된다.
에피택셜층 2의 표면을 덮도록 산화막 3이 형성된다.
산화막 3의 표면상에 금속 배선층 4이 형성된다.
이 금속 배선층 4를 덮도록 산화막 5가 형성된다.
그것에 의해 고주파 신호의 전송 손실을 저감하고 또한 저가격화가 가능한 고주파 회로 장치가 얻게 된다.

Description

고주파 회로 장치 및 그의 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시의 형태 1에서 고주파 회로 장치를 표시하는 단면도.

Claims (22)

  1. 주표면을 가지고 100Ω㎝ 이상의 비저항을 가지는 실리콘 기판(1)과, 상기 실리콘 기판(1)의 주표면을 덮도록 형성된 절연층(3)과, 상기 절연층(3) 상에 형성된 금속 배선층(4)을 구비한 고주파 회로 장치.
  2. 제1항에 있어서, 상기 실리콘 기판(1)의 비저항은 500Ω㎝ 이상인 고주파 회로 장치.
  3. 제1항에 있어서, 상기 실리콘 기판(1)의 주표면 상에는 회로 소자를 형성하기 위한 에피택셜층(2)이 형성되는 고주파 회로 장치.
  4. 제3항에 있어서, 상기 에피택셜층(2)과 상기 실리콘 기판(1)의 사이에는 버퍼 실리콘층(7)이 형성되는 고주파 회로 장치.
  5. 제1항에 있어서, 상기 실리콘 기판(1)의 두께는 50~200㎛인 고주파 회로 장치.
  6. 제1항에 있어서, 상기 실리콘 기판(1)의 주표면 상에는 매립 절연층(10)을 개재하고 실리콘층(11)이 형성되, 상기 실리콘층(11)을 덮도록 상기 절연층(3)이 형성되는 고주파 회로 장치.
  7. 제6항에 있어서, 상기 매립 절연층(10)의 두께는, 약 5∼30㎛인 고주파 회로 장치.
  8. 제6항에 있어서, 상기 실리콘층(11)의 두께는 약 2∼10㎛인 고주파 회로 장치.
  9. 주표면을 가지는 실리콘 기판(11b)과, 상기 실리콘 기판(11b)외 주표면 상에 실드 금속층(12)을 개재하여 형성된 실리콘층(11)과, 상기 실리콘층(11)을 덮도록 형성된 절연층(3)과, 상기 절연층(3)상에 형성된 금속 배선층(4)을 구비한 고주파 회로 장치.
  10. 제9항에 있어서, 상기 실리콘층(11)의 두께는 상기 실리콘 기판(11b)의 두께보다도 얇은 고주파 회로 장치.
  11. 제9항에 있어서, 상기 실리 금속층(12)과 상기 실리콘 기판(11b)의 주 표면의 사이에는 제1의 버퍼 금속층(13b)이 형성되어, 상기 실드 금속층(12)과 상기 실리콘층(11)의 사이에는 제2의 버퍼 금속층(13)이 형성되는 고주파 회로 장치.
  12. 제11항에 있어서, 상기 제1의 버퍼 금속층(13b)과 상기 실리콘 기판(11b)의 주표면의 사이에는 제1의 매립 절연층(14b)이 형성되어, 상기 제2의 버퍼 금속층(13b)과 상기 실리콘층(11)의 사이에는 제2의 매립 절연층(14a)이 형성되는 고주파 회로 장치.
  13. 제12항에 있어서, 상기의 제2의 매립 절연층(11a)의 두께는 상기 실리콘층(11)의 두께 이상인 고주파 회로 장치.
  14. 제9항에 있어서, 상기 실드 금속층(12)은 고융점 금속에서 되는 고주파 회로 장치.
  15. 제9항에 있어서, 상기 실드 금속층(12)은 약 500℃ 이하의 융점을 가지는 재질로 고주파 회로 장치.
  16. 주표면을 가지고 절연체에서 되는 기판(15a)과, 상기 기판(15a)의 주표면 상에 형성된 실리콘(11)과, 상기 실리콘층(11)을 덮도록 형성된 절연층(3)과, 상기 절연층(3) 상에 형성된 금속 배선층(4)을 구비한 고주파 회로 장치.
  17. 제16항에 있어서, 상기 기판(15a)의 이면 상에는 이면 실리콘층(11b)이 형성되는 고주파 회로 장치.
  18. 제17항에 있어서, 상기 이면 실리콘층(11b)의 두께는 상기 실리콘층(11)의 두께 이상인 고주파 회로 장치.
  19. 100Ω㎝ 이상의 비저항을 가지는 제1의 실리콘 기판(1)의 주표면과 이면에 제1과 제2의 절연층(10, 10)을 각각 형성하는 공정과 상기 제1의 실리콘 기판(1)의 주표면 상에 형성된 상기 제1의 절연층(10)과 제2의 실리콘 기판(11a)을 서로 부착시키는 공정과, 상기 제1의 실리콘 기판(1)의 이면 상에 형성된 상기 제2의 절연층(10)을 제거한 후에 상기 실리콘층(11)내에 회로 소자를 형성하는 공정과, 상기 실리콘층(11)을 덮도록 절연층(3)을 형성하는 공정과, 상기 절연층(3) 상에 금속 배선층(4)을 형성하는 공정을 구비한 고주파 회로 장치의 제조방법.
  20. 100Ω㎝ 이상의 비저항을 가지는 실리콘 기판(1)의 주표면 상에 선택적으로 마스크층(16)을 형성하는 공정과, 상기 마스크층(16)을 마스크로서 사용하여 상기 실리콘 기판(1)의 주표면 내에 선택적으로 제1도전형의 불순물을 도입하여 확산하는 것에 의해, 상기 실리콘 기판(1)의 주표면 내에 선택적으로 버퍼 실리콘층(7a)를 형성하는 공정과, 상기 버퍼 실리콘층(7a)에 열처리를 행하는 것에 의해 상기 실리콘 기판(1)의 주표면에 따라 상기 버퍼 실리콘층(7a)을 확장하는 공정과, 상기 마스크층(16)을 마스크로서 사용하여, 상기 버퍼 실리콘(7a)의 표면에 제2도전형의 불순물을 도입하는 공정과, 상기 마스크층(16)을 제거한 후 상기 실리콘 기판(1)의 주표면 상에 에피택셜층(2)을 형성하는 것에 의해 상기 버퍼 실리콘층(7a)내에 매립컬렉터층(8C)을 형성하는 공정과, 상기 에피택셜층(2)내에 회로 소자를 형성하는 공정과, 상기 에피택셜층(2)을 덮도록 절연층(3)을 형성하는 공정과, 상기 절연층(3) 상에 금속 배선층(9a,9b,9c)를 형성하는 공정을 구비한 고주파 회로 장치의 제조방법.
  21. 제1의 실리콘 기판(11b)의 주표면 상에 제1의 버퍼 금속층(13b)을 형성하는 공정과, 상기 제1의 버퍼금속층(13b) 상에 제1의 실드 금속층(12)을 형성하는 공정과, 제2의 실리콘 기판(11a)의 주표면 상에 제2의 버퍼 금속층(13a)을 형성하는 공정과, 상기 제2의 버퍼 금속층(13a) 상에 제2의 실드 금속층(12)을 형성하는 공정과, 상기 제1과 제2의 실드 금속층(12, 12)을 일체화하는 것에 의해 상기 제1과 제2의 실리콘 기판(11b, 11a)을 접합하는 공정과, 상기 제2의 실리콘 기판(11a)내에 회로 소자를 형성하는 공정과 상기 제2의 실리콘 기판(11a) 표면을 덮도록 절연층(3)을 형성하는 공정과 상기 절연층(3) 상에 금속 배선층(4)을 형성하는 공정을 구비한 고주파 회로 장치의 제조 방법.
  22. 주표면에 회로 소자가 형성된 제1의 실리콘 기판(11a)의 상기 주표면을 덮도록 절연층(3)을 형성하는 공정과, 상기 절연층(3) 상에 금속 배선층(4)을 형성하는 공정과, 상기 제1의 실리콘 기판(11a)의 이면에서 그의 두께를 감하는 것에 의해, 주표면에 상기 회로 소자가 형성된 실리콘층(11)을 형성하는 공정과, 상기 실리콘(11)의 이면 상에 제1의 버퍼 금속층(13a)을 형성하는 공정과, 상기 제1의 버퍼 금속층(13a) 상에 제1의 실드 금속층(12)을 형성하는 공정과, 제2의 실리콘 기판(11b)의 주표면 상에 제2의 버퍼 금속층(13b)을 형성하는 공정과, 상기 제2의 버퍼 금속층(13b) 상에 제2의 실드 금속층(12)을 형성하는 공정과, 상기 제1과 제2의 실드 금속층(12, 12)을 일체화하는 것에 의해 상기 제2의 실리콘 기판(11b)과 상기 실리콘(11)을 접합하는 공정을 구비한 고주파 회로 장치의 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960015806A 1995-09-04 1996-05-13 고주파회로장치 및 그의 제조방법 KR100248631B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7226449A JPH0974102A (ja) 1995-09-04 1995-09-04 高周波回路装置およびその製造方法
JP95-226449 1995-09-04

Publications (2)

Publication Number Publication Date
KR970017918A true KR970017918A (ko) 1997-04-30
KR100248631B1 KR100248631B1 (ko) 2000-03-15

Family

ID=16845278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960015806A KR100248631B1 (ko) 1995-09-04 1996-05-13 고주파회로장치 및 그의 제조방법

Country Status (5)

Country Link
US (1) US6118172A (ko)
JP (1) JPH0974102A (ko)
KR (1) KR100248631B1 (ko)
DE (1) DE19609449C2 (ko)
TW (1) TW310120U (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249503A (ja) 2002-02-26 2003-09-05 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2004153175A (ja) * 2002-10-31 2004-05-27 Nec Electronics Corp 半導体集積回路及びその半導体基板
JP5487601B2 (ja) * 2008-11-27 2014-05-07 富士電機株式会社 半導体装置およびその製造方法
US20140015091A1 (en) * 2011-03-25 2014-01-16 Renesas Electronics Corporation Semiconductor device, method of manufacturing semiconductor device, and soi substrate
DE112013007059T5 (de) 2013-06-25 2016-01-28 Intel Corporation Speicherzelle, die isolierte Ladungsstellen aufweist, und Verfahren zu deren Herstellung

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4418470A (en) * 1981-10-21 1983-12-06 General Electric Company Method for fabricating silicon-on-sapphire monolithic microwave integrated circuits
JPH01302743A (ja) * 1988-05-30 1989-12-06 Mitsubishi Electric Corp 半導体集積回路装置
CA2003138A1 (en) * 1988-11-29 1990-05-29 Dariush Fathy Method of forming a thin silicon layer on an insulator
JP3112102B2 (ja) * 1991-08-01 2000-11-27 キヤノン株式会社 半導体装置
JP2822656B2 (ja) * 1990-10-17 1998-11-11 株式会社デンソー 半導体装置およびその製造方法
US5559349A (en) * 1995-03-07 1996-09-24 Northrop Grumman Corporation Silicon integrated circuit with passive devices over high resistivity silicon substrate portion, and active devices formed in lower resistivity silicon layer over the substrate

Also Published As

Publication number Publication date
DE19609449C2 (de) 2002-11-28
DE19609449A1 (de) 1997-03-06
US6118172A (en) 2000-09-12
TW310120U (en) 1997-07-01
KR100248631B1 (ko) 2000-03-15
JPH0974102A (ja) 1997-03-18

Similar Documents

Publication Publication Date Title
US3456335A (en) Contacting arrangement for solidstate components
TW360916B (en) Semiconductor device and fabrication process thereof
TW230261B (en) Semiconductor and process of manufacturing thereof
EP1114459B1 (en) High voltage shield
KR910005418A (ko) 근접결합된 기판 온도감지 소자용 반도체 구조물
KR950034644A (ko) 입방형 집적회로 장치 제조 방법
KR930009050A (ko) 반도체 집적 회로 장치 및 그 제조 방법
KR840002162A (ko) 반도체 장치(半導體裝置)
JP3582890B2 (ja) 半導体装置
US3475664A (en) Ambient atmosphere isolated semiconductor devices
KR970017918A (ko) 고주파 회로 장치 및 그의 제조 방법
JPH03148852A (ja) 半導体装置
KR910003783A (ko) 반도체장치 및 그 제조방법
EP0961323A3 (en) Integrated CMOS circuit for use at high frequencies
JP2000156408A (ja) 半導体装置及びその製造方法
US4672415A (en) Power thyristor on a substrate
JPH01268150A (ja) 半導体装置
JPS56155536A (en) Semiconductor device
TW330330B (en) A semiconductor device
JPH0563167A (ja) 半導体装置
JPS59154056A (ja) 半導体装置
EP0262830A2 (en) Method of ensuring contact in a deposited layer
JPS63257268A (ja) 半導体集積回路
JPS6053033A (ja) 半導体装置の製造方法
JPS59204251A (ja) 小配線容量の半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051208

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee