JP5072417B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5072417B2
JP5072417B2 JP2007113430A JP2007113430A JP5072417B2 JP 5072417 B2 JP5072417 B2 JP 5072417B2 JP 2007113430 A JP2007113430 A JP 2007113430A JP 2007113430 A JP2007113430 A JP 2007113430A JP 5072417 B2 JP5072417 B2 JP 5072417B2
Authority
JP
Japan
Prior art keywords
wiring
semiconductor device
layer
air bridge
air
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007113430A
Other languages
English (en)
Other versions
JP2008270617A (ja
Inventor
隆史 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007113430A priority Critical patent/JP5072417B2/ja
Priority to EP08154958A priority patent/EP1986232A3/en
Priority to US12/107,391 priority patent/US7812451B2/en
Publication of JP2008270617A publication Critical patent/JP2008270617A/ja
Application granted granted Critical
Publication of JP5072417B2 publication Critical patent/JP5072417B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5221Crossover interconnections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

この発明は、化合物半導体を用いた特にモノリシック型マイクロ波集積回路からなる半導体装置に関する。
従来、GaAsFETを能動素子とするモノリシック型マイクロ波集積回路(MMIC)上に互いに交差する伝送線路を形成する場合、配線間の寄生容量を低減させる目的で、層間絶縁物として空気を用いたエアブリッジ配線が広く使われている。
しかしこの構造においては、長い配線を実現しようとした場合、静電気、湿度、重力、温度、物理的衝撃、エアブリッジ配線自体の自重による影響によってエアブリッジが潰れ、伝送線路同士が接触してしまう問題、あるいは、エアブリッジ配線自体が破損するといった問題があった。これにより、MMICに動作不良を生じる。
またこれを回避しようと、配線の金属皮膜厚みをエアブリッジ配線距離にあわせて厚くしていくと、製造工程あるいは作業時間が増加し、製造装置の負荷、材料費等が増え、製造原価面での問題が発生する。
以上の問題から、金属皮膜厚を変えずに長いエアブリッジ配線距離を稼ぐために、エアブリッジ配線の途中に一定間隔で支柱を立てることで仮想的にエアブリッジ配線距離を短くする方法(特許文献1)、エアブリッジ配線の上部にたわみ補強材を形成する方法(特許文献2)やエアブリッジ配線の断面形状をT型、Π型、H型にする方法(特許文献3)、エアブリッジ配線の両端の幅を中央部より広くとる方法(特許文献4)といった、エアブリッジ配線自体に機械的強度を持たせる方法がある。
以下、仮想的にエアブリッジ配線距離を短くする方法として特許文献1に係る発明、エアブリッジ配線自体に機械的強度を持たせる方法として例えば特許文献2に係る発明を説明する。
図10は従来のエアブリッジ配線を有する半導体装置の構成を示す図で、同図(a)はエアブリッジ配線の長手方向に沿って半導体装置を切断した断面図で、同図(b)はこれに直交する方向に沿って半導体装置を切断した断面図である。
図に示されるように、この半導体装置は、半導体基板11上に設置される第1の配線12と、第1の配線12の両側において第1の配線12に交差する方向に配置される第2、第3の配線13−1、13−2間を結び、かつ、第1の配線12上に空気層を介して配置されるエアブリッジ配線14と、前記エアブリッジ配線14を支える支柱21からなり、この支柱21により、エアブリッジ配線14を支える構造となっており、仮想的にエアブリッジ配線20の距離を縮めることで機械的強度を保っている。
しかしこの方法では、支柱21自身がキャパシタ成分となり、余分な浮遊容量が加わり設計上好ましくない、という問題がある。
次に、図11は従来のエアブリッジ配線を有する半導体装置の他の例を示す図で、同図(a)はエアブリッジ配線の長手方向に沿って半導体装置を切断した断面図で、同図(b)はこれに直交する方向に沿って半導体装置を切断した断面図である。この半導体装置においては、半導体基板11上に設置される第1の配線12と、第1の配線12の両側において第1の配線12に交差する方向に配置される第2、第3の配線13−1、13−2間を結び、かつ、第1の配線12上に空気層を介して配置されるエアブリッジ配線14と、前記エアブリッジ配線14上に形成されるたわみ補強材26からなり、このたわみ補強材26によってエアブリッジ配線25の機械的強度を増している。
しかしこの方法は、作業時間、製造工程、装置負荷、材料費等が増えていくという製造原価面での問題がある。
特開平05-152452号公報 特開平06-089940号公報 特開平05-218213号公報 特開平07-135251号公報
従来のエアブリッジ配線構造では、上記のような設計上の問題および製造原価面での問題があった。
本発明の課題は、エアブリッジ配線の設計上の問題を解決し、かつ、製造工程を複雑にすることなくエアブリッジ配線自体に撓みに対する機械的強度を持たせることにある。
本発明の半導体装置は、半導体基板上に形成された第1の配線層と、この第1の配線層の両側において、この第1の配線層と交差する方向に配置される第2、第3の配線層と、これらの第2、第3の配線層間を、前記第1の配線上の空気層を介して相互に接続するエアブリッジ配線層とを備え、このエアブリッジ配線の全体形状は上に凸のアーチ型をなしており、且つ、前記エアブリッジ配線の少なくとも中央部の横断面形状は下に凸状に湾曲していることを特徴とするものである。
半導体装置本発明の半導体装置の製造方法は、半導体基板上に第1の配線層を形成する工程と、この第1の配線層の両側において、この第1の配線層と交差する方向に配置される第2、第3の配線層を形成する工程と、これらの第2、第3の配線層間に形成された前記第1の配線層上に第1のレジスト層を形成する工程と、この第1のレジスト層の前記第2、第3の配線層の端部に該当する位置上にコンタクト用開口を形成する工程と、前記第1のレジスト層上に、前記第2、第3の配線層の端部を相互に接続するエアブリッジ配線をリフトオフにより形成する工程と、前記第1のレジスト層を高温下において除去するアッシング工程と、このアッシング工程により前記第1のレジスト層が除去された後に急冷して前記エアブリッジ配線の少なくとも中央部の横断面形状が下に凸状に湾曲した構造とする工程と、を備えたことを特徴とするものである。
本発明によれば、工程を複雑にすることなく、機械的強度を向上させたエアブリッジ配線を有する半導体装置が得られる。
以下に本発明の実施例である高周波半導体装置について図面を参照して詳細に説明する。以下の実施例に置いては、高周波半導体装置としていわゆるMMICと呼ばれる半導体プロセスにより製造される装置について説明するが、本発明はMMICに限定されるものではなく、一般的な半導体装置にも適用される。
図1は、本発明の一実施例である高周波半導体装置におけるエアブリッジ構造部分の斜視図である。また、図2は図1に示す高周波半導体装置の断面図であり、同図(a)は図1に示す破線X-X’に沿った断面図であり、(b)は図1に示す破線Y-Y’ に沿った断面図である。
図1に示すように、この高周波半導体装置は、GaAs基板11、伝送線路である第1のマイクロストリップ線路12、この第1のマイクロストリップ線路12の両側に端部が配置された第2のマイクロストリップ線路13−1、13−2、これらの第2のマイクロストリップ線路13−1、13−2の端武官を相互に接続するエアブリッジ配線14から構成されている。第1のマイクロストリップ線路12とエアブリッジ配線14間に空気層を設けることにより線路間の浮遊容量が小さく押さえられた構造となっている。また図2(a)および(b)に示すように、エアブリッジ配線14の少なくとも中央部の断面形状は下に凸の形状をなしている。
図3〜9は、上記の構造の高周波半導体装置の製造方法を説明するための工程であり、各図の(a)は図1に示す破線X-X’に沿った断面図であり、(b)は図1に示す破線Y-Y’ に沿った断面図である。以下の工程は、一般的なMMICの製造プロセスにおける工程を利用したものである。
まず図3に示すように、GaAs基板11の表面に、第1のマイクロストリップ線路12および第2のマイクロストリップ線路13−1、13−2として例えばAu/Pt/Tiを夫々、500nm/100nm/1000nm蒸着し、リフトオフを施すことにより形成する。すなわち、図示しないが、GaAs基板11の表面全面にレジスト層を塗布した後、目的とする第1のマイクロストリップ線路12および第2のマイクロストリップ線路13パターンの逆パターン用いて露光し、エッチングにより露光された部分のレジスト層を除去する。このようにパターニングされたレジストの表面全面にAu/Pt/Tiを蒸着した後、第1のマイクロストリップ線路12および第2のマイクロストリップ線路13−1、13−2パターン以外のAu/Pt/Ti蒸着層をエッチング液に浸漬してレジストとともに剥離して、目的とする第1のマイクロストリップ線路12および第2のマイクロストリップ線路13パターンを形成する。
次に図4に示すように、エアブリッジ配線14形成用の第1のアンダーレジスト層15を全面に塗布し、マスクパターンを用いた露光とエッチング処理により、第2のマイクロストリップ線路13−1、13−2の端部を露出する開口部17を形成する。
次に図5に示すように、エアブリッジ配線14用の第2のレジスト層16を全面に塗布した後、これを露光およびエッチングにより、エアブリッジ配線14の逆パターンをレジスト層16により形成する。
次に図6示すように第2のレジスト層16上の全面にエアブリッジ配線14用の導電性材料、例えばAuを1000nmの厚さで全面に塗布する。
次に図7示すように、第2のレジスト16に対してリフトオフを施すことにより、エアブリッジ配線14を形成する。
ただし図7に示す工程後、エアブリッジ配線14と第1のマイクロストリップ線路12間には第1のレジスト15は、まだ残されたままである。
この後、Oラジカルにより、エアブリッジ配線14と第1のマイクロストリップ線路12間に残る第1のレジスト15を灰化(アッシング)除去する。
図8に示すように、基板11を図示しないヒーター等により例えば300度の高温に保ちながら第1のレジスト15の灰化除去行うと、レジストの厚みは3μm程度であるのに対し、線路幅は10μm程度あるため、第1のマイクロストリップ線路12のエッジ側から灰化されていき、周辺の第1のレジスト15が除去されても、エアブリッジ配線14下の第1のレジスト15は未だ残った状態になっている。
そして、図9に示すように、エアブリッジ配線14のエッジ側から中心に向かい、順に第1のレジスト15との密着から開放されていくため、エッジ部分から300度の熱の影響にてAuが熱膨張を起こしてその横断面形状は同図(b)に示すように下に凸となるように歪む。最後にエアブリッジ配線14下に残る第1のレジスト15を完全に除去し、続いて基板11を急冷することにより、図1および図2に示す構造を完成する。
このような構造とすることにより、エアブリッジ14に基板11方向へ向かう何らかの力が働いたとしても、エアブリッジ配線14の横断面が下に凸形状となっているため、曲げ力に対する抵抗力が大きく、配線が接地接触することを回避できる。
また、上記の例における、灰化時の基板温度は一例であり、この温度を制御することにより、配線の反り量も制御可能になり、所望のブリッジ形状の機械的強度を得ることが出来る。
本発明の実施例である高周波半導体装置のブリッジ配線部の構造を説明するための斜視図である。 図1の断面図で、同図(a)は図1に示す破線X-X’に沿った断面図であり、同図(b)は図1に示す破線Y-Y’ に沿った断面図である。 図1に示す高周波半導体装置の製造方法を説明するための工程図であり、同図(a)は図1に示す破線X-X’に沿った断面図であり、同図(b)は図1に示す破線Y-Y’ に沿った断面図である。 図1に示す高周波半導体装置の製造方法を説明するための工程図であり、同図(a)は図1に示す破線X-X’に沿った断面図であり、同図(b)は図1に示す破線Y-Y’ に沿った断面図である。 図1に示す高周波半導体装置の製造方法を説明するための工程図であり、同図(a)は図1に示す破線X-X’に沿った断面図であり、同図(b)は図1に示す破線Y-Y’ に沿った断面図である。 図1に示す高周波半導体装置の製造方法を説明するための工程図であり、同図(a)は図1に示す破線X-X’に沿った断面図であり、同図(b)は図1に示す破線Y-Y’ に沿った断面図である。 図1に示す高周波半導体装置の製造方法を説明するための工程図であり、同図(a)は図1に示す破線X-X’に沿った断面図であり、同図(b)は図1に示す破線Y-Y’ に沿った断面図である。 図1に示す高周波半導体装置の製造方法を説明するための工程図であり、同図(a)は図1に示す破線X-X’に沿った断面図であり、同図(b)は図1に示す破線Y-Y’ に沿った断面図である。 図1に示す高周波半導体装置の製造方法を説明するための工程図であり、同図(a)は図1に示す破線X-X’に沿った断面図であり、同図(b)は図1に示す破線Y-Y’ に沿った断面図である。 従来のエアブリッジ配線を有する半導体装置の構成を示す図で、同図(a)はエアブリッジ配線の長手方向に沿って半導体装置を切断した断面図で、同図(b)はこれに直交する方向に沿って半導体装置を切断した断面図である。 従来のエアブリッジ配線を有する半導体装置の他の例を示す図で、同図(a)はエアブリッジ配線の長手方向に沿って半導体装置を切断した断面図で、同図(b)はこれに直交する方向に沿って半導体装置を切断した断面図である。
符号の説明
11:GaAs基板、12:第1のマイクロストリップ線路、13−1、13−2:第2、第3のマイクロストリップ線路、14:エアブリッジ配線、15:第1のレジスト、16:第2のレジスト、

Claims (6)

  1. 半導体基板上に形成された第1の配線層と、この第1の配線層の両側において、この第1の配線層と交差する方向に配置される第2、第3の配線層と、これらの第2、第3の配線層間を、前記第1の配線上の空気層を介して相互に接続するエアブリッジ配線層とを備え、このエアブリッジ配線の全体形状は上に凸のアーチ型をなしており、且つ、前記エアブリッジ配線の少なくとも中央部の横断面形状は下に凸状に湾曲していることを特徴とする半導体装置。
  2. 前記半導体基板はGaAs基板であることを特徴とする請求項1記載の半導体装置。
  3. 前記第1乃至第3の配線層はマイクロストリップ線路であることを特徴とする請求項2記載の半導体装置。
  4. 半導体基板上に第1の配線層を形成する工程と、この第1の配線層の両側において、この第1の配線層と交差する方向に配置される第2、第3の配線層を形成する工程と、これらの第2、第3の配線層間に形成された前記第1の配線層上に第1のレジスト層を形成する工程と、この第1のレジスト層の前記第2、第3の配線層の端部に該当する位置上にコンタクト用開口を形成する工程と、前記第1のレジスト層上に、前記第2、第3の配線層の端部を相互に接続するエアブリッジ配線をリフトオフにより形成する工程と、前記第1のレジスト層を高温下において除去するアッシング工程と、このアッシング工程により前記第1のレジスト層が除去された後に急冷して前記エアブリッジ配線の少なくとも中央部の横断面形状が下に凸状に湾曲した構造とする工程と、を備えたことを特徴とする半導体装置の製造方法。
  5. 前記エアブリッジ配線を形成する工程は、前記エアブリッジ配線の幅を前記第1のレジスト層の厚さより大きく形成することを特徴とする請求項4記載の半導体装置の製造方法。
  6. 前記エアブリッジ配線はAuであり、前記高温下は、ほぼ300℃であることを特徴とする請求項5記載の半導体装置の製造方法。
JP2007113430A 2007-04-23 2007-04-23 半導体装置およびその製造方法 Expired - Fee Related JP5072417B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007113430A JP5072417B2 (ja) 2007-04-23 2007-04-23 半導体装置およびその製造方法
EP08154958A EP1986232A3 (en) 2007-04-23 2008-04-22 Semiconductor device and method of manufacturing the same
US12/107,391 US7812451B2 (en) 2007-04-23 2008-04-22 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007113430A JP5072417B2 (ja) 2007-04-23 2007-04-23 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008270617A JP2008270617A (ja) 2008-11-06
JP5072417B2 true JP5072417B2 (ja) 2012-11-14

Family

ID=39666178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007113430A Expired - Fee Related JP5072417B2 (ja) 2007-04-23 2007-04-23 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US7812451B2 (ja)
EP (1) EP1986232A3 (ja)
JP (1) JP5072417B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5578012B2 (ja) 2010-10-15 2014-08-27 三菱電機株式会社 エアブリッジの製造方法
US9263782B2 (en) * 2013-01-23 2016-02-16 Globalfoundries Inc. Notch filter structure with open stubs in semiconductor substrate and design structure
EP3869553A1 (en) 2020-02-21 2021-08-25 IQM Finland Oy Airbridge for making connections on superconducting chip, and method for producing superconducting chips with airbridges

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01144656A (ja) * 1987-11-30 1989-06-06 Nec Corp 多層配線構造およびその製造方法
JP2569697B2 (ja) * 1988-03-02 1997-01-08 三菱電機株式会社 モノリシックマイクロ波集積回路の配線構造
JPH0271520A (ja) * 1988-09-07 1990-03-12 Oki Electric Ind Co Ltd レジストの除去方法
JPH04109604A (ja) * 1990-08-30 1992-04-10 Sumitomo Electric Ind Ltd マイクロ波半導体装置
JPH04268750A (ja) * 1991-02-25 1992-09-24 Toshiba Corp 半導体集積回路
JP3116325B2 (ja) * 1991-10-21 2000-12-11 日本電信電話株式会社 配線構体の製法
US5408742A (en) * 1991-10-28 1995-04-25 Martin Marietta Corporation Process for making air bridges for integrated circuits
JPH05152452A (ja) 1991-11-27 1993-06-18 Oki Electric Ind Co Ltd エアブリツジ配線の形成方法
JPH05218213A (ja) 1992-01-31 1993-08-27 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH0689940A (ja) 1992-09-08 1994-03-29 Mitsubishi Electric Corp エアブリッジ配線構造
JP3455995B2 (ja) 1993-11-11 2003-10-14 株式会社デンソー 高周波回路装置のエアブリッジ配線
US5561085A (en) 1994-12-19 1996-10-01 Martin Marietta Corporation Structure for protecting air bridges on semiconductor chips from damage
JP3359780B2 (ja) * 1995-04-12 2002-12-24 三菱電機株式会社 配線装置
TW308719B (ja) * 1995-10-23 1997-06-21 Dow Corning
US5686743A (en) * 1996-07-10 1997-11-11 Trw Inc. Method of forming airbridged metallization for integrated circuit fabrication
US6261934B1 (en) * 1998-03-31 2001-07-17 Texas Instruments Incorporated Dry etch process for small-geometry metal gates over thin gate dielectric
JP3450713B2 (ja) * 1998-07-21 2003-09-29 富士通カンタムデバイス株式会社 半導体装置およびその製造方法、マイクロストリップ線路の製造方法
JP3600544B2 (ja) * 2001-03-30 2004-12-15 ユーディナデバイス株式会社 半導体装置の製造方法
JP2007113430A (ja) 2005-10-18 2007-05-10 Sanden Corp 斜板式圧縮機

Also Published As

Publication number Publication date
US7812451B2 (en) 2010-10-12
JP2008270617A (ja) 2008-11-06
US20080258311A1 (en) 2008-10-23
EP1986232A2 (en) 2008-10-29
EP1986232A3 (en) 2010-11-17

Similar Documents

Publication Publication Date Title
KR100842753B1 (ko) 스페이서를 이용한 반도체소자의 패턴 형성방법
EP0476625A2 (en) A semiconductor device comprising interconnections
JP3098206B2 (ja) 集積回路製造のためのエアブリッジ型金属化層の形成方法
KR100652395B1 (ko) 다이-휨이 억제된 반도체 소자 및 그 제조방법
US9006911B2 (en) Method for forming patterns of dense conductor lines and their contact pads, and memory array having dense conductor lines and contact pads
US20080217740A1 (en) Semiconductor device and method of manufacturing the same
JP5072417B2 (ja) 半導体装置およびその製造方法
KR100374249B1 (ko) 반도체장치및그제조방법
JP2634469B2 (ja) 配線基板
JP2008541436A (ja) 金属層の応力を低減した半導体デバイス
JP3455995B2 (ja) 高周波回路装置のエアブリッジ配線
TWI635782B (zh) 線路板堆疊結構及其製作方法
TWI760712B (zh) 半導體裝置及半導體裝置之製造方法
JP6314675B2 (ja) 半導体装置及びその製造方法
JP2000323570A (ja) 半導体装置及びその製造方法
US20050250256A1 (en) Semiconductor device and fabricating method thereof
US8709931B2 (en) Fuse part in semiconductor device and method for forming the same
KR100510937B1 (ko) 반도체 장치
JP3342778B2 (ja) 半導体装置の製造方法
JPH05152452A (ja) エアブリツジ配線の形成方法
JP2830636B2 (ja) 半導体装置の製造方法
JP6581031B2 (ja) 半導体装置の製造方法
JPH11204637A (ja) 半導体装置およびその製造方法
JP2005109060A (ja) 配線構造及びその形成方法
KR100914978B1 (ko) 반도체 소자 및 그의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120821

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees