JP2634469B2 - 配線基板 - Google Patents
配線基板Info
- Publication number
- JP2634469B2 JP2634469B2 JP1307232A JP30723289A JP2634469B2 JP 2634469 B2 JP2634469 B2 JP 2634469B2 JP 1307232 A JP1307232 A JP 1307232A JP 30723289 A JP30723289 A JP 30723289A JP 2634469 B2 JP2634469 B2 JP 2634469B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring board
- conductor
- insulating layer
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、電子計算機、通信機器等に用いられる高密
度の配線基板の構造に関する。
度の配線基板の構造に関する。
［従来の技術］ 従来、絶縁層を用いて配線基板を形成する場合には、
第2A図に示すように、有機物絶縁層２上に直接、回路を
形成していた。
第2A図に示すように、有機物絶縁層２上に直接、回路を
形成していた。
しかし、第2B図に示すように、多層の回路を形成する
場合には、上記の構造ではクラックが発生し、問題があ
った。つまり、上層の導体4aの層または上層の有機物絶
縁層2aを形成する工程においては、下層回路および絶縁
層などに、形状に起因する、大きな熱応力６が、第2B図
に示す矢印の方向に負荷されることが多い。このため、
切欠部において、クラックが発生し、有機物絶縁層2,2a
や導体４の層に、同図に示すような破壊７が生じる。
場合には、上記の構造ではクラックが発生し、問題があ
った。つまり、上層の導体4aの層または上層の有機物絶
縁層2aを形成する工程においては、下層回路および絶縁
層などに、形状に起因する、大きな熱応力６が、第2B図
に示す矢印の方向に負荷されることが多い。このため、
切欠部において、クラックが発生し、有機物絶縁層2,2a
や導体４の層に、同図に示すような破壊７が生じる。
このような破壊７が、導体４の層や有機物絶縁層2,2a
に生ずると、その部分の接触状態が振動等によって変化
して、ノイズを生じたり、また、断線となることがあ
る。このため、歩留りの低下や、製品としての信頼性が
低下するという問題が起きる。
に生ずると、その部分の接触状態が振動等によって変化
して、ノイズを生じたり、また、断線となることがあ
る。このため、歩留りの低下や、製品としての信頼性が
低下するという問題が起きる。
上記の問題を解決する手段として、特開昭61−12357
号公報に記載の技術がある。
号公報に記載の技術がある。
第３図に、上記の技術を示す。
この技術は有機物絶縁層２と導体４の層との間に、Ta
2O5やSiO2から成る応力支持層５を設ける構造となって
いる。また、上層も同様に、有機物絶縁層2aと導体4aの
層との間に応力支持層5aを設ける。
2O5やSiO2から成る応力支持層５を設ける構造となって
いる。また、上層も同様に、有機物絶縁層2aと導体4aの
層との間に応力支持層5aを設ける。
この応力支持層5,5aにより、さらに上層の絶縁層を形
成する工程で発生する熱応力に耐えることが可能であ
る。
成する工程で発生する熱応力に耐えることが可能であ
る。
［発明が解決しようとする課題］ 上記従来技術は、熱応力に耐える層としては有効であ
った。
った。
しかし、この従来の技術には、次のような問題点があ
る。すなわち、基板に電源投入中に、基板内で熱が発生
することがあり、この発生した熱については、上記従来
技術は、全く考慮していない。
る。すなわち、基板に電源投入中に、基板内で熱が発生
することがあり、この発生した熱については、上記従来
技術は、全く考慮していない。
この発熱が生じた場合について、第３図により、説明
する。
する。
同図において、応力支持層５は、基板１上に形成され
た有機物絶縁層２と導体４の層との間に、設けられてい
る。上層も同様に、有機物絶縁層2aと導体4aの層との間
に、応力支持層5aが設けられている。
た有機物絶縁層２と導体４の層との間に、設けられてい
る。上層も同様に、有機物絶縁層2aと導体4aの層との間
に、応力支持層5aが設けられている。
この応力支持層5,5aは、上層の絶縁層を形成する工程
で発生する熱応力には耐えることが可能である。
で発生する熱応力には耐えることが可能である。
しかし、基板に電源を投入中に発生する熱の放散に対
しては、全く考慮がされていない。従って、電源投入中
の基板の発熱により、応力支持層5,5aおよび有機物絶縁
層2,2aは熱を蓄え、これらの温度は上昇する。この結
果、これらの層が熱膨張11を生じ、両者の熱膨張率の違
いによって、応力支持層５に割れ、剥離が生じ、さらに
導体４の層にも、割れなどが生じる。
しては、全く考慮がされていない。従って、電源投入中
の基板の発熱により、応力支持層5,5aおよび有機物絶縁
層2,2aは熱を蓄え、これらの温度は上昇する。この結
果、これらの層が熱膨張11を生じ、両者の熱膨張率の違
いによって、応力支持層５に割れ、剥離が生じ、さらに
導体４の層にも、割れなどが生じる。
このため、上記の配線基板は、信頼性が低く、また、
この配線基板を用いた計算機などの製品は、故障、誤動
作が生じやすいものとなる。
この配線基板を用いた計算機などの製品は、故障、誤動
作が生じやすいものとなる。
本発明の目的は、導体や抵抗体等の破壊、断線のない
信頼性の高い配線基板を提供することにある。
信頼性の高い配線基板を提供することにある。
［課題を解決するための手段］ 上記目的は、配線基板に、熱を放散させる層を設ける
ことにより達成できる。
ことにより達成できる。
上記目的は、絶縁層と導体層との間に、電源投入中に
発生する熱を拡散し、逃すための熱拡散体を設けること
により達成できる。
発生する熱を拡散し、逃すための熱拡散体を設けること
により達成できる。
また、抵抗体層を設けた配線基板においては、抵抗体
層と絶縁層との間に、熱拡散体を設けることにより達成
できる。
層と絶縁層との間に、熱拡散体を設けることにより達成
できる。
また、製造工程において機械的強度が問題となる場合
は、積層された層間で生じた応力を支持する層を設ける
ことにより、上記目的を達成できる。
は、積層された層間で生じた応力を支持する層を設ける
ことにより、上記目的を達成できる。
上記熱拡散体の厚さは、機械的強度および熱放散の点
では、厚い程有効となるが、コストや熱拡散体形成後の
加工等を考慮すると、0.2〜10μｍ程度の厚さとするの
が適当である。
では、厚い程有効となるが、コストや熱拡散体形成後の
加工等を考慮すると、0.2〜10μｍ程度の厚さとするの
が適当である。
さらに、上記熱拡散体を設けた高密度多層配線基板
を、電子計算機、通信機器等の回路部として用いること
により、故障や誤動作を防止し、信頼性の向上を図るこ
とができる。
を、電子計算機、通信機器等の回路部として用いること
により、故障や誤動作を防止し、信頼性の向上を図るこ
とができる。
［作用］ 本発明に係る配線基板においては、電源投入中に、配
線基板に発生した熱と、熱拡散体を通して、周囲に均等
に拡散し、逃がす。
線基板に発生した熱と、熱拡散体を通して、周囲に均等
に拡散し、逃がす。
従って、絶縁層や抵抗体等の一部に、局所的に熱が蓄
えられることはない。よって、絶縁層や導体等の熱膨張
率が違っても、これらの部分的膨張による、回路等の破
壊や機能低下は生じない。
えられることはない。よって、絶縁層や導体等の熱膨張
率が違っても、これらの部分的膨張による、回路等の破
壊や機能低下は生じない。
特に、熱拡散体の上に、主な熱発生源となる抵抗体を
設けた場合は、抵抗体で発生した熱を、熱拡散体を通じ
て、周囲に均等に拡散し、逃す。そのため、抵抗体や絶
縁層の局所的蓄熱による部分的膨張は生ぜず、回路の破
壊等は起らない。
設けた場合は、抵抗体で発生した熱を、熱拡散体を通じ
て、周囲に均等に拡散し、逃す。そのため、抵抗体や絶
縁層の局所的蓄熱による部分的膨張は生ぜず、回路の破
壊等は起らない。
従って、本発明によれば、内部に抵抗体を設けた高密
度多層配線基板の信頼性を低下させることがない。
度多層配線基板の信頼性を低下させることがない。
なお、配線基板上に、積層された層間で生じた応力を
支持する層を設けた場合は、製造工程において発生する
応力を、比較的強度の高い、これらの層が支えるため、
絶縁層や導体に強い応力がかからない。
支持する層を設けた場合は、製造工程において発生する
応力を、比較的強度の高い、これらの層が支えるため、
絶縁層や導体に強い応力がかからない。
従って、製造工程において発生する熱応力による、製
造工程中の導体、抵抗体の破断等を防止できる。
造工程中の導体、抵抗体の破断等を防止できる。
［実施例］ 次に、本発明の実施例について図面を参照して説明す
る。
る。
本発明の第１の実施例について説明する。
第１図は、本発明に係る多層配線基板の第１の実施例
を説明するための、各製造段階における多層配線基板の
断面図である。
を説明するための、各製造段階における多層配線基板の
断面図である。
第１図（ｄ）は、本実施例の最終製造段階における配
線基板の一部の断面図である。
線基板の一部の断面図である。
同図において、本実施例の配線基板は、基板１上に、
ポリイミドワニスのような有機物からなる有機物絶縁層
２を形成し、この有機物絶縁層２の上に、0.2μｍ〜10
μｍの厚さのSiからなる熱拡散層３を形成している。こ
の熱拡散層３の上には、所望の形状にエッチングされた
導体４の層が形成されている。
ポリイミドワニスのような有機物からなる有機物絶縁層
２を形成し、この有機物絶縁層２の上に、0.2μｍ〜10
μｍの厚さのSiからなる熱拡散層３を形成している。こ
の熱拡散層３の上には、所望の形状にエッチングされた
導体４の層が形成されている。
さらに、導体４の層の上に有機物絶縁層2a、その有機
物絶縁層2aの上に熱拡散層3a、その熱拡散層3aの上に導
体4aの層が順次形成され、上層の有機物絶縁層2aと、熱
拡散層3aとの同一場所に、スルーホール10aを形成し、
上層の導体4aと、下層の導体４とを接続している。
物絶縁層2aの上に熱拡散層3a、その熱拡散層3aの上に導
体4aの層が順次形成され、上層の有機物絶縁層2aと、熱
拡散層3aとの同一場所に、スルーホール10aを形成し、
上層の導体4aと、下層の導体４とを接続している。
また、Siを熱拡散層の材料として選んだのは、次の理
由による。
由による。
熱拡散層として必要な性質には、良好な熱伝導率、低
い熱膨張率、および、比較的高い機械強度等がある。Si
の熱伝導率は、0.2cal/cm・degと良好であり、熱膨張率
は、9.6×10-6℃と比較的低く、機械強度は、SiO2と同
程度の強度を持つ。
い熱膨張率、および、比較的高い機械強度等がある。Si
の熱伝導率は、0.2cal/cm・degと良好であり、熱膨張率
は、9.6×10-6℃と比較的低く、機械強度は、SiO2と同
程度の強度を持つ。
従って、Siは、上記必要な性質を満たすので、熱拡散
層の材料として好適である。
層の材料として好適である。
ただし、Siは、通常、LSI等で導電性材料としても用
いられることがあるため、回路の下に熱拡散層として、
Si層を形成することは、通電の点で問題となる可能性が
ある。しかし、不純物濃度を低く設定することにより、
その抵抗率を、２×1010μΩ・cm程度することができ、
CuやAlの数μΩ・cmという抵抗率に比べ、はるかに高
く、通電の点で問題とはならない。
いられることがあるため、回路の下に熱拡散層として、
Si層を形成することは、通電の点で問題となる可能性が
ある。しかし、不純物濃度を低く設定することにより、
その抵抗率を、２×1010μΩ・cm程度することができ、
CuやAlの数μΩ・cmという抵抗率に比べ、はるかに高
く、通電の点で問題とはならない。
なお、熱拡散層の材料としては、Siの他に、Si3N4,Al
2O3,W,Ta等のように、熱良導体であると同時に機械的強
度も高い物質でもよい。
2O3,W,Ta等のように、熱良導体であると同時に機械的強
度も高い物質でもよい。
また、上記熱拡散層の厚さは、強度および熱放散の点
では、厚いほど有効であるが、層を形成する時間およ
び、スルーホール形成などの後加工までを考慮すると、
0.2μｍ〜10μｍの厚さが適当である。
では、厚いほど有効であるが、層を形成する時間およ
び、スルーホール形成などの後加工までを考慮すると、
0.2μｍ〜10μｍの厚さが適当である。
次に、本実施例の多層配線基板の製造方法の一例につ
いて説明する。
いて説明する。
第１図（ａ）は製造工程の第１段階を示す。これは次
の工程から成る。
の工程から成る。
セラミック、金属または有機物等からなる基板１上
に、ポリイミドワニスのような有機物を塗布、焼成し、
平滑な面をもつ有機物絶縁層２を形成する。
に、ポリイミドワニスのような有機物を塗布、焼成し、
平滑な面をもつ有機物絶縁層２を形成する。
次に、この有機物絶絶縁層２の上に、Si層を熱拡散層
３として、公知技術であるスパッタリングによって0.2
〜10μｍの厚さに成膜する。
３として、公知技術であるスパッタリングによって0.2
〜10μｍの厚さに成膜する。
この熱拡散層３の上に、AlまたはCuの導体４の層を、
スパッタリングにより１〜５μｍの厚さに形成する。
スパッタリングにより１〜５μｍの厚さに形成する。
次に、第２段階を第１図（ｂ）に示す。
この工程は、上記のAlまたはCuの導体４の層を公知技
術であるフォトエッチング技術により、エッチングし、
回路パターンを形成し、導体４の配線とする工程であ
る。
術であるフォトエッチング技術により、エッチングし、
回路パターンを形成し、導体４の配線とする工程であ
る。
次に、第３段階を第１図（ｃ）に示す。
この工程は、上記の導体4bおよび熱拡散層３の上に、
ポリイミドワニスを塗布、焼成し、有機物絶縁層2aを形
成し、その後、公知技術であるフォトエッチング技術に
よりスルーホール10を形成する工程である。
ポリイミドワニスを塗布、焼成し、有機物絶縁層2aを形
成し、その後、公知技術であるフォトエッチング技術に
よりスルーホール10を形成する工程である。
次に、第４段階を第１図（ｄ）に示す。
この工程は、まず、上記スルーホール10を有する有機
物絶縁層2aの上に、熱拡散層3aを形成する。次に、フォ
トエッチング技術により、熱拡散層3aにスルーホール10
aを形成する。次に、この熱拡散層3aの上に、AlまたはC
uの導体4aの層をスパッタリングによって成膜し、上記
と同様に、フォトエッチング技術により、回路パターン
を形成する。
物絶縁層2aの上に、熱拡散層3aを形成する。次に、フォ
トエッチング技術により、熱拡散層3aにスルーホール10
aを形成する。次に、この熱拡散層3aの上に、AlまたはC
uの導体4aの層をスパッタリングによって成膜し、上記
と同様に、フォトエッチング技術により、回路パターン
を形成する。
上記一連の工程により、熱拡散層3,3aを設けた２層配
線基板が得られる。
線基板が得られる。
同様の工程を繰り返すことにより、所望の多層配線基
板を得ることができる。
板を得ることができる。
上記の方法により製造された多層配線基板は、電源投
入中において、基板に発生した熱を、局所的に蓄えさせ
ることなく、熱拡散層により、周囲に均一に拡散し、逃
す。
入中において、基板に発生した熱を、局所的に蓄えさせ
ることなく、熱拡散層により、周囲に均一に拡散し、逃
す。
従って、有機物絶縁層2,2aと導体4,4aの熱膨張差によ
る、割れの発生などを防止でき、このような割れによる
種々の不具合が生じないので、信頼性の高い多層配線基
板を得ることができる。
る、割れの発生などを防止でき、このような割れによる
種々の不具合が生じないので、信頼性の高い多層配線基
板を得ることができる。
第４図は、本発明に係る多層配線基板の第２の実施例
を示す断面図である。
を示す断面図である。
同図において、本実施例の配線基板は、基板１上に、
ポリイミドワニスのような有機物等からなる有機物絶縁
層２を形成し、この有機物絶縁層２の上に、0.2μｍ〜1
0μｍの厚さのSiからなる熱拡散層３を形成している。
この熱拡散層３の上には、応力支持層であるSi3N4層８
が、50nm程度形成されており、このSi3N4層８の上に、
抵抗素子となる、Cr,W等の材料を主成分とする抵抗体９
の層が形成される。さらに、この抵抗体９の層の上に、
Al,Cu等からなる導体４の層が形成されている。
ポリイミドワニスのような有機物等からなる有機物絶縁
層２を形成し、この有機物絶縁層２の上に、0.2μｍ〜1
0μｍの厚さのSiからなる熱拡散層３を形成している。
この熱拡散層３の上には、応力支持層であるSi3N4層８
が、50nm程度形成されており、このSi3N4層８の上に、
抵抗素子となる、Cr,W等の材料を主成分とする抵抗体９
の層が形成される。さらに、この抵抗体９の層の上に、
Al,Cu等からなる導体４の層が形成されている。
これらの層の上に、有機物絶縁層2a、熱拡散層3a、Si
3N4層8aおよび導体4aの層が、順次、積層して形成され
ている。
3N4層8aおよび導体4aの層が、順次、積層して形成され
ている。
上層の有機物絶縁層2aと、熱拡散層3aとの同一場所
に、スルーホール10bを形成し、上層の導体4aと、下層
の導体４とを接続している。
に、スルーホール10bを形成し、上層の導体4aと、下層
の導体４とを接続している。
なお、応力支持層の材料としては、Si3N4の他、SiO2,
Ta2O5,Al2O3等でもよい。
Ta2O5,Al2O3等でもよい。
次に、本実施例の多層配線基板の製造方法の一例につ
いて説明する。
いて説明する。
同図において、セラミック、金属等からなる基板１上
に、ポリイミドワニスのような有機物等を塗布焼成し、
平滑な面をもつ有機物絶縁層２が形成されている。
に、ポリイミドワニスのような有機物等を塗布焼成し、
平滑な面をもつ有機物絶縁層２が形成されている。
この有機物絶縁層２の表面上には、公知技術であるス
パッタリングによって、熱拡散層３であるSi層が形成さ
れている。さらに、このSi層の表面上には、公知技術で
あるRFスパッタリングによって、Si3N4層８が、50nm程
度形成されている。このSi3N4層８の表面上に、公知技
術であるスパッタリングにより、Cr,W等の材料を主成分
とする抵抗体９の層が形成されており、さらにこの抵抗
体９の層の表面上にAl,Cuの導体４の層が形成される。
この抵抗体９の層と導体４の層は、公知技術であるフォ
トエッチング法により、抵抗素子および配線とされてい
る。
パッタリングによって、熱拡散層３であるSi層が形成さ
れている。さらに、このSi層の表面上には、公知技術で
あるRFスパッタリングによって、Si3N4層８が、50nm程
度形成されている。このSi3N4層８の表面上に、公知技
術であるスパッタリングにより、Cr,W等の材料を主成分
とする抵抗体９の層が形成されており、さらにこの抵抗
体９の層の表面上にAl,Cuの導体４の層が形成される。
この抵抗体９の層と導体４の層は、公知技術であるフォ
トエッチング法により、抵抗素子および配線とされてい
る。
これらの層の上に、上記と同様の方法により、さら
に、有機物絶縁層2a、熱拡散層3a、Si3N4層8aおよび導
体4aの層を形成することを繰り返すことにより、所望の
多層配線基板を得ることができる。
に、有機物絶縁層2a、熱拡散層3a、Si3N4層8aおよび導
体4aの層を形成することを繰り返すことにより、所望の
多層配線基板を得ることができる。
本実施例における、熱拡散層3,3aは、上記第１の実施
例における熱拡散層と同様に作用する。
例における熱拡散層と同様に作用する。
Si3N4層8,8aは、製造工程中において発生する熱応力
による、導体、抵抗体等の変形や割れを防止する。ま
た、Si3N4層8,8aは、電気的絶縁物であるので、熱拡散
層３と抵抗体９の層との電気的絶縁、および、熱拡散層
3aと導体4aの層との電気的絶縁を確実にする。さらに、
製造工程中において、抵抗体９の層と熱拡散層３との、
相互拡散を防止し、抵抗素子の劣化を防ぐ効果もある。
による、導体、抵抗体等の変形や割れを防止する。ま
た、Si3N4層8,8aは、電気的絶縁物であるので、熱拡散
層３と抵抗体９の層との電気的絶縁、および、熱拡散層
3aと導体4aの層との電気的絶縁を確実にする。さらに、
製造工程中において、抵抗体９の層と熱拡散層３との、
相互拡散を防止し、抵抗素子の劣化を防ぐ効果もある。
従って、本実施例は、第１の実施例と同様に、熱によ
る抵抗の変化を防止でき、有機物絶縁層2,2aと導体4,4a
の熱膨張差よる、割れの発生を防止するだけではなく、
Si3N4層8,8aの存在により、層間の機械的強度、電気的
絶縁性の向上、抵抗素子の劣化防止を図り、一層信頼性
の高い多層配線基板を得ることができる。
る抵抗の変化を防止でき、有機物絶縁層2,2aと導体4,4a
の熱膨張差よる、割れの発生を防止するだけではなく、
Si3N4層8,8aの存在により、層間の機械的強度、電気的
絶縁性の向上、抵抗素子の劣化防止を図り、一層信頼性
の高い多層配線基板を得ることができる。
上記多層配線基板の適用の実施例としては、高性能計
算機、通信機器等の高密度多層配線基板として用いられ
る例がある。
算機、通信機器等の高密度多層配線基板として用いられ
る例がある。
［発明の効果］ 本発明によれば、電源投入中において、配線基板内に
発生する熱を、熱伝導率の高い層が、発熱部位より広い
面積に均等に伝え、拡散する。従って、局所的な蓄熱を
防止し、蓄熱による昇温を原因とする熱応力によって生
じる配線、抵抗体の断線等を防止することができる。
発生する熱を、熱伝導率の高い層が、発熱部位より広い
面積に均等に伝え、拡散する。従って、局所的な蓄熱を
防止し、蓄熱による昇温を原因とする熱応力によって生
じる配線、抵抗体の断線等を防止することができる。
また、電子計算機や通信機器等に、本発明に係る多層
配線基板を用いることにより、それらの信頼性の向上が
図れる。
配線基板を用いることにより、それらの信頼性の向上が
図れる。
第１図（ａ）から（ｄ）までは、本発明に係る多層配線
基板の第１の実施例の各製造段階における断面図、第2A
図は従来の多層配線基板の断面図、第2B図は従来の多層
配線基板の製造工程における応力状況および割れを示す
断面図、第３図は応力支持層を有する多層配線基板の導
体および応力支持層の割れを示す断面図、第４図は本発
明に係る多層配線基板の第２実施例を示す断面図であ
る。 １……基板、2,2a,2b……有機物絶縁層、3,3a……熱拡
散層、4,4a……導体、5,5a……応力支持層、６……熱応
力、７……破壊、8,8a……Si3N4層、９……抵抗体、10,
10a,10b……スルーホール、11……熱膨張。
基板の第１の実施例の各製造段階における断面図、第2A
図は従来の多層配線基板の断面図、第2B図は従来の多層
配線基板の製造工程における応力状況および割れを示す
断面図、第３図は応力支持層を有する多層配線基板の導
体および応力支持層の割れを示す断面図、第４図は本発
明に係る多層配線基板の第２実施例を示す断面図であ
る。 １……基板、2,2a,2b……有機物絶縁層、3,3a……熱拡
散層、4,4a……導体、5,5a……応力支持層、６……熱応
力、７……破壊、8,8a……Si3N4層、９……抵抗体、10,
10a,10b……スルーホール、11……熱膨張。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松崎 永二 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (56)参考文献 特開 平２−68980（ＪＰ，Ａ) 実開 昭54−9867（ＪＰ，Ｕ) 実開 平１−63136（ＪＰ，Ｕ)
Claims (7)
- 【請求項１】基板上に、絶縁層と、導体層又は抵抗体層
とが、順次積層されて構成された配線基板において、 前記絶縁層と、前記絶縁層に隣接する前記導体層又は前
記抵抗体層との間に、前記導体層又は前記抵抗体層で局
所的に発生した熱を分散させる熱拡散体層を設けたこと
を特徴とする配線基板。 - 【請求項２】請求項１において、 前記熱拡散体層と、前記熱拡散体層に隣接する層との間
に、両層間で生じた応力を支持する応力支持層を設けた
ことを特徴とする配線基板。 - 【請求項３】請求項１又は２において、 前記熱拡散体層の材料として、Siを用いることを特徴と
する配線基板。 - 【請求項４】請求項１又は２において、 前記熱拡散体層の厚みが0.2〜10μｍの範囲であること
を特徴とする配線基板。 - 【請求項５】回路の少なくとも一部を、請求項１、２、
３又は４記載の配線基板を用いて構成したことを特徴と
する電子機器。 - 【請求項６】基板上に、絶縁層と、導体層又は抵抗体層
とが、順次積層されて構成された配線基板において、 前記絶縁層と、前記絶縁層に隣接する前記導体層又は前
記抵抗体層との間に、シリコン（Si）の層を設けたこと
を特徴とする配線基板。 - 【請求項７】請求項６において、 前記シリコンの層の厚みが0.2〜10μｍの範囲であるこ
とを特徴とする配線基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1307232A JP2634469B2 (ja) | 1989-11-27 | 1989-11-27 | 配線基板 |
| US07/618,407 US5285016A (en) | 1989-11-27 | 1990-11-27 | Wiring board provided with a heat bypass layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1307232A JP2634469B2 (ja) | 1989-11-27 | 1989-11-27 | 配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03166787A JPH03166787A (ja) | 1991-07-18 |
| JP2634469B2 true JP2634469B2 (ja) | 1997-07-23 |
Family
ID=17966628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1307232A Expired - Lifetime JP2634469B2 (ja) | 1989-11-27 | 1989-11-27 | 配線基板 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5285016A (ja) |
| JP (1) | JP2634469B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1154696A (ja) * | 1997-08-01 | 1999-02-26 | Mitsubishi Electric Corp | 高周波多層誘電体基板およびマルチチップモジュール |
| US9521999B2 (en) | 2005-09-13 | 2016-12-20 | Arthrex, Inc. | Fully-threaded bioabsorbable suture anchor |
| US8343186B2 (en) | 2004-04-06 | 2013-01-01 | Arthrex, Inc. | Fully threaded suture anchor with transverse anchor pin |
| TW536794B (en) * | 1999-02-26 | 2003-06-11 | Hitachi Ltd | Wiring board and its manufacturing method, semiconductor apparatus and its manufacturing method, and circuit board |
| US7003641B2 (en) * | 2000-01-31 | 2006-02-21 | Commvault Systems, Inc. | Logical view with granular access to exchange data managed by a modular data and storage management system |
| US7993369B2 (en) | 2000-06-22 | 2011-08-09 | Arthrex, Inc. | Graft fixation using a plug against suture |
| JP2002353326A (ja) * | 2001-05-29 | 2002-12-06 | Mitsubishi Electric Corp | 半導体装置 |
| KR100688514B1 (ko) * | 2005-01-05 | 2007-03-02 | 삼성전자주식회사 | 다른 종류의 ｍｃｐ를 탑재한 메모리 모듈 |
| ATE498360T1 (de) | 2005-09-12 | 2011-03-15 | Arthrex Inc | Ösennahtanker |
| JP5594198B2 (ja) * | 2011-03-16 | 2014-09-24 | 富士通株式会社 | 電子部品及び電子部品組立装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3617816A (en) * | 1970-02-02 | 1971-11-02 | Ibm | Composite metallurgy stripe for semiconductor devices |
| JPS5365969A (en) * | 1976-11-26 | 1978-06-12 | Tokyo Shibaura Electric Co | Multilayer circuit board and method of producing same |
| JPS549867U (ja) * | 1977-06-24 | 1979-01-23 | ||
| US4993148A (en) * | 1987-05-19 | 1991-02-19 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a circuit board |
| US4782381A (en) * | 1987-06-12 | 1988-11-01 | Hewlett-Packard Company | Chip carrier |
| JPH064579Y2 (ja) * | 1987-10-15 | 1994-02-02 | 株式会社フジクラ | フレキシブルプリント配線板 |
| JPH0268980A (ja) * | 1988-09-03 | 1990-03-08 | Sharp Corp | 印刷配線板 |
-
1989
- 1989-11-27 JP JP1307232A patent/JP2634469B2/ja not_active Expired - Lifetime
-
1990
- 1990-11-27 US US07/618,407 patent/US5285016A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03166787A (ja) | 1991-07-18 |
| US5285016A (en) | 1994-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2634469B2 (ja) | 配線基板 | |
| JPH031538A (ja) | 半導体装置 | |
| JPH061795B2 (ja) | 多層配線構造体 | |
| JPH02177391A (ja) | 厚膜印刷多層配線基板 | |
| JP3565872B2 (ja) | 薄膜多層配線基板 | |
| JPH03151656A (ja) | 半導体素子実装用基板 | |
| JPS6155255B2 (ja) | ||
| JP3415563B2 (ja) | 半導体装置の製造方法 | |
| JP2000349447A (ja) | 多層プリント配線板と、その多層プリント配線板の製造方法 | |
| JP2002100841A (ja) | 多層回路基板 | |
| JP4089054B2 (ja) | 回路基板およびその製造方法 | |
| JP3227828B2 (ja) | 多層薄膜デバイスと薄膜の接続方法 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JP2663662B2 (ja) | 半導体装置の製造方法 | |
| JP3289430B2 (ja) | セラミック多層基板及びその製造方法 | |
| JPH06163814A (ja) | 薄膜抵抗体の形成方法 | |
| KR200309911Y1 (ko) | 다층 배선 | |
| KR100222124B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| JPH0618239B2 (ja) | 半導体装置 | |
| JPH04323895A (ja) | 薄膜多層回路基板とその製造方法 | |
| KR910000807Y1 (ko) | 반도체소자의 다층배선구조 | |
| JPS5885550A (ja) | 積層集積回路素子の製造方法 | |
| JPH0645448A (ja) | 半導体装置 | |
| JPS63169046A (ja) | 多層配線形成方法 | |
| JPH04206687A (ja) | 薄膜多層配線基板 |