JP4089054B2 - 回路基板およびその製造方法 - Google Patents

回路基板およびその製造方法 Download PDF

Info

Publication number
JP4089054B2
JP4089054B2 JP33793198A JP33793198A JP4089054B2 JP 4089054 B2 JP4089054 B2 JP 4089054B2 JP 33793198 A JP33793198 A JP 33793198A JP 33793198 A JP33793198 A JP 33793198A JP 4089054 B2 JP4089054 B2 JP 4089054B2
Authority
JP
Japan
Prior art keywords
wiring layer
layer
surface wiring
plating
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33793198A
Other languages
English (en)
Other versions
JP2000165040A (ja
Inventor
賢吾 岡
長坂  崇
浅井  康富
真治 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP33793198A priority Critical patent/JP4089054B2/ja
Publication of JP2000165040A publication Critical patent/JP2000165040A/ja
Application granted granted Critical
Publication of JP4089054B2 publication Critical patent/JP4089054B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、基板上に形成された表面配線層及び該表面配線層上に形成されためっき層により構成される電極部と、該電極部と電気的に接続され回路を構成する厚膜状の抵抗体とを有する回路基板、および該回路基板の製造方法に関する。
【0002】
【従来の技術】
近年、厚膜抵抗体を有する回路基板において、高機能化・高集積化の要求から高多層化が可能なセラミック積層基板の需要が増加している。その一般的な断面構成を図4(a)に示す。
図4(a)に示す回路基板は、複数のセラミック基板(層)J1を積層してなる積層基板J2からなり、積層基板J2の内部に形成された内部配線層J3と、積層基板J2の一面側に露出するように形成され内部配線層J3と電気的に接続された表面電極部J4とを備え、積層基板J2の一面側において、表面電極部J4と電気的に接続されて回路を構成する厚膜状の抵抗体(通常、LaB6 )J5が形成されたものである。
【0003】
しかしながら、このような積層基板J2は、図4(b)に示す様な単層のセラミック基板J6上に印刷手法のみを用いて回路を形成するタイプ(図4(b)中、J7は配線層)に比べ、多くの層を有するため工数の増加などにより価格が高い。このため低価格化の要望が強い。
ここで、積層基板J2における表面電極部J4と抵抗体J5との接続部分の詳細構造を図5に示す。例えば、従来の接続部分は、図5(a)に示す様な構成であった。即ち、表層のセラミック基板J1上に表面配線層J8及びめっき層J10を順次形成した後に、厚膜Cu導体層J9及び厚膜Cu導体からなる電極部J11を形成する。これら各層J8〜J11により、表面電極部J4が構成される。そして、厚膜Cu導体からなる電極部J11に、厚膜抵抗体J5の一部が重なるように形成される。
【0004】
ここで、表面配線層J8は、セラミック基板J1との接合性の良いものとして、一般的にW(タングステン)、Mo(モリブデン)等が用いられ、めっき層J10は、表面配線層J8及び厚膜Cu導体層J9の接合を確保するためのもので、Cu(銅)めっき、Ni(ニッケル)めっき、Au(金)めっき等が通常用いられる。
【0005】
また、図5(a)よりも更に低価格化が可能な接続部分の構造として、図5(b)に示す構造がある。これは、表層のセラミック基板J1上に表面配線層J8及びめっき層J10を順次形成することで、厚膜抵抗体J5と接続される表面電極部J4を構成し、この表面電極部J4を形成するめっき層J10に、直接厚膜抵抗体J5を形成することで、厚膜Cu導体層J9を不要としたものである。これにより使用材料及び工数が低減しコストダウンを可能とする。このようなものとしては、例えば、特開昭59−32194号公報に記載のものがある。
【0006】
【発明が解決しようとする課題】
しかしながら、本発明者等の検討によれば、上記図5(b)に示す接続構造の様に、めっき層J10に直接厚膜抵抗体J5を形成すると、温湿度環境下にて抵抗値が大きく変化する問題が生じることがわかった。これは、次の要因によるものである。ここで図6(a)〜(c)は、上記図5(b)に示す接続構造において発生する上記問題の要因を説明する図である。
【0007】
上記図5(b)に示す接続構造においては、図6(a)に示す様に、表面配線層J8に形成されるめっき層J10の端部J12は、表面配線層J8よりもはみ出してセラミック基板J1上に直接形成される(はみ出し部H)。これは、めっき層J10の形成過程において、めっき層J10の厚みをその機能上必要なものとする場合に必然的に生じるものである。一般的に用いられるめっき層は、セラミック基板との接合性が低いことは公知であり、このはみ出し部Hにおける接合が不十分となるため、抵抗値が大きく変化する。
【0008】
更に、図6(b)に示す様に、表面配線層J8及びめっき層J10からなる表面電極部J4の端部は急峻な形状であり、このような表面電極部J4に厚膜抵抗体J5を形成したものを温湿度環境下に置くと、表面配線層J8、めっき層J10及び厚膜抵抗体J5等の温度特性によって、局部的に過大な応力集中が生じ厚膜抵抗体J5に微細な亀裂が生じ抵抗値が変化する。
【0009】
また、めっき層J10の端部J12が形状変化を生じる場合もある。図6(c)に示す様に、めっき層J10の端部J12が変化すると、それまでの電気的な導通経路が変化するため抵抗値が変化する形となる。更に、めっき層J10の端部J12の変化の程度によっては、厚膜抵抗体J5に微細な亀裂が生じ、異常な程の抵抗値変化に至る。該抵抗値変化は最悪の場合、製品の機能不良となる。
【0010】
これらの要因によって、上記図5(b)に示す接続構造においては、温湿度環境下にて抵抗値が大きく変化してしまうのであるが、このような問題は、単層のセラミック基板上において、厚膜抵抗体と接続される電極部を表面配線層とめっき層とから構成した回路基板の場合にも、同様に起こりうると考えられる。
本発明は上記問題に鑑み、基板上に形成される表面配線層及びめっき層により、厚膜状の抵抗体と電気的に接続される電極部を構成してなる回路基板において、電極部及び抵抗体における抵抗値変化を抑制することを目的とする。
【0011】
【課題を解決するための手段】
本発明は、厚膜抵抗体と電気的に接続される電極部において、表面配線層上に形成されるめっき層の端部を表面配線層からはみ出させないこと、及び、該電極部と厚膜抵抗体との接続部分に過大な応力集中を生じさせないことに着目して、成されたものである。
【0012】
即ち、請求項1記載の発明では、一面(11a)に露出するように表面配線層(16)が形成された基板(10)の該一面(11a)における表面配線層(16)の周囲部分に、その厚みが表面配線層(16)よりも厚い絶縁層(20)を、表面配線層(16)を取り囲むように形成した後、表面配線層(16)と絶縁層(20)との厚みの差によって形成される段差を埋めるように、表面配線層(16)の露出面にめっき層(18)を形成し、続いて、基板(10)の一面(11a)側において、めっき層(18)及び絶縁層(20)の表面に、厚膜状の抵抗体(30)を形成することを特徴としている。
【0013】
本発明の製造方法により製造された回路基板によれば、表面配線層(16)の周囲部分を取り囲む絶縁層(20)によって、めっき層(18)の端部は表面配線層(16)の端部からのはみ出しが抑制され、且つ形状を確定されるため、めっき層(18)と基板(10)との不安定な接合部分を無くすことができると共に、抵抗値変化を誘発するようなめっき層(18)の端部の形状変化を抑止することができる。
【0014】
また、本発明の製造方法により製造された回路基板によれば、めっき層(18)を、表面配線層(16)と絶縁層(20)との厚みの差によって形成される段差を埋めるように形成することで、めっき層(18)の表面と絶縁層(20)の表面とを平坦に近くでき、その上に形成された厚膜状の抵抗体(30)の膜断面形状も平坦に近いものとなり、抵抗体(30)への局部的な応力集中が回避され亀裂の発生も無くなる。
【0015】
従って、本発明によれば、表面配線層及びめっき層により、厚膜状の抵抗体と電気的に接続される電極部を構成してなる回路基板において、電極部及び抵抗体における抵抗値変化を抑制することができる回路基板を製造する製造方法を提供できる。
【0019】
お、上記した括弧内の符号は、後述する実施形態記載の具体的手段との対応関係を示す一例である。
【0020】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。本実施形態は、複数のセラミック基板が積層された積層基板を有し、基板内部に形成された内部配線層を、一面側に露出形成された表面配線層及びめっき層との2層構造からなる表面電極部に電気的に接続し、更に、表面電極部と厚膜状の抵抗体とを電気的に接続してなる回路基板について、本発明を適用したものである。図1及び図2に、本実施形態に係る回路基板(図2(c)参照)を製造する製造工程を模式的な断面図として示す。以下、製造工程順に説明していく。
【0021】
まず、図1(a)に示す様に、酸化アルミニウム(アルミナ)を有機バインダ等によってシート状とした複数枚(本例では4枚)のセラミック基板としてのアルミナシート11〜14を用意し(シート用意工程)、これら各シート11〜14に対して、後述の内部配線層15を形成するための貫通孔15aを、パンチング等の打ち抜きによって形成する(貫通孔形成工程)。
【0022】
次に、図1(b)に示す配線層形成工程を行う(図1(b)では、アルミナシート11及び12のみ図示)。W、Mo等の材料を、各シート11〜14毎に貫通孔15aに充填し、上記内部配線層15を所定パターンにて形成する。また、同じ材料を用いて、アルミナシート11の一面11aに、表面配線層16を所定パターンにて形成するとともに、アルミナシート14の一面14aに、裏面配線層17を所定パターンにて形成する(なお、裏面配線層17は図2(a)参照)。
【0023】
一方、上記アルミナシート11〜14以外に、本発明でいう絶縁層に相当するアルミナシート20を用意する(絶縁層用意工程)。このアルミナシート20は、図1(c)に示す様に、アルミナシート11の一面11aの表面配線層16に対応したパターンを有する貫通孔21が、予めパンチング等によって形成されており、また、その厚みが表面配線層16よりも厚いものである。
【0024】
次に、図2(a)に示す様に、各配線層15〜17が所望のパターンに加工された各アルミナシート11〜14及び図1(c)に示すアルミナシート20を積層する(積層体形成工程)。具体的には、全てのアルミナシート11〜14、20を順に重ねて加圧を行い、焼成(例えば約1600℃前後)することにより、図2(a)に示す積層体200を得る。
【0025】
得られた積層体200は、積層された複数の層としてのアルミナシート11〜14により形成された積層基板(本発明でいう基板)10と、アルミナシート(本発明でいう絶縁層)20とから構成される。ここで、積層基板10において、アルミナシート11の一面11aが積層基板10の一面に相当し、アルミナシート14の一面14aが積層基板10の他面に相当する。
【0026】
そして、積層基板10は、その内部に、各シート11〜14の間で電気的導通をとるための内部配線層15が形成され、その一面11aに、表面配線層16が露出するように形成されたものとなっている。また、アルミナシート14の一面(積層基板10の他面)14aに露出する裏面配線層17は、コンデンサ等の部品が接続されるようになっている。
【0027】
そして、積層基板10の一面11aにおける表面配線層16は、その周囲部分を、表面配線層16よりも厚いアルミナシート(絶縁層)20の貫通孔21の内壁にて、取り囲まれている。
次に、この積層体200から本実施形態に係る回路基板を形成するまでの工程について述べる。なお、図2(b)及び(c)においては、積層基板10のうちアルミナシート11よりも一面10a側に位置する部分の構成を示し、他の部分は省略してある。
【0028】
まず、積層体200を図2(b)に示すめっき工程に供する。めっき層18は、積層体200における表面配線層16の露出面に、表面配線層16とアルミナシート20との厚みの差によって形成される段差Dを埋めるように、例えば選択的な形成が可能な無電解めっき法等により形成する。めっき層18は、表面配線層16と後述の抵抗体30との接合を確保するためのもので、Cuめっき、Niめっき、Auめっき等が通常用いられる。
【0029】
なお、表面配線層16は、アルミナシートとの接合性の良いものとして、W、Mo等が用いられるが、これらの材料は、積層体200が例えば1600℃程度の高温で焼成されるため、それに対する耐熱性を必要とするが故に選択されるものである。そして、このようなW、Mo等の材料と抵抗体の材料(LaB6 (硼化ランタン)等)との接合性が弱いため、めっき層が必要とされるのである。
【0030】
このめっき工程により、表面配線層16と該表面配線層16の上に形成されためっき層18との2層構造からなる表面電極部19が、その周囲部分をアルミナシート20の貫通孔21の内壁にて、取り囲まれた形態で、積層基板10の一面11aに形成される。
そして、表面配線層16の周囲部分を取り囲むアルミナシート20によって、めっき層18の端部が表面配線層16の端部からはみ出すことが無く、めっき層18は表面配線層16の上に形成されている。また、めっき層18を、表面配線層16とアルミナシート20との厚みの差によって形成される段差Dを埋めるように形成することによって、めっき層18の表面とアルミナシート20の表面とが平坦に近くなっている。
【0031】
上記めっき工程に続いて、図2(c)に示す抵抗体形成工程を行う。抵抗体30は、積層基板10の一面11a側において、めっき層18及びアルミナシート20の表面に、印刷、焼成する等により厚膜状に形成する。厚膜状の抵抗体30としては、硼化ランタン(LaB6 )、銅・ニッケル、酸化錫及び珪素等から選択される物質を主成分としたものである。
【0032】
こうして、図2(c)に示す回路基板100が出来上がる。実際には、上記各工程に加えて、裏面配線層17に上記コンデンサ等の部品を接続する等の工程を行うことにより、各層15〜18、抵抗体30及び上記コンデンサ等の部品により、回路基板100の配線部が構成される。
ところで、本実施形態によれば、めっき層18の端部が表面配線層16の端部からはみ出していないため、例えば上記図5(a)に示しためっき層とセラミック基板との接合部分(上記はみ出し部H)のような不安定な接合部分を無くすことができる。
【0033】
また、めっき層18の端部は、アルミナシート20の貫通孔21の内壁によって、形状を確定されるために、例えば上記図5(c)に示した抵抗値変化を誘発するようなめっき層の端部の形状変化を抑止することができる。
また、本実施形態によれば、めっき層18の表面とアルミナシート20の表面とが平坦に近く、その上に厚膜状の抵抗体30を形成している。そのため、抵抗体30自体も緩やかで平坦に近い厚膜形態とでき、抵抗体30の膜断面形状も平坦に近いものとなり、抵抗体30への局部的な応力集中が回避され亀裂の発生も無くなる。
【0034】
このように、本実施形態によれば、従来、例えば温湿度環境下において発生していた表面配線層、めっき層、厚膜抵抗体及びセラミック基板の各材料物性の差(温度特性)による接続部の接続状態及び形状変化の発生、また、亀裂の発生を防止できるため、抵抗体30及び表面電極部19における抵抗値変化を抑制することができる。
【0035】
(他の実施形態)
なお、アルミナシート11の一面11aの表面配線層16に対応したパターンを有するアルミナシート20の貫通孔21の大きさは、図3に示す様に、表面配線層16よりも小さくてもよい。この図3に示す構成も、上記実施形態と同様の製造方法により製造することができ、同様の効果を奏する。
【0036】
また、上記実施形態において、アルミナシート20を配置する代わりに、積層基板10の一面11aの表面配線層16の周囲部分に、無機ガラス等の絶縁材料を印刷、焼成する等により絶縁層として形成しても良い。
この場合、例えばアルミナシート11〜14のみで、上記実施形態と同様に、積層体形成工程までを行い、積層基板10を形成した後、上記絶縁材料の形成(表面配線層16よりも厚く形成する)を行い、続いて、上記実施形態と同様に、めっき、抵抗体形成の各工程を行う。
【0037】
また、積層基板を構成する複数の層としてはアルミナシート以外のセラミック基板、例えば、窒化アルミニウムやムライト等の基板であってもよい。また、セラミック基板でなくともよい。
また、積層基板の一面に形成された表面電極部の全てに、厚膜状の抵抗体が電気的に接続されていなくともよい。
【0038】
また、基板の一面のうち表面配線層の周囲部分に形成される絶縁層は、少なくとも表面配線層を取り囲んでいればよく、該周囲部分以外の全ての基板の一面に形成されていなくても良い。
更に、前記絶縁層は厚膜状の抵抗体が形成される対向する表面配線層間のみに形成されていても良い。
【0039】
また、本発明は、上記積層基板に限定されるものではなく、単層のセラミック基板上において、厚膜抵抗体と接続される電極部を表面配線層とめっき層とから構成した回路基板にも適用できる。その場合、単層のセラミック基板上における表面配線層の周囲部分に、その厚みが表面配線層よりも厚い絶縁層を、表面配線層を取り囲むように形成し、上記実施形態と同様に、めっき工程、抵抗体形成工程を行えばよい。
【図面の簡単な説明】
【図1】本発明の実施形態に係る回路基板の製造方法を示す工程図である。
【図2】図1に続く製造方法を示す工程図である。
【図3】本発明の他の実施形態を示す図である。
【図4】従来の一般的な回路基板の構成を示す模式図である。
【図5】従来の回路基板における表面電極部と抵抗体との接続部分の詳細構造を示す模式図である。
【図6】従来の回路基板における問題点を説明する説明図である。
【符号の説明】
10…積層基板、11〜14…アルミナシート、11a…積層基板の一面、
15…内部配線層、16…表面配線層、18…めっき層、19…表面電極部、
20…アルミナシート(絶縁層)、30…抵抗体。

Claims (1)

  1. 一面(11a)に露出するように表面配線層(16)が形成された基板(10)の前記一面(11a)における前記表面配線層(16)の周囲部分に、その厚みが前記表面配線層(16)よりも厚い絶縁層(20)を、前記表面配線層(16)を取り囲むように形成する工程と、
    この工程の後、前記表面配線層(16)と前記絶縁層(20)との厚みの差によって形成される段差を埋めるように、前記表面配線層(16)の露出面にめっき層(18)を形成する工程と、
    続いて、前記基板(10)の一面(11a)側において、前記めっき層(18)及び前記絶縁層(20)の表面に、厚膜状の抵抗体(30)を形成する工程と、を有することを特徴とする回路基板の製造方法。
JP33793198A 1998-11-27 1998-11-27 回路基板およびその製造方法 Expired - Fee Related JP4089054B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33793198A JP4089054B2 (ja) 1998-11-27 1998-11-27 回路基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33793198A JP4089054B2 (ja) 1998-11-27 1998-11-27 回路基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2000165040A JP2000165040A (ja) 2000-06-16
JP4089054B2 true JP4089054B2 (ja) 2008-05-21

Family

ID=18313354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33793198A Expired - Fee Related JP4089054B2 (ja) 1998-11-27 1998-11-27 回路基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP4089054B2 (ja)

Also Published As

Publication number Publication date
JP2000165040A (ja) 2000-06-16

Similar Documents

Publication Publication Date Title
JP5550280B2 (ja) 多層配線基板
JP4034477B2 (ja) インターポーザ及びその製造方法とそれを用いた回路モジュール
KR20040047566A (ko) 신뢰도 개선을 위한 향상된 고주파 비아의 상호 접속
JP2003304072A (ja) 多層配線基板及びその製造方法
JP2634469B2 (ja) 配線基板
JP2006287063A (ja) 電子部品
JP4089054B2 (ja) 回路基板およびその製造方法
JPH11135356A (ja) 積層セラミックコンデンサ
JP3227648B2 (ja) 多層回路基板及びその製造方法
JPH0855727A (ja) 積層型電子部品
JPH1140460A (ja) 積層セラミック電子部品
JP4006870B2 (ja) 回路基板
JP2004165343A (ja) 積層型セラミック電子部品およびその製造方法
JPH08172273A (ja) セラミック配線基板及びその実装構造体
JP4006860B2 (ja) 配線基板およびその製造方法
JP4019543B2 (ja) 回路基板の製造方法
JP2000124063A (ja) セラミック電子部品
JP3289430B2 (ja) セラミック多層基板及びその製造方法
JPH0432297A (ja) 多層配線基板及びその製造方法
JP2002026527A (ja) 積層配線基板及びその製造方法
JP2874686B2 (ja) 多層基板
JP3565872B2 (ja) 薄膜多層配線基板
JPH10284838A (ja) 多層回路基板及びその実装方法
JPS6244536Y2 (ja)
JP2000133506A (ja) 抵抗体付き配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080218

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees