JP4006870B2 - 回路基板 - Google Patents
回路基板 Download PDFInfo
- Publication number
- JP4006870B2 JP4006870B2 JP04535099A JP4535099A JP4006870B2 JP 4006870 B2 JP4006870 B2 JP 4006870B2 JP 04535099 A JP04535099 A JP 04535099A JP 4535099 A JP4535099 A JP 4535099A JP 4006870 B2 JP4006870 B2 JP 4006870B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- protective film
- layer
- electrode portion
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Description
【発明の属する技術分野】
本発明は、基板上に形成された最外層がめっき層である電極部を保護膜で被覆してなる回路基板に関する。
【0002】
【従来の技術】
近年、厚膜抵抗体を有する回路基板において、高機能化・高集積化の要求から高多層化が可能なセラミック積層基板の需要が増加している。その一般的な断面構成を図7(a)に示す。
図7(a)に示す回路基板は、複数のセラミック基板(層)J1を積層してなる積層基板J2からなり、積層基板J2の内部に形成された内部配線層J3と、積層基板J2の一面側に露出するように形成され内部配線層J3と電気的に接続された表面電極部J4とを備え、積層基板J2の一面側において、表面電極部J4と電気的に接続されて回路を構成する厚膜抵抗体(通常、LaB6 )J5が形成されたものである。
【0003】
しかしながら、このような積層基板J2は、図7(b)に示す様な単層のセラミック基板J6上に印刷手法のみを用いて回路を形成するタイプ(図7(b)中、J7は配線層)に比べ、多くの層を有するため工数の増加などにより価格が高い。このため低価格化の要望が強い。
ここで、積層基板J2における表面電極部J4と厚膜抵抗体J5との接続部分の詳細構造を図8に示す。例えば、従来の接続部分は、図8(a)に示す様な構成であった。即ち、表層のセラミック基板J1上に表面配線層J8及びめっき層J10を順次形成した後に、厚膜Cu導体層J9及び厚膜Cu導体からなる電極部J11を形成する。これら各層J8〜J11により、表面電極部J4が構成される。そして、厚膜Cu導体からなる電極部J11に、厚膜抵抗体J5の一部が重なるように形成される。
【0004】
ここで、表面配線層J8は、セラミック基板J1との接合性の良いものとして、一般的にW(タングステン)、Mo(モリブデン)等が用いられ、めっき層J10は、表面配線層J8と厚膜Cu導体層J9の接合を確保するためのもので、Cu(銅)めっき、Ni(ニッケル)めっき、Au(金)めっき等が通常用いられる。
【0005】
また、図8(a)よりも更に低価格化が可能な接続部分の従来構造として、図8(b)に示す構造がある。これは、表層のセラミック基板J1上に表面配線層J8及びめっき層J10を順次形成することで、厚膜抵抗体J5と接続される表面電極部J4’を構成し、この表面電極部J4’の最外層を形成するめっき層J10に直接厚膜抵抗体J5を形成することで、厚膜Cu導体層J9を不要としたものである。これにより使用材料及び工数が低減しコストダウンを可能とする。
【0006】
また、通常、上記したセラミック基板は何れも、その最表面部のほぼ全面に、特に厚膜抵抗体J5並びに表面電極部J4、J4’を外気から保護することを目的として、無機ガラス等の保護膜J12が形成されるものである。保護膜J12の接合は一般に接する下地材料J1、J5、J9、J10の凹凸部におけるアンカー効果と該下地材料表面に点在する酸化物との反応によって確保されるものである。
【0007】
【発明が解決しようとする課題】
ところで、上記の従来構造においては、表面電極部J4の厚膜Cu導体層J9は、その構成材料及び焼結状態から表面の凹凸部及び酸化物が比較的多く存在するため、容易に接合性を確保できるものであった。また、セラミック部J1及び厚膜抵抗体部J5も同様である。
【0008】
このため、厚膜Cu導体層J9を最外層とした表面電極部J4を有する従来構造では、保護膜J12材料の選定において接合性の重要性は低かった(どのような材料でも接合性に問題はなかった)。
しかしながら、本発明者等の検討によれば、図8(b)に示すめっき層J10により表面電極部J4’の最外層を構成する構造においては、めっき層J10表面部の凹凸部及び酸化物が厚膜Cu導体層J9に比べて非常に少ないため、従来構造に用いられている保護膜J12をそのまま用いると保護膜J12とめっき層J10間における接合性が十二分に確保出来ず、最悪の場合には図8(c)に示すような剥離が生じ、保護膜J12としての機能を得ることの出来ない事態に至る問題がある。これは次の理由による。
【0009】
セラミック積層基板に用いられる保護膜J12の材料としては、その焼成温度より約50〜100℃低い温度にて軟化し、かつ、焼成ピーク温度付近にて結晶化するものが大半である。このことから、従来用いられている保護膜J12材料の形成過程における保護膜J12材料の下地材料J9、J10との接合に要される濡れ時間は通常約5〜10分程度となる。但し、このような条件下においても下地材料が厚膜Cu導体層J9からなる従来構造(図8(a)参照)においては、保護膜J12の接合は前述の理由により十分に確保されていた。
【0010】
しかしながら、厚膜Cu導体層J9に比べ表面の凹凸部及び酸化物が少ないCu等のめっき層J10により電極部を構成する構造(図8(b)参照)においては、保護膜J12材料のめっき層J10に対して要する濡れ時間としては不十分なため、良好な接合性を得ることが出来ない。そのため、上述のように、図8(c)に示す様な保護膜J12の剥離等が発生し、保護膜J12の形成により確保すべき機能が損なわれるものである。
【0011】
ちなみに、上記問題を解決する手法としては、そもそもめっき層J10を露出させない構造、例えば、めっき層J10全面を保護膜J12との接合性の良好な厚膜抵抗体J5あるいは接合補助層等にて覆うことが考えられるが、前者は、めっき層J10全面を確実に覆うためには従来の約2倍の厚膜抵抗体材料が必要となり、後者は、接合補助層形成のための材料及び工数が必要となるなど、材料費並びに加工費が増加しコストアップは避けられない。
【0012】
また、めっき層J10表面に機械的手法、化学的手法により凹凸部又は、酸化物を形成するものも考えられるが、同様に材料・工数が増加する。
本発明は上記問題に鑑み、セラミック基板の一面に形成され最外層にめっき層を有する電極部と該電極部を被覆する保護膜との接合性を向上させることを目的とする。
【0013】
【課題を解決するための手段】
本発明は、少なくとも一面に最外層にめっき層を有する電極部が配置されるセラミック基板において、電極部形状を工夫し保護膜と接合性の良いセラミック部分を任意に露出させることで、めっき層に接するように形成される保護膜とめっき層との接合不良を回避することに着目し、成されたものである。
【0014】
即ち、請求項1記載の発明では、セラミック基板(10)の一面(10a)に形成され最外層にめっき層(18)を有する電極部(19)と該電極部を被覆する保護膜(30)とを備える回路基板において、該電極部に、該めっき層の表面から該セラミック基板の一面まで貫通する穴部(21)を形成し、該保護膜を該穴部を通して該セラミック基板の一面に接合したことを特徴としている。
【0015】
それによって、電極部(19)のうち穴部(21)においては、保護膜(30)に対して接合性の良いセラミック部分と該保護膜とが接するため、良好な接合性を確保でき、該穴部以外のめっき層(21)と該保護膜とが接する部分、即ち接合性の弱い部分を補助することができ、結果として、電極部とこれを被覆する保護膜との接合性を向上させることができる。
【0016】
また、請求項2記載の発明では、セラミック基板(10)の一面(10a)において、電極部(19)の一部と電気的に接続するように厚膜状の抵抗体(20)を形成し、電極部および抵抗体を覆うように保護膜(30)を形成し、電極部における抵抗体との接続部および該接続部以外の部位、または電極部における抵抗体との接続部以外の部位に穴部(21)を形成したことを特徴とし、厚膜抵抗体を有する回路基板に適用可能としたものである。
【0017】
また、請求項3記載の発明は、複数のセラミック層(11〜14)を積層してなり内部に内部配線層(15)が形成された積層基板(10)と、該積層基板の一面(10a)に形成され該内部配線層と電気的に接続された表面配線層(16)、及び該表面配線層の上に形成されためっき層(18)の2層構造からなる電極部(19)と、該積層基板の一面に形成され、該電極部の一部と電気的に接続されて回路を構成する厚膜状の抵抗体(20)と、該積層基板の一面において該電極部および該抵抗体を覆うように形成された保護膜(30)と、を有する回路基板に関して成されたものである。
【0018】
そして、請求項3記載の発明では、電極部における抵抗体との接続部および該接続部以外の部位、または電極部における抵抗体との接続部以外の部位に、該めっき層の表面から該積層基板の一面まで貫通する穴部(21)を形成し、該保護膜を該穴部を通して該積層基板の一面に接合したことを特徴としており、請求項1記載の発明と同様の作用効果を発揮することができる。
【0019】
また、請求項4記載の発明のように、上記穴部(21)を複数個形成したものとすれば、より確実に請求項1記載の発明と同様の作用効果を発揮することができる。
なお、上記した括弧内の符号は、後述する実施形態記載の具体的手段との対応関係を示す一例である。
【0020】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。本実施形態は、複数のセラミック層が積層された積層基板を有し、該基板内部に形成された内部配線層を、一面側に露出形成された表面配線層及びめっき層との2層構造からなる表面電極部に電気的に接続し、更に、表面電極部と厚膜状の抵抗体とを電気的に接続し、該電極部および該抵抗体を保護膜にて被覆してなる回路基板について、本発明を適用したものである。
【0021】
図1は、本実施形態に係る回路基板100の断面構成の模式図である。回路基板100は、複数(図示例では4枚)のセラミック層11〜14が積層された積層基板(本発明でいうセラミック基板にも相当)10を有する。複数のセラミック層11〜14は、例えばアルミナ、窒化アルミニウム、ムライト等から構成されている。本例では、アルミナシートが積層されたものとしている。
【0022】
積層基板10の内部には、内部配線層15が形成されており、積層基板10の一面10aには、内部配線層15と導通する表面配線層16が形成され、他面10bには、内部配線層15と導通する裏面配線層17が形成されている。ここで、裏面配線層17は、例えば、コンデンサや抵抗等の部品が接続される部品接続電極部として構成されている。
【0023】
これら各配線層15〜17は、WやMo等の導体から構成され、さらに、表面配線層16の表面には、表面配線層16と後述の抵抗体20との接合を確保するため、Cu、Ni、Au等のめっきによるめっき層18が形成されている。ここで、表面配線層16とめっき層18とにより、めっき層18を最外層とする表面電極部(本発明でいう電極部)19が構成されるが、その詳細については後述する。
【0024】
また、積層基板10の一面10aには、表面電極部19の一部と電気的に接続(導通)されて回路を構成する厚膜状の上記抵抗体20が形成されている。抵抗体20は、硼化物(例えばランタン、タンタル等)、銅・ニッケル、酸化錫、珪素、珪化物などを主成分とした厚膜等からなり、積層基板10の一面10aにおけるめっき層18の表面を含む部分に形成され、めっき層18を介して表面配線層16と電気的に接続されている。そして、これら各層15〜18及び抵抗体20により、回路基板100の回路部が構成されている。
【0025】
また、積層基板10の一面10aには、回路基板100の回路部を保護するための保護膜30が、表面電極部19及び抵抗体20を覆うように形成されている。保護膜30は、例えば、従来と同様、酸化亜鉛を主成分とする無機ガラス等を採用することができる。
ここで、図2(a)は図1の丸で囲んだA部分を拡大したものであるが、他の表面電極部19と保護膜30との接続部も同様の構成である。また、図2(b)は図2(a)のB矢視図であり、図2(b)中のC−C断面が図2(a)に相当する。
【0026】
表面電極部19においては、抵抗体20との接続部及び該接続部以外の部位に、最外層であるめっき層18の表面から表面配線層16を通って積層基板10の一面10aまで貫通する穴部21が複数個形成されており、保護膜30は、穴部21を埋めつつ穴部21を通して積層基板10の一面10aに接合されている。つまり、本実施形態は、表面電極部19と保護膜30との接続において、表面電極部19のうち穴部21では保護膜30とセラミック層11とが接し、それ以外の部位では保護膜30とめっき層18とが接するという独自の接続構造を有する。
【0027】
かかる構成を有する回路基板100の製造方法について述べる。図3及び図4は、回路基板100の製造方法を工程順に示す模式的断面図であり、上記図1の断面に対応している。また、図5は各工程途中の詳細説明図であり、上記図2(a)の断面つまり図1に示すA部の拡大断面に対応する。
まず、図3(a)に示す様に、酸化アルミニウム(アルミナ)を有機バインダ等によってシート状とした複数枚(本例では4枚)のセラミック層としてのアルミナシート11〜14を用意し(シート用意工程)、これら各シート11〜14に対して、後述の内部配線層15を形成するための貫通孔15aを、パンチング等の打ち抜きによって形成する(貫通孔形成工程)。
【0028】
次に、図3(b)に示す配線層形成工程を行う(図3(b)では、アルミナシート11及び12のみ図示)。W、Mo等の材料を、各シート11〜14毎に貫通孔15aに充填し、上記内部配線層15を所定パターンにて形成する。また、同じ材料を用いて、アルミナシート11の一面(最終的に積層基板10の一面10aとなる)11aに表面配線層16を、アルミナシート14の一面(最終的に積層基板10の他面10bとなる)14aに裏面配線層17を、それぞれ所定パターンにて形成する。
【0029】
このとき、表面配線層16は、図5(a)に示す様に、アルミナシート11の一面11aにおいて最終的に穴部21が形成される部位に存在しないように、パターニング形成する。
次に、図4(a)に示す様に、各配線層15〜17が所望のパターンに加工された各アルミナシート11〜14を積層する(積層体形成工程)。具体的には、全てのアルミナシート11〜14を順に重ねて加圧を行い、焼成(例えば約1600℃前後)することにより、積層基板10を得る。
【0030】
次に、この積層基板10を図4(b)に示すめっき工程に供する。めっき層18は、積層基板10における表面配線層16の露出面に、例えばCu、Ni、Au等の導体金属を用いて電気めっき法等により選択的に形成する。これにより、図5(b)に示す様に、表面配線層16と該表面配線層16の上に形成されためっき層18との2層構造からなりかつ穴部21を有する表面電極部19が、積層基板10の一面10aに形成される。
【0031】
なお、表面配線層16は、アルミナシートとの接合性の良いものとして、W、Mo等が用いられるが、これらの材料は、積層基板10が例えば1600℃程度の高温で焼成されるため、それに対する耐熱性を必要とするが故に選択されるものである。そして、このようなW、Mo等の材料と抵抗体の材料(LaB6 (硼化ランタン)等)との接合性が弱いため、めっき層が必要とされるのである。
【0032】
続いて、図4(c)に示す抵抗体形成工程を行う。抵抗体20は、積層基板10の一面10aにおいて、その一部が表面電極部19に接するように、上記の硼化ランタン等から選択される物質を主成分としたペースト材料を用いて、印刷、焼成する等により厚膜状に形成する。抵抗体20の形成後の表面電極部19部分の拡大図を図5(c)に示す。
【0033】
次に、積層基板10の一面10aに保護膜30を形成する。具体的には、ペースト状の無機ガラスを、表面電極部19及び抵抗体20を少なくとも覆うように、塗布し、焼成することで形成できる。
こうして、上記図1に示す回路基板100が出来上がる。実際には、上記各工程に加えて、裏面配線層17に上記コンデンサ等の部品を接続する等の工程を行うことにより、各層15〜18、抵抗体20及び上記コンデンサ等の部品により、回路基板100の回路部が構成される。
【0034】
ところで、本実施形態によれば、表面電極部19のうち穴部21においては、保護膜30に対して接合性の良いセラミック層11と保護膜30とが接するため、表面電極部19と保護膜30との接合性を向上させることができる。
これは、上記図8(a)に示す従来構造における厚膜Cu導体層J9表面に点在する酸化物による接合と同様の働きによるものであり、複数個の穴部21に対応して複数点在する良好な接合部分によって、接合性の弱い部分(即ちめっき層18と保護膜30とが接する部分)を補助し、保護膜30全体の接合性を確保し剥離を抑制するためである。
【0035】
ここで、上記穴部21は保護膜30の接合性が確保されるならば、1つであっても複数個であってもよい。また、その形状は円形、角形に限らず、電気的な接続に対して損傷がなければどのような形状でもよい。例えば、図6(a)は上記図2(b)と同じ方向からみたものであるが、穴部21の形状はこのようなスリット状であってもよい。
【0036】
また、表面電極部19における穴部21の加工は、従来の加工手法と比べても、表面配線層16のパターンを穴部21に対応したパターンとするだけで行うことができ、工程数の増減なく形成することができる。めっき層表面に機械的手法、化学的手法により凹凸部又は、酸化物を形成する場合は、そのための工程が付加されるが、それに比べて本実施形態では製造コストを安価なものと出来る。
【0037】
また、保護膜の剥離は使用される環境にて左右されるため、使用環境に応じた穴部のパターンを検討する必要がある。但し、図6(b)に示す様に、表面電極部19とセラミック部との界面部分において保護膜30が薄くなると、その部分に亀裂が生じ接合性の弱い部分にて剥離する場合があるので、穴部21の形成に対し、あるいは、保護膜30の形成条件に対して、必要に応じて各々検討を行う必要がある。
【0038】
以上述べてきたように、本実施形態は、最外層がめっき層からなる電極部と厚膜抵抗体とを組み合わせて回路を構成するセラミック積層基板において、厚膜抵抗体が部分的に重ねて形成される抵抗体電極部のパターンを工夫することによって、特別な保護膜材料を用いることなく、めっき層と保護膜間の接合性を確保するものである。
【0039】
(他の実施形態)
なお、表面電極部は少なくとも最外層にめっき層を有したものであればよく、めっき層のみで構成されたものであってもよい。
また、穴部は上記実施形態において、表面電極部19のうち少なくとも抵抗体20との接続部以外の部位に形成されていればよい。
【0040】
また、積層基板の一面に形成された表面電極部の全てに、厚膜状の抵抗体が電気的に接続されていなくともよい。
また、本発明は、上記積層基板に限定されるものではなく、単層のセラミック基板上において、厚膜抵抗体と接続される電極部を表面配線層とめっき層とから構成した回路基板にも適用できる。
【0041】
さらに、本発明は、抵抗体を有するものでなくともよく、単層若しくは積層のセラミック基板と、このセラミック基板の少なくとも一面に形成され最外層にめっき層を有する電極部と、セラミック基板の一面において電極部を覆うように形成された保護膜とを備える回路基板であれば、適用可能である。
【図面の簡単な説明】
【図1】本発明の実施形態に係る回路基板の断面構成を示す模式図である。
【図2】(a)は図1中のA部分の拡大図、(b)は(a)のB矢視図である。
【図3】図1に示す回路基板の製造方法を示す工程図である。
【図4】図3に続く製造方法を示す工程図である。
【図5】上記製造方法における工程途中の詳細説明図である。
【図6】(a)はスリット形状とした穴部を示す図、(b)は保護膜の剥離の様子を示す図である。
【図7】従来の一般的な回路基板の断面構成を示す模式図である。
【図8】従来の回路基板における表面電極部と厚膜抵抗体との接続部分の詳細断面構造を示す模式図である。
【符号の説明】
10…積層基板、10a…積層基板の一面、11〜14…アルミナシート、
15…内部配線層、16…表面配線層、18…めっき層、19…電極部、
20…抵抗体、21…穴部、30…保護膜。
Claims (4)
- セラミック基板(10)と、
このセラミック基板の少なくとも一面(10a)に形成され、最外層にめっき層(18)を有する電極部(19)と、
前記セラミック基板の一面において前記電極部を覆うように形成された保護膜(30)とを備え、
前記電極部には、前記めっき層の表面から前記セラミック基板の一面まで貫通する穴部(21)が形成されており、
前記保護膜は、前記穴部を通して前記セラミック基板の一面に接合されていることを特徴とする回路基板。 - 前記セラミック基板(10)の一面(10a)において、前記電極部(19)の一部と電気的に接続するように厚膜状の抵抗体(20)が形成されており、
前記保護膜(30)は、前記電極部および前記抵抗体を覆うように形成されており、
前記穴部(21)は、前記電極部における前記抵抗体との接続部および該接続部以外の部位、または前記電極部における前記抵抗体との接続部以外の部位に形成されていることを特徴とする請求項1に記載の回路基板。 - 複数のセラミック層(11〜14)を積層してなり、内部に内部配線層(15)が形成された積層基板(10)と、
前記積層基板の一面(10a)に形成され前記内部配線層と電気的に接続された表面配線層(16)、及び該表面配線層の上に形成されためっき層(18)の2層構造からなる電極部(19)と、
前記積層基板の一面に形成され、前記電極部の一部と電気的に接続されて回路を構成する厚膜状の抵抗体(20)と、
前記積層基板の一面において前記電極部および前記抵抗体を覆うように形成された保護膜(30)と、を有する回路基板において、
前記電極部における前記抵抗体との接続部および該接続部以外の部位、または前記電極部における前記抵抗体との接続部以外の部位には、前記めっき層の表面から前記積層基板の一面まで貫通する穴部(21)が形成されており、
前記保護膜は、前記穴部を通して前記積層基板の一面に接合されていることを特徴とする回路基板。 - 前記穴部(21)は複数個形成されていることを特徴とする請求項1ないし3のいずれか1つに記載の回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04535099A JP4006870B2 (ja) | 1999-02-23 | 1999-02-23 | 回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04535099A JP4006870B2 (ja) | 1999-02-23 | 1999-02-23 | 回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000244103A JP2000244103A (ja) | 2000-09-08 |
JP4006870B2 true JP4006870B2 (ja) | 2007-11-14 |
Family
ID=12716839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04535099A Expired - Fee Related JP4006870B2 (ja) | 1999-02-23 | 1999-02-23 | 回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4006870B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7033884B2 (ja) * | 2017-10-25 | 2022-03-11 | 京セラ株式会社 | セラミック配線基板およびプローブ基板 |
-
1999
- 1999-02-23 JP JP04535099A patent/JP4006870B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000244103A (ja) | 2000-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6302877B2 (ja) | 金属ストリップ抵抗器とその製造方法 | |
JP5550280B2 (ja) | 多層配線基板 | |
US6236146B1 (en) | Piezoelectric actuator with a new type of contacting and a method for the production thereof | |
CN101170869B (zh) | 埋置电容器的印刷电路板及其制造方法 | |
WO2007034759A1 (ja) | チップ抵抗器 | |
JPH10145042A (ja) | セラミック多層回路の製造方法および該回路 | |
JPS63107087A (ja) | 混成集積回路基板 | |
JP2581436B2 (ja) | セラミック多層配線基板の製造方法 | |
CN111863450B (zh) | 中介体及包括该中介体的电子组件 | |
JP4006870B2 (ja) | 回路基板 | |
JP4006860B2 (ja) | 配線基板およびその製造方法 | |
JP4385434B2 (ja) | 厚膜回路基板及びその製造方法 | |
JP2004200644A (ja) | 配線基板 | |
JP4019543B2 (ja) | 回路基板の製造方法 | |
JP4089054B2 (ja) | 回路基板およびその製造方法 | |
JPH08172273A (ja) | セラミック配線基板及びその実装構造体 | |
JP2005217249A (ja) | ランドを備える基板およびその製造方法 | |
JP7439486B2 (ja) | 配線基板および実装基板 | |
JP4795575B2 (ja) | 積層配線板およびその製造方法 | |
JP2000174433A (ja) | 配線基板の製造方法 | |
JP7438781B2 (ja) | 配線基板 | |
JP2547861B2 (ja) | サーマルヘッドの製造方法 | |
JPS6356971A (ja) | 積層形圧電体 | |
JP2002026527A (ja) | 積層配線基板及びその製造方法 | |
JP2021158226A (ja) | 多数個取り配線基板およびその製造方法、並びに配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070424 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070807 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070820 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |