JPS63169046A - 多層配線形成方法 - Google Patents
多層配線形成方法Info
- Publication number
- JPS63169046A JPS63169046A JP58387A JP58387A JPS63169046A JP S63169046 A JPS63169046 A JP S63169046A JP 58387 A JP58387 A JP 58387A JP 58387 A JP58387 A JP 58387A JP S63169046 A JPS63169046 A JP S63169046A
- Authority
- JP
- Japan
- Prior art keywords
- hillock
- insulating film
- interlayer insulating
- forming
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 13
- 239000010410 layer Substances 0.000 claims abstract description 25
- 239000011229 interlayer Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 230000001590 oxidative effect Effects 0.000 claims abstract description 9
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 2
- 229910001882 dioxygen Inorganic materials 0.000 claims description 2
- 239000007789 gas Substances 0.000 claims description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract 2
- 229910052782 aluminium Inorganic materials 0.000 abstract 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 abstract 1
- 239000012212 insulator Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- 229920000742 Cotton Polymers 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明ば、半導体＃！積回路素子の製造プロセスにお
けろ多層配線の形成方法に関するものである。
けろ多層配線の形成方法に関するものである。
（従来の技術）
従来、半導体７４６植回路素子（以後、ＩＣと称する）
の製造プロセスにおけろ多居配綿の形成方法としては、
回路素子の作り込まれた半導体基板に下層配線パターン
を形成した後、基板全面に層間絶縁膜を形成し、しかる
後に下層配線と上層配線を結線するためのスルーホール
をＮｊ間絶縁模の必要開所に開孔し、その後、上層配線
パターンを形成する方法が採られている。
の製造プロセスにおけろ多居配綿の形成方法としては、
回路素子の作り込まれた半導体基板に下層配線パターン
を形成した後、基板全面に層間絶縁膜を形成し、しかる
後に下層配線と上層配線を結線するためのスルーホール
をＮｊ間絶縁模の必要開所に開孔し、その後、上層配線
パターンを形成する方法が採られている。
ここで、上記上層及び下層配線材料としては、導電性（
低抵抗）、低コンタクト抵抗、 ＳｉやＳｉｎ、。
低抵抗）、低コンタクト抵抗、 ＳｉやＳｉｎ、。
等のＳｉ系嗅との密着性、微細加工性等の点から、従来
から、広＜、ＡＩ系（ＡＩ 、 Ａｌ−３ｉ 、 Ａｌ
−３ｉ−Ｃｕ）の材料がｌ史われている。
から、広＜、ＡＩ系（ＡＩ 、 Ａｌ−３ｉ 、 Ａｌ
−３ｉ−Ｃｕ）の材料がｌ史われている。
Ｃ発明が解決しようとする問題点）
しかしながら、ＡＩ系材料の場合は、配線パターン表面
にヒロックと呼ばれろ、贈少な局所的に盛り上がりｔ：
部分が多数発生し、これが、層間絶縁膜を貫通して上層
配線層まで達して、層間シ鵞−トを起こすことがあり、
多層配線ＩＣの歩留りを低下させろ大きな要因の一つと
なっている。特に、配線パ々−ンの微細化のために、平
坦化されたＲ間部縁膜を用いるようになっている現在、
上述したような、七ロッ今による居間ショートが大きな
問題になりつつある。
にヒロックと呼ばれろ、贈少な局所的に盛り上がりｔ：
部分が多数発生し、これが、層間絶縁膜を貫通して上層
配線層まで達して、層間シ鵞−トを起こすことがあり、
多層配線ＩＣの歩留りを低下させろ大きな要因の一つと
なっている。特に、配線パ々−ンの微細化のために、平
坦化されたＲ間部縁膜を用いるようになっている現在、
上述したような、七ロッ今による居間ショートが大きな
問題になりつつある。
この発明は、以上述べたヒロックによる層間シ望−トの
問題点を除去し、歩留り良く多層配線ＩＣを製造するこ
とを可能とする多層配線形成方法を提供することを目的
とする。
問題点を除去し、歩留り良く多層配線ＩＣを製造するこ
とを可能とする多層配線形成方法を提供することを目的
とする。
（問題点を解決するための手段）
この発明では、第１の配線層の形成された半導体基板の
全面に層間絶縁膜を形成した後、スルーホールを開孔ず
ろ前に、半導体基板を酸化雰囲気中にて処理する。
全面に層間絶縁膜を形成した後、スルーホールを開孔ず
ろ前に、半導体基板を酸化雰囲気中にて処理する。
（作 用）
上記の上うに、スルーホールを開孔する前に半導体基板
を酸化雰囲気中で処理すると、層間絶縁膜を貫通した第
１の配線層のヒロ９り部分のみが絶縁体化する。したが
って、以後、スルーホールの開孔を行った後、層間絶縁
膜上に第２の配線層を形成しても、ヒロックによる層間
シ１−Ｉ・は防止される。
を酸化雰囲気中で処理すると、層間絶縁膜を貫通した第
１の配線層のヒロ９り部分のみが絶縁体化する。したが
って、以後、スルーホールの開孔を行った後、層間絶縁
膜上に第２の配線層を形成しても、ヒロックによる層間
シ１−Ｉ・は防止される。
（実 施 例）
以下、この発明の一実施例を第１図ｆａｔ〜ｆｄ）を参
照して説明する。
照して説明する。
第１図＋８）において、１は、ダイオード・トランジス
タなとの回路素子が作り込まれた半導体基板であり、ま
ずその上に、第１層配線（第１の配線層）として５００
０人〜６０００ Ａ厚のＡＩの配線パターン２を形成し
た後、基板１上の全面に、表面を平坦化して層間絶縁膜
３を形成する。この時、図に示すように、配線パターン
２のＡＩのとロック４がＷＪ層間絶縁膜を貫通している
ことがあり、このままで上層Ａｌｌ配線パターンを形成
すると、ヒロック４部分で、第１層配線と第２層配線が
ショートする恐れがある。
タなとの回路素子が作り込まれた半導体基板であり、ま
ずその上に、第１層配線（第１の配線層）として５００
０人〜６０００ Ａ厚のＡＩの配線パターン２を形成し
た後、基板１上の全面に、表面を平坦化して層間絶縁膜
３を形成する。この時、図に示すように、配線パターン
２のＡＩのとロック４がＷＪ層間絶縁膜を貫通している
ことがあり、このままで上層Ａｌｌ配線パターンを形成
すると、ヒロック４部分で、第１層配線と第２層配線が
ショートする恐れがある。
そこで、次に、前記層間絶縁膜３までを形成した半導体
基板１を酸化雰囲気中にて処理する。この処理の具体例
としては、 ■酸素ガス雰囲気中にて、熱処理（１００〜４００℃）
をする。
基板１を酸化雰囲気中にて処理する。この処理の具体例
としては、 ■酸素ガス雰囲気中にて、熱処理（１００〜４００℃）
をする。
■オゾンガス雰囲気中にて、熱処理（室温〜４００℃）
をする。
をする。
■純水中にて、ボイル（５０〜１００℃）する。
のいずれかの処理を適当な時間行う。すると、層間絶縁
膜３を１ｉ通したヒロック４部分の１ｌｆＡ／酸化物に
変化し、ヒロック４は、第１図（ｂ）に示すように、絶
縁体化したヒロック５となる。
膜３を１ｉ通したヒロック４部分の１ｌｆＡ／酸化物に
変化し、ヒロック４は、第１図（ｂ）に示すように、絶
縁体化したヒロック５となる。
次に、第１図［Ｃ１のように、ホトリソグラフィ。
エツチング技術によって、層間絶縁膜３の必要箇所にス
ルーホール６を開孔する。
ルーホール６を開孔する。
次に、第１図ｆｄｌのように、居間絶縁膜３上に、前記
スルーホール６によって第１層配線パターン２に接続さ
れる第２層配線パターン７を形成し、多層配線構造とす
る。この時、ヒロック５がｆｆｔ！１縁体化しているの
で、第１ｉ配線パターン２と第２層配線パターン７がヒ
ロック５によってショートすることはない。
スルーホール６によって第１層配線パターン２に接続さ
れる第２層配線パターン７を形成し、多層配線構造とす
る。この時、ヒロック５がｆｆｔ！１縁体化しているの
で、第１ｉ配線パターン２と第２層配線パターン７がヒ
ロック５によってショートすることはない。
（発明の効果）
以上のように、この発明の方法によれば、ヒロックを絶
縁体化することができ、該ヒロックによる層間ショート
を防止できる。したがって、歩留秒良く多層配ｓＩＣを
製造することが可能となる。
縁体化することができ、該ヒロックによる層間ショート
を防止できる。したがって、歩留秒良く多層配ｓＩＣを
製造することが可能となる。
第１図はこの発明の多層配線形成方法の一実施例を示す
工程断面図である。 １・・・半導体基板、２・・配線パターン、３ ・層間
絶縁膜、４・・・ヒロック、５・・・絶縁体化したヒロ
ック、６・・・スルーホール、７・・・第２ＪｄＷ、１
ｇパターン。
工程断面図である。 １・・・半導体基板、２・・配線パターン、３ ・層間
絶縁膜、４・・・ヒロック、５・・・絶縁体化したヒロ
ック、６・・・スルーホール、７・・・第２ＪｄＷ、１
ｇパターン。
Claims (4)
- （１）（ａ）第１の配線層の形成された半導体基板上に
層間絶縁膜を形成する工程と、 （ｂ）その層間絶縁膜を形成した半導体基板を酸化雰囲
気中にて処理する工程と、 （ｃ）その後、上記層間絶縁膜の必要個所にスルーホー
ルを開孔する工程と、 （ｄ）その後、上記層間絶縁膜上に上記スルーホールに
よって前記第１の配線層に接続される第２の配線層を形
成する工程とを具備してなる多層配線形成方法。 - （２）酸化雰囲気として、１００〜４００℃の酸素ガス
雰囲気を用いることを特徴とする特許請求の範囲第１項
記載の多層配線形成方法。 - （３）酸化雰囲気として、室温〜４００℃のオゾンガス
雰囲気を用いることを特徴とする特許請求の範囲第１項
記載の多層配線形成方法。 - （４）酸化雰囲気として、５０〜１００℃の純水を用い
ることを特徴とする特許請求の範囲第１項記載の多層配
線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58387A JPS63169046A (ja) | 1987-01-07 | 1987-01-07 | 多層配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58387A JPS63169046A (ja) | 1987-01-07 | 1987-01-07 | 多層配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63169046A true JPS63169046A (ja) | 1988-07-13 |
Family
ID=11477735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58387A Pending JPS63169046A (ja) | 1987-01-07 | 1987-01-07 | 多層配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63169046A (ja) |
-
1987
- 1987-01-07 JP JP58387A patent/JPS63169046A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06244185A (ja) | 配線構造とその製法 | |
| KR900007757B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR880011892A (ko) | 반도체 집적회로 및 제조법 | |
| JPS6070743A (ja) | 半導体装置の製造方法 | |
| JPS63169046A (ja) | 多層配線形成方法 | |
| JPH0740587B2 (ja) | 半導体装置の製造方法 | |
| JPH0878518A (ja) | 半導体装置の製造方法 | |
| JPH0618239B2 (ja) | 半導体装置 | |
| JPS62154643A (ja) | 半導体装置の製造方法 | |
| JPS62137853A (ja) | 多層配線の形成方法 | |
| JP2663662B2 (ja) | 半導体装置の製造方法 | |
| KR960011816B1 (ko) | 반도체소자의 캐패시터 및 그의 제조방법 | |
| JPS61203654A (ja) | 半導体装置及びその製造方法 | |
| JPS6347952A (ja) | 半導体装置 | |
| KR910000807Y1 (ko) | 반도체소자의 다층배선구조 | |
| JPS58105553A (ja) | 半導体装置の製造方法 | |
| KR100204411B1 (ko) | 반도체 소자의 다층 금속 배선 형성 방법 | |
| JPS5886744A (ja) | 半導体集積回路装置 | |
| JPH01151246A (ja) | 半導体集積回路装置の多層配線 | |
| JPH0797583B2 (ja) | 層間絶縁膜の形成方法 | |
| JPH0684901A (ja) | 半導体装置の製造方法 | |
| JPH05152444A (ja) | 半導体装置の製造方法 | |
| JPS62177943A (ja) | 多層配線構造の製造方法 | |
| JPH06236931A (ja) | 配線構造及びその製造方法 | |
| JPH07115136A (ja) | 半導体集積回路装置およびその製造方法 |