JPH01151246A - 半導体集積回路装置の多層配線 - Google Patents
半導体集積回路装置の多層配線Info
- Publication number
- JPH01151246A JPH01151246A JP31168987A JP31168987A JPH01151246A JP H01151246 A JPH01151246 A JP H01151246A JP 31168987 A JP31168987 A JP 31168987A JP 31168987 A JP31168987 A JP 31168987A JP H01151246 A JPH01151246 A JP H01151246A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- interlayer insulating
- insulating film
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims abstract description 25
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 22
- 239000011229 interlayer Substances 0.000 claims abstract description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052786 argon Inorganic materials 0.000 claims abstract description 13
- 239000010410 layer Substances 0.000 abstract description 23
- 239000011800 void material Substances 0.000 abstract description 5
- 238000005530 etching Methods 0.000 abstract description 3
- 238000000206 photolithography Methods 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- -1 argon ions Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は半導体集積回路装置におけるＡＱ、Ａ悲−８ｉ
、 ＡＱ−５ｉ −Ｔ ｉなどのアルミニウム系多層配
線に関するものである。
、 ＡＱ−５ｉ −Ｔ ｉなどのアルミニウム系多層配
線に関するものである。
（従来技術）
半導体集積回路装置の高密度化に伴なってアルミニウム
系配線を多層に積み重ねた多層配線が用いられている。
系配線を多層に積み重ねた多層配線が用いられている。
第５図に配線の二層部分を示す。
１は下地２工に形成された１層目のアルミニウム配線層
であり、配線層１上に層間絶縁膜３を介して二層目のア
ルミニウム配線層４が形成されている０層間絶縁膜３と
してはＰＳＧ膜がよく使用される。
であり、配線層１上に層間絶縁膜３を介して二層目のア
ルミニウム配線層４が形成されている０層間絶縁膜３と
してはＰＳＧ膜がよく使用される。
層間絶縁膜３を形成する際の熱処理によって下層配線層
１にはストレスマイグレーションによるヒロック５が発
生し、上層の配線層４と短絡して不良を起こす虞れがあ
る。アルミニウム配線のヒロックは４００℃程度の熱処
理でも発生する。
１にはストレスマイグレーションによるヒロック５が発
生し、上層の配線層４と短絡して不良を起こす虞れがあ
る。アルミニウム配線のヒロックは４００℃程度の熱処
理でも発生する。
ヒロッ、りの発生を防止する対策として、アルミニウム
系配線にアルゴンを注入すればよいことが知られている
。しかし、アルゴンを注入したアルミニウム系配線は、
層間絶縁膜３を堆積する際の熱処理によってボイド６が
発生しやすくなる。
系配線にアルゴンを注入すればよいことが知られている
。しかし、アルゴンを注入したアルミニウム系配線は、
層間絶縁膜３を堆積する際の熱処理によってボイド６が
発生しやすくなる。
半導体集積回路装置の集積度が高くなり、素子の微細化
に伴なって配線の幅が狭くなってくると、電流密度が増
加してエレクトロマイグレーションが起こりやすくなる
。ボイド６が発生すると、特にその部分でエレクトロマ
イグレーションが起こりやすくなり、配線が断線する虞
れが大きくなる。
に伴なって配線の幅が狭くなってくると、電流密度が増
加してエレクトロマイグレーションが起こりやすくなる
。ボイド６が発生すると、特にその部分でエレクトロマ
イグレーションが起こりやすくなり、配線が断線する虞
れが大きくなる。
（目的）
本発明はアルミニウム系多層配線において、ヒロックの
発生とボイドの発生をともに防止することのできる各店
配線を提供することを目的とする ゛ものである。
発生とボイドの発生をともに防止することのできる各店
配線を提供することを目的とする ゛ものである。
（構成）
本発明のアルミニウム系多層配線では、下層の電極又は
配線にはアルゴンを含有させ、かつ、層間絶縁膜として
シリコン窒化膜を用いる。
配線にはアルゴンを含有させ、かつ、層間絶縁膜として
シリコン窒化膜を用いる。
シリコン窒化膜は圧縮応力をもっている。シリコン窒化
膜を層間絶縁膜として使用とした場合、下層配線に圧縮
応力を及ぼし、ボイドの発生を抑える。
膜を層間絶縁膜として使用とした場合、下層配線に圧縮
応力を及ぼし、ボイドの発生を抑える。
以下、実施例について具体的に説明する。
第１図はＭｏＳトランジスタを形成し１層目のアルミニ
ウム配線層１３ａを形成した状態を表わしている。
ウム配線層１３ａを形成した状態を表わしている。
７はシリコン単結晶基板であり、ソース領域８とドレイ
ン領域９が形成されている。基板７上にはゲート酸化膜
を介してゲート電極１０が形成され１層間絶縁膜１２で
被われている０層間絶縁膜１２としてはＰＳＧ膜を使用
する。１１はフィールド酸化膜である。ソース領域８と
ドレイン領域９上には層間絶縁膜１２にコンタクトホー
ルがあけられており、層間絶縁膜１２上には１層目の配
線層としてアルミニウム膜１３ａが形成されている。
ン領域９が形成されている。基板７上にはゲート酸化膜
を介してゲート電極１０が形成され１層間絶縁膜１２で
被われている０層間絶縁膜１２としてはＰＳＧ膜を使用
する。１１はフィールド酸化膜である。ソース領域８と
ドレイン領域９上には層間絶縁膜１２にコンタクトホー
ルがあけられており、層間絶縁膜１２上には１層目の配
線層としてアルミニウム膜１３ａが形成されている。
アルミニウム膜１３には、ヒロック対策として全面にア
ルゴンを１０”／ａｍ’以上イオン注入する。
ルゴンを１０”／ａｍ’以上イオン注入する。
次に、アルミニウム膜１３ａを写真製版とエツチングに
よってパターン化して、第２図に示されるように１層目
の配線１３を形成する。なお、第２図以降では主として
フィールド酸化膜１１上の部分を示す。
よってパターン化して、第２図に示されるように１層目
の配線１３を形成する。なお、第２図以降では主として
フィールド酸化膜１１上の部分を示す。
次に、プラズマＣＶＤ装置を用いてシリコン窒化膜（Ｓ
ｉａＮ４）１４を約１．２μｍの厚さに堆積する。シリ
コン窒化膜は２×１０″ｄｙｎ／ｃｍ”程度の圧縮応力
をもつので、下層配線１３は第３図で矢印で示されるよ
うにシリコン窒化膜１４によって押さえつけられること
になり。
ｉａＮ４）１４を約１．２μｍの厚さに堆積する。シリ
コン窒化膜は２×１０″ｄｙｎ／ｃｍ”程度の圧縮応力
をもつので、下層配線１３は第３図で矢印で示されるよ
うにシリコン窒化膜１４によって押さえつけられること
になり。
ボイドの発生が防止される。
その後、従来と同様にしてシリコン窒化膜１４上にＳＯ
Ｇ （スピン・オン・ガラス）膜を塗布し、エツチング
を施してシリコン窒化膜１４の表面を平坦化する。その
後、第４図に示されるようにシリコン窒化膜１４にスル
ーホールを形成し、２層目の配線となるアルミニウム膜
を形成し、写真製版とエツチングによってパターン化を
施して２層目の配線１５を形成する。
Ｇ （スピン・オン・ガラス）膜を塗布し、エツチング
を施してシリコン窒化膜１４の表面を平坦化する。その
後、第４図に示されるようにシリコン窒化膜１４にスル
ーホールを形成し、２層目の配線となるアルミニウム膜
を形成し、写真製版とエツチングによってパターン化を
施して２層目の配線１５を形成する。
次に、４種類の試料について配線の信頼性を調べた結果
を下の表に示す。
を下の表に示す。
下層配線へのアルゴン注入は試料番号１，２で行ない、
試料番号３．４では行なっていない０層間絶縁膜は試料
番号１，３ではＳｉＯ２を使用し、試料番号２，４では
Ｓｉ３Ｎ４を使用した。試料番号２が実施例に該当する
。
試料番号３．４では行なっていない０層間絶縁膜は試料
番号１，３ではＳｉＯ２を使用し、試料番号２，４では
Ｓｉ３Ｎ４を使用した。試料番号２が実施例に該当する
。
下層配線にアルゴンを注入した試料番号１，２ではヒロ
ックが発生せず、アルゴンを注入しない試料番号３，４
ではヒロックが発生する。下層配線にアルゴンを注入し
、層間絶縁膜にＳｉＯ２を使用した試料番号ｌではボイ
ドが発生する。それに対して、下層配線へのアルゴン注
入を行ない、層間絶縁膜にＳｉ３Ｎ４を使用した実施例
の試料番号２では、ヒロックもボイドも発生しない。
ックが発生せず、アルゴンを注入しない試料番号３，４
ではヒロックが発生する。下層配線にアルゴンを注入し
、層間絶縁膜にＳｉＯ２を使用した試料番号ｌではボイ
ドが発生する。それに対して、下層配線へのアルゴン注
入を行ない、層間絶縁膜にＳｉ３Ｎ４を使用した実施例
の試料番号２では、ヒロックもボイドも発生しない。
ＭＴＢＦは電流密度１０＠Ａ／ａｍ” 、１２５℃での
平均故障時間テスト（数字は時間）であり、これはエレ
クトロマイグレーションによる断線の有無を示している
。ボイドの発生しない試料番号２．３．４では断線は生
じにくいことがわかる。
平均故障時間テスト（数字は時間）であり、これはエレ
クトロマイグレーションによる断線の有無を示している
。ボイドの発生しない試料番号２．３．４では断線は生
じにくいことがわかる。
上記の結果、本発明に含まれる試料番号２だけがヒロッ
ク発生防止とボイド発生防止の両方の点で信頼性が高い
。
ク発生防止とボイド発生防止の両方の点で信頼性が高い
。
実施例では、配線層にアルミニウムを使用しているが、
Ａｆｌ−５ｉ、 ＡＱ−８ｉ −Ｔ ｉなどのアルミニ
ウム合金を使用する場合にも本発明を適用することがで
きる。
Ａｆｌ−５ｉ、 ＡＱ−８ｉ −Ｔ ｉなどのアルミニ
ウム合金を使用する場合にも本発明を適用することがで
きる。
また、実施例は二層配線を例示しているが、三層以上の
多層配線の場合にも同様に本発明を適用することができ
る。
多層配線の場合にも同様に本発明を適用することができ
る。
（効果）
本発明では、アルミニウム系多層配線の下層の電極又は
配線にアルゴンを含有させ、層間絶縁膜としてシリコン
窒化膜を用いたので、ヒロックによる層間短絡とエレク
トロマイグレーションによる断線の両方を防止すること
ができ、信頼性の高い多層配線を得ることができる。
配線にアルゴンを含有させ、層間絶縁膜としてシリコン
窒化膜を用いたので、ヒロックによる層間短絡とエレク
トロマイグレーションによる断線の両方を防止すること
ができ、信頼性の高い多層配線を得ることができる。
第１図から第４図は一実施例を製造方法とともに示す断
面図、第５図は従来のアルミニウム配線におけるヒロッ
クとボイドを示す断面図である。 １３・・・・・・１層目のアルミニウム配線、Ｉ４・・
・・・・シリコン窒化膜、 １５・・・・・・２層目のアルミニウム配線。
面図、第５図は従来のアルミニウム配線におけるヒロッ
クとボイドを示す断面図である。 １３・・・・・・１層目のアルミニウム配線、Ｉ４・・
・・・・シリコン窒化膜、 １５・・・・・・２層目のアルミニウム配線。
Claims (1)
- 半導体集積回路装置のアルミニウム系多層配線におい
て、下層の電極又は配線にはアルゴンを含有させ、かつ
、層間絶縁膜としてシリコン窒化膜を用いたことを特徴
とする多層配線。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31168987A JPH01151246A (ja) | 1987-12-08 | 1987-12-08 | 半導体集積回路装置の多層配線 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31168987A JPH01151246A (ja) | 1987-12-08 | 1987-12-08 | 半導体集積回路装置の多層配線 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01151246A true JPH01151246A (ja) | 1989-06-14 |
Family
ID=18020280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31168987A Pending JPH01151246A (ja) | 1987-12-08 | 1987-12-08 | 半導体集積回路装置の多層配線 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01151246A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005024556A (ja) * | 2003-06-30 | 2005-01-27 | General Electric Co <Ge> | 欠陥の深さを判定する方法 |
-
1987
- 1987-12-08 JP JP31168987A patent/JPH01151246A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005024556A (ja) * | 2003-06-30 | 2005-01-27 | General Electric Co <Ge> | 欠陥の深さを判定する方法 |
| JP4504117B2 (ja) * | 2003-06-30 | 2010-07-14 | ゼネラル・エレクトリック・カンパニイ | 欠陥の深さを判定する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3193335B2 (ja) | 半導体装置の製造方法 | |
| TWI701741B (zh) | 半導體裝置之製造方法 | |
| TW406313B (en) | Semiconductor device and manufacturing method of the same | |
| JP3240725B2 (ja) | 配線構造とその製法 | |
| JP2002134612A (ja) | 半導体装置及びその製造方法 | |
| JPH03244126A (ja) | 半導体装置の製造方法 | |
| JPH01151246A (ja) | 半導体集積回路装置の多層配線 | |
| JPS6070743A (ja) | 半導体装置の製造方法 | |
| JP3087692B2 (ja) | 半導体装置の製造方法 | |
| JPS58162051A (ja) | 半導体装置およびその製造方法 | |
| JPH0586661B2 (ja) | ||
| JPH11111842A (ja) | 多層配線構造およびその製造方法 | |
| JPH0740587B2 (ja) | 半導体装置の製造方法 | |
| JP3339901B2 (ja) | 多層配線構造の半導体装置及びその製造方法 | |
| JPS63157443A (ja) | 半導体装置の製造方法 | |
| JPH0669154A (ja) | スル−ホ−ル構造およびその製造方法 | |
| JPH0621236A (ja) | 半導体装置およびその製造方法 | |
| JPH065544A (ja) | 半導体装置の製造方法 | |
| JP2003007705A (ja) | 銅配線の形成方法 | |
| JPS62137853A (ja) | 多層配線の形成方法 | |
| JP2663662B2 (ja) | 半導体装置の製造方法 | |
| KR100260356B1 (ko) | 반도체소자의 다층 금속배선 형성방법 | |
| JPH01135044A (ja) | 半導体装置 | |
| JPH04324659A (ja) | 半導体装置の製造方法 | |
| JPH04348054A (ja) | 半導体装置の製造方法 |