JPH04290212A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04290212A JPH04290212A JP3080890A JP8089091A JPH04290212A JP H04290212 A JPH04290212 A JP H04290212A JP 3080890 A JP3080890 A JP 3080890A JP 8089091 A JP8089091 A JP 8089091A JP H04290212 A JPH04290212 A JP H04290212A
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- spiral
- lower metal
- spiral inductor
- upper metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 239000002184 metal Substances 0.000 claims description 109
- 229910052751 metal Inorganic materials 0.000 claims description 109
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 22
- 230000003071 parasitic effect Effects 0.000 abstract description 18
- 230000001681 protective effect Effects 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関する。
具体的にいうと、本発明は、半導体基板の表面にスパイ
ラルインダクタを形成された半導体装置に関する。
ラルインダクタを形成された半導体装置に関する。
【０００２】
【従来の技術】集積回路において高インダクタンスを得
るためには、一般的に、スパイラル形状をしたインダク
タが使用されている。さらに、スパイラルインダクタと
半導体基板との間の寄生容量を小さくするため、エアブ
リッジ構造のインダクタが用いられている。
るためには、一般的に、スパイラル形状をしたインダク
タが使用されている。さらに、スパイラルインダクタと
半導体基板との間の寄生容量を小さくするため、エアブ
リッジ構造のインダクタが用いられている。
【０００３】従来のエアブリッジ構造をしたスパイラル
インダクタ及びその製造方法を、図９（ａ）、図９（ｂ
）、図１０（ａ）及び図１０（ｂ）に従って説明する。 まず、半絶縁性のＧａＡｓ基板３１の表面には、図９（
ａ）及び図９（ｂ）に示すように、螺旋状の経路に沿っ
て適当な間隔でポスト３２が形成される。このポスト３
２は、金属材料によって形成されており、例えば、Ｔｉ
，Ｐｔ，Ａｕの三層構造となっている。次に、ポスト３
２の上面が露出するようにしてＧａＡｓ基板３１の表面
にレジスト（図示せず）を形成し、ポスト３２の上面を
通過させるようにしてレジストの表面に螺旋状の金属配
線３３を形成し、この後レジストを除去し、ポスト３２
の上面間に金属配線３３を架設し、図１０（ａ）及び図
１０（ｂ）に示すようなスパイラルインダクタ３４を形
成している。しかして、この金属配線３３は、ポスト３
２の部分で支持されてＧａＡｓ基板３１の表面から離間
させられており、エアブリッジ構造となっていて、Ｇａ
Ａｓ基板３１との間の寄生容量を低減させられている。
インダクタ及びその製造方法を、図９（ａ）、図９（ｂ
）、図１０（ａ）及び図１０（ｂ）に従って説明する。 まず、半絶縁性のＧａＡｓ基板３１の表面には、図９（
ａ）及び図９（ｂ）に示すように、螺旋状の経路に沿っ
て適当な間隔でポスト３２が形成される。このポスト３
２は、金属材料によって形成されており、例えば、Ｔｉ
，Ｐｔ，Ａｕの三層構造となっている。次に、ポスト３
２の上面が露出するようにしてＧａＡｓ基板３１の表面
にレジスト（図示せず）を形成し、ポスト３２の上面を
通過させるようにしてレジストの表面に螺旋状の金属配
線３３を形成し、この後レジストを除去し、ポスト３２
の上面間に金属配線３３を架設し、図１０（ａ）及び図
１０（ｂ）に示すようなスパイラルインダクタ３４を形
成している。しかして、この金属配線３３は、ポスト３
２の部分で支持されてＧａＡｓ基板３１の表面から離間
させられており、エアブリッジ構造となっていて、Ｇａ
Ａｓ基板３１との間の寄生容量を低減させられている。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
エアブリッジ構造を有するスパイラルインダクタにあっ
ては、平行に隣り合う金属配線３３間に大きな間隙３５
があけられている。この間隙３５を狭くして金属配線３
３同士をより接近させれば、高インダクタンスを得るこ
とができるが、金属配線３３の微細加工技術の制約によ
り、あまり金属配線３３間の間隙３５を狭くすることが
できなかった。
エアブリッジ構造を有するスパイラルインダクタにあっ
ては、平行に隣り合う金属配線３３間に大きな間隙３５
があけられている。この間隙３５を狭くして金属配線３
３同士をより接近させれば、高インダクタンスを得るこ
とができるが、金属配線３３の微細加工技術の制約によ
り、あまり金属配線３３間の間隙３５を狭くすることが
できなかった。
【０００５】このため、従来のエアブリッジ構造のスパ
イラルインダクタにあっては、寄生容量は小さくなるが
、金属配線間の広い間隙のため、面積に対する金属配線
の巻き数比が小さくなり、高インダクタンス化及び素子
の高集積化の妨げとなっていた。
イラルインダクタにあっては、寄生容量は小さくなるが
、金属配線間の広い間隙のため、面積に対する金属配線
の巻き数比が小さくなり、高インダクタンス化及び素子
の高集積化の妨げとなっていた。
【０００６】一方、エアブリッジ構造とせず、ＧａＡｓ
基板の表面に直接に金属配線を形成したスパイラルイン
ダクタ（図示せず）では、金属配線の巻き数を増加させ
て高インダクタンスを得ようとすれば、金属配線とＧａ
Ａｓ基板の間の寄生容量が大きくなり過ぎるという欠点
があった。
基板の表面に直接に金属配線を形成したスパイラルイン
ダクタ（図示せず）では、金属配線の巻き数を増加させ
て高インダクタンスを得ようとすれば、金属配線とＧａ
Ａｓ基板の間の寄生容量が大きくなり過ぎるという欠点
があった。
【０００７】しかして、本発明は、叙上の従来例の欠点
に鑑みてなされたものであり、その目的とするところは
、インダクタ部分における寄生容量を大きくすることな
く、高インダクタンスを得ることができる半導体装置を
提供することにある。
に鑑みてなされたものであり、その目的とするところは
、インダクタ部分における寄生容量を大きくすることな
く、高インダクタンスを得ることができる半導体装置を
提供することにある。
【０００８】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板の表面に設けられた螺旋状の下金属配線と、
半導体基板の表面から離間させて半導体基板の表面とほ
ぼ平行に配設された螺旋状の上金属配線と、上金属配線
を半導体基板から離間させて保持する手段とを備え、前
記下金属配線の一方端部と上金属配線の一方端部を接続
させてスパイラルインダクタを形成したことを特徴とし
ている。
半導体基板の表面に設けられた螺旋状の下金属配線と、
半導体基板の表面から離間させて半導体基板の表面とほ
ぼ平行に配設された螺旋状の上金属配線と、上金属配線
を半導体基板から離間させて保持する手段とを備え、前
記下金属配線の一方端部と上金属配線の一方端部を接続
させてスパイラルインダクタを形成したことを特徴とし
ている。
【０００９】
【作用】本発明にあっては、スパイラルインダクタの一
部を構成する上金属配線が半導体基板から離間させられ
ているので、スパイラルインダクタと半導体基板の間の
寄生容量を小さくすることができる。しかも、半導体基
板の表面に設けられた下金属配線を付加してスパイラル
インダクタを２層構造としているので、上金属配線の巻
き数を大きくとれない場合でも、全体としては面積に対
する巻き数比を大きくでき、スパイラルインダクタのイ
ンダクタンスを大きくすることができる。
部を構成する上金属配線が半導体基板から離間させられ
ているので、スパイラルインダクタと半導体基板の間の
寄生容量を小さくすることができる。しかも、半導体基
板の表面に設けられた下金属配線を付加してスパイラル
インダクタを２層構造としているので、上金属配線の巻
き数を大きくとれない場合でも、全体としては面積に対
する巻き数比を大きくでき、スパイラルインダクタのイ
ンダクタンスを大きくすることができる。
【００１０】
【実施例】以下、本発明の実施例を添付図に基づいて詳
述する。本発明の一実施例は、半導体基板の表面に螺旋
状をした下金属配線を設け、半導体基板の表面に形成し
たポストの上面間に架設するようにして半導体基板の表
面から離間した螺旋状の上金属配線を設け、この下金属
配線の一方端部と上金属配線の一方端部を接続させてス
パイラルインダクタを形成したものであり、図１（ａ）
（ｂ）、図２（ａ）（ｂ）、図３（ａ）（ｂ）、図４に
は、このスパイラルインダクタ１１の製造順序を示して
いる。
述する。本発明の一実施例は、半導体基板の表面に螺旋
状をした下金属配線を設け、半導体基板の表面に形成し
たポストの上面間に架設するようにして半導体基板の表
面から離間した螺旋状の上金属配線を設け、この下金属
配線の一方端部と上金属配線の一方端部を接続させてス
パイラルインダクタを形成したものであり、図１（ａ）
（ｂ）、図２（ａ）（ｂ）、図３（ａ）（ｂ）、図４に
は、このスパイラルインダクタ１１の製造順序を示して
いる。
【００１１】すなわち、まず半絶縁性のＧａＡｓ基板１
の表面には、図１（ａ）（ｂ）に示すように、螺旋状の
経路に沿って、適当な間隔でポスト２，２ａが形成され
る。このポスト２，２ａは、金属材料によって形成され
ており、例えばＴｉ，Ｐｔ，Ａｕの３層構造となってい
る。また、それと同時に、図２（ａ）（ｂ）に示すよう
に、ポストとポスト２，２ａの間を通過させるようにし
て、ＧａＡｓ基板１の表面に螺旋状に下金属配線３が形
成される。この下金属配線３は、内側の端部を１つのポ
スト２ａに電気的に接続されているが、これ以外のポス
ト２とは接触しないように微小な間隙を隔てて配線され
ている。つまり、このポスト２，２ａと下金属配線３と
は、共にＧａＡｓ基板１（ウエハ）の表面に形成される
ので、高い精度で微細加工することができ、互いに微小
な間隔を隔てて形成することができるのである。次に、
ＧａＡｓ基板１の表面に、これから形成する上金属配線
４の下面の高さと同じ厚みにレジスト（図示せず）を形
成し、レジストからポスト２，２ａの上面のみを露出さ
せて表面を平坦に形成する。この後、各ポスト２，２ａ
の上面を通過させるようにして、螺旋状に上金属配線４
を形成し、図４に示すように、上金属配線４の内側の端
部をポスト２ａを介して下金属配線３の内側の端部と電
気的に導通させる。こうして、上金属配線４を螺旋状に
設けた後、レジストを除去すると、図３（ａ）（ｂ）に
示すように、上金属配線４と下金属配線３が接続された
スパイラルインダクタ１１が形成される。ここで、エア
ブリッジ構造の上金属配線４は、高精度の微細加工が困
難であり、このため広い間隙をあけて螺旋状に配線され
ている。下金属配線３は平面視で見ると、この上金属配
線４と上金属配線４の間を通過するようにして配線され
ている。このようにして、上金属配線４と下金属配線３
が平面視で互いに重複しないように配線されているので
、上金属配線４と下金属配線３との間の寄生容量を小さ
くすることができる。しかも、上金属配線４は、ＧａＡ
ｓ基板１の表面から離間しており、上金属配線４とＧａ
Ａｓ基板１の間の寄生容量も小さくなっている。しかし
、下金属配線３とＧａＡｓ基板１との間には寄生容量が
生じるので、このスパイラルインダクタ１１においては
、上金属配線４を主とし、下金属配線３を従としてあり
、例えば、図３（ａ）に示すように、上金属配線４は、
ほぼ２ターンとなっているのに対し、下金属配線３は、
ほぼ１ターンとしてある。言い換えると、下金属配線３
の巻き数は、上金属配線４の巻き数よりも少なくし、Ｇ
ａＡｓ基板１との間の寄生容量を許容することができる
程度の巻き数に制限されるべきである。こうして、本実
施例によれば、スパイラルインダクタ１１の大部分がエ
アブリッジ構造となっていて、寄生容量の発生が小さく
、しかも平面視で見ると、上下金属配線３，４が密に配
線された高インダクタンスのスパイラルインダクタ１１
が形成されることになる。
の表面には、図１（ａ）（ｂ）に示すように、螺旋状の
経路に沿って、適当な間隔でポスト２，２ａが形成され
る。このポスト２，２ａは、金属材料によって形成され
ており、例えばＴｉ，Ｐｔ，Ａｕの３層構造となってい
る。また、それと同時に、図２（ａ）（ｂ）に示すよう
に、ポストとポスト２，２ａの間を通過させるようにし
て、ＧａＡｓ基板１の表面に螺旋状に下金属配線３が形
成される。この下金属配線３は、内側の端部を１つのポ
スト２ａに電気的に接続されているが、これ以外のポス
ト２とは接触しないように微小な間隙を隔てて配線され
ている。つまり、このポスト２，２ａと下金属配線３と
は、共にＧａＡｓ基板１（ウエハ）の表面に形成される
ので、高い精度で微細加工することができ、互いに微小
な間隔を隔てて形成することができるのである。次に、
ＧａＡｓ基板１の表面に、これから形成する上金属配線
４の下面の高さと同じ厚みにレジスト（図示せず）を形
成し、レジストからポスト２，２ａの上面のみを露出さ
せて表面を平坦に形成する。この後、各ポスト２，２ａ
の上面を通過させるようにして、螺旋状に上金属配線４
を形成し、図４に示すように、上金属配線４の内側の端
部をポスト２ａを介して下金属配線３の内側の端部と電
気的に導通させる。こうして、上金属配線４を螺旋状に
設けた後、レジストを除去すると、図３（ａ）（ｂ）に
示すように、上金属配線４と下金属配線３が接続された
スパイラルインダクタ１１が形成される。ここで、エア
ブリッジ構造の上金属配線４は、高精度の微細加工が困
難であり、このため広い間隙をあけて螺旋状に配線され
ている。下金属配線３は平面視で見ると、この上金属配
線４と上金属配線４の間を通過するようにして配線され
ている。このようにして、上金属配線４と下金属配線３
が平面視で互いに重複しないように配線されているので
、上金属配線４と下金属配線３との間の寄生容量を小さ
くすることができる。しかも、上金属配線４は、ＧａＡ
ｓ基板１の表面から離間しており、上金属配線４とＧａ
Ａｓ基板１の間の寄生容量も小さくなっている。しかし
、下金属配線３とＧａＡｓ基板１との間には寄生容量が
生じるので、このスパイラルインダクタ１１においては
、上金属配線４を主とし、下金属配線３を従としてあり
、例えば、図３（ａ）に示すように、上金属配線４は、
ほぼ２ターンとなっているのに対し、下金属配線３は、
ほぼ１ターンとしてある。言い換えると、下金属配線３
の巻き数は、上金属配線４の巻き数よりも少なくし、Ｇ
ａＡｓ基板１との間の寄生容量を許容することができる
程度の巻き数に制限されるべきである。こうして、本実
施例によれば、スパイラルインダクタ１１の大部分がエ
アブリッジ構造となっていて、寄生容量の発生が小さく
、しかも平面視で見ると、上下金属配線３，４が密に配
線された高インダクタンスのスパイラルインダクタ１１
が形成されることになる。
【００１２】本発明の別な実施例は、半導体基板の表面
に螺旋状をした下金属配線を設け、下金属配線の上から
半導体基板の表面に絶縁性の膜を形成し、この膜の上に
螺旋状をした上金属配線を設け、保護膜に開口した通孔
を介して前記下金属配線の一方端部と上金属配線の一方
端部を接続させてスパイラルインダクタを形成したもの
であり、図５（ａ）（ｂ）、図６（ａ）（ｂ）、図７（
ａ）（ｂ）、図８は、このスパイラルインダクタ１２の
製造順序を示している。
に螺旋状をした下金属配線を設け、下金属配線の上から
半導体基板の表面に絶縁性の膜を形成し、この膜の上に
螺旋状をした上金属配線を設け、保護膜に開口した通孔
を介して前記下金属配線の一方端部と上金属配線の一方
端部を接続させてスパイラルインダクタを形成したもの
であり、図５（ａ）（ｂ）、図６（ａ）（ｂ）、図７（
ａ）（ｂ）、図８は、このスパイラルインダクタ１２の
製造順序を示している。
【００１３】この実施例にあっては、まず図５（ａ）（
ｂ）に示すように、ＧａＡｓ基板１の表面に略１ターン
の螺旋状をした下金属配線５が形成される。ついで、図
６（ａ）（ｂ）に示すように、ＧａＡｓ基板１の表面に
、下金属配線５の厚みよりも大きな膜厚で絶縁性の保護
膜６を形成し、保護膜６によって下金属配線５を覆い隠
す。次に、下金属配線５の内側の端部に対向させて、保
護膜６に通孔８を窓開けし、下金属配線５の端部を通孔
８から露出させる。この後、図７（ａ）（ｂ）に示すよ
うに、保護膜６の上面に略２ターンの螺旋状をした上金
属配線７を形成する。そして、上金属配線７の内側の端
を保護膜６の通孔８の位置に設けることにより、図８に
示すように、通孔８を通して下金属配線５の内側の端部
と上金属配線７の内側の端部とが電気的に接続される。 こうして、下金属配線５と上金属配線７とが接続されて
、図７（ａ）のようなスパイラルインダクタ１２が構成
される。平面視で見ると、図７（ａ）に示されているよ
うに、下金属配線５は上金属配線７の間を通過するよう
に配置されており、従来例に比較して占有面積を大きく
することなく、大きな巻き数を得ている。しかも、上金
属配線７と下金属配線５とは上下に重複しておらず、図
７（ｂ）に示されているように、対角方向にずれている
ので、上下金属配線７，５同士の距離が大きくなり、上
金属配線７と下金属配線５との間の寄生容量を小さくす
ることができる。さらに、この実施例においても、Ｇａ
Ａｓ基板１との間の寄生容量の小さな上金属配線７が主
となり、下金属配線５が従となる構成としている。
ｂ）に示すように、ＧａＡｓ基板１の表面に略１ターン
の螺旋状をした下金属配線５が形成される。ついで、図
６（ａ）（ｂ）に示すように、ＧａＡｓ基板１の表面に
、下金属配線５の厚みよりも大きな膜厚で絶縁性の保護
膜６を形成し、保護膜６によって下金属配線５を覆い隠
す。次に、下金属配線５の内側の端部に対向させて、保
護膜６に通孔８を窓開けし、下金属配線５の端部を通孔
８から露出させる。この後、図７（ａ）（ｂ）に示すよ
うに、保護膜６の上面に略２ターンの螺旋状をした上金
属配線７を形成する。そして、上金属配線７の内側の端
を保護膜６の通孔８の位置に設けることにより、図８に
示すように、通孔８を通して下金属配線５の内側の端部
と上金属配線７の内側の端部とが電気的に接続される。 こうして、下金属配線５と上金属配線７とが接続されて
、図７（ａ）のようなスパイラルインダクタ１２が構成
される。平面視で見ると、図７（ａ）に示されているよ
うに、下金属配線５は上金属配線７の間を通過するよう
に配置されており、従来例に比較して占有面積を大きく
することなく、大きな巻き数を得ている。しかも、上金
属配線７と下金属配線５とは上下に重複しておらず、図
７（ｂ）に示されているように、対角方向にずれている
ので、上下金属配線７，５同士の距離が大きくなり、上
金属配線７と下金属配線５との間の寄生容量を小さくす
ることができる。さらに、この実施例においても、Ｇａ
Ａｓ基板１との間の寄生容量の小さな上金属配線７が主
となり、下金属配線５が従となる構成としている。
【００１４】なお、本発明は上記実施例以外にも種々設
計変更可能である。例えば、平面視において上金属配線
の縁と下金属配線の縁が重複するようにすれば、より巻
き数を大きくできる。さらに、上金属配線と下金属配線
の間の寄生容量をあまり問題としなくてもよい場合には
、上金属配線と下金属配線の中心線を上下に重複させる
ように配置しても差し支えない。これは、第二の実施例
に限らず、第一の実施例においても、ポストを絶縁体と
することができる場合には、下金属配線の上に絶縁性の
ポストを設ければ、上金属配線と下金属配線とを重複さ
せて設けることも可能である。
計変更可能である。例えば、平面視において上金属配線
の縁と下金属配線の縁が重複するようにすれば、より巻
き数を大きくできる。さらに、上金属配線と下金属配線
の間の寄生容量をあまり問題としなくてもよい場合には
、上金属配線と下金属配線の中心線を上下に重複させる
ように配置しても差し支えない。これは、第二の実施例
に限らず、第一の実施例においても、ポストを絶縁体と
することができる場合には、下金属配線の上に絶縁性の
ポストを設ければ、上金属配線と下金属配線とを重複さ
せて設けることも可能である。
【００１５】また、上記実施例ではＧａＡｓ基板の上に
スパイラルインダクタを構成する場合について述べたが
、これ以外の化合物半導体基板やシリコン基板等につい
ても応用できることはいうまでもない。
スパイラルインダクタを構成する場合について述べたが
、これ以外の化合物半導体基板やシリコン基板等につい
ても応用できることはいうまでもない。
【００１６】
【発明の効果】本発明によれば、スパイラルインダクタ
の一部を半導体基板の表面から離間した上金属配線によ
って形成しているので、スパイラルインダクタと半導体
基板との間の寄生容量を小さくすることができる。しか
も、一般に微細加工が困難で、密に配線することのでき
ない上金属配線に半導体基板表面の下金属配線を接続し
てスパイラルインダクタを形成しているので、スパイラ
ルインダクタが二層構造となり、面積に対する巻き数の
比を大きくすることができ、スパイラルインダクタの高
インダクタンス化と半導体装置の高集積化に寄与する。 すなわち、スパイラルインダクタの寄生容量を許容でき
る限度で上金属配線に下金属配線を付加することにより
、寄生容量が小さく、かつインダクタンスの大きなスパ
イラルインダクタを構成することができる。
の一部を半導体基板の表面から離間した上金属配線によ
って形成しているので、スパイラルインダクタと半導体
基板との間の寄生容量を小さくすることができる。しか
も、一般に微細加工が困難で、密に配線することのでき
ない上金属配線に半導体基板表面の下金属配線を接続し
てスパイラルインダクタを形成しているので、スパイラ
ルインダクタが二層構造となり、面積に対する巻き数の
比を大きくすることができ、スパイラルインダクタの高
インダクタンス化と半導体装置の高集積化に寄与する。 すなわち、スパイラルインダクタの寄生容量を許容でき
る限度で上金属配線に下金属配線を付加することにより
、寄生容量が小さく、かつインダクタンスの大きなスパ
イラルインダクタを構成することができる。
【図１】（ａ）は本発明の一実施例によるスパイラルイ
ンダクタの製造工程において、ＧａＡｓ基板の表面にポ
ストを設けた状態の平面図、（ｂ）は（ａ）のＡ−Ａ線
断面図である。
ンダクタの製造工程において、ＧａＡｓ基板の表面にポ
ストを設けた状態の平面図、（ｂ）は（ａ）のＡ−Ａ線
断面図である。
【図２】（ａ）は同上の実施例において、ＧａＡｓ基板
の表面に下金属配線を設けた状態の平面図、（ｂ）は（
ａ）のＢ−Ｂ線断面図である。
の表面に下金属配線を設けた状態の平面図、（ｂ）は（
ａ）のＢ−Ｂ線断面図である。
【図３】（ａ）は同上の実施例において、ポストの上面
間に上金属配線を架設した状態を示す平面図、（ｂ）は
（ａ）のＣ−Ｃ線断面図である。
間に上金属配線を架設した状態を示す平面図、（ｂ）は
（ａ）のＣ−Ｃ線断面図である。
【図４】図３（ａ）のＸ部拡大断面図である。
【図５】（ａ）は本発明の別な実施例によるスパイラル
インダクタの製造工程において、ＧａＡｓ基板の表面に
下金属配線を設けた状態の平面図、（ｂ）は（ａ）のＤ
−Ｄ線断面図である。
インダクタの製造工程において、ＧａＡｓ基板の表面に
下金属配線を設けた状態の平面図、（ｂ）は（ａ）のＤ
−Ｄ線断面図である。
【図６】（ａ）は同上の実施例において、ＧａＡｓ基板
の表面に保護膜を形成した状態の平面図、（ｂ）は（ａ
）のＥ−Ｅ線断面図である。
の表面に保護膜を形成した状態の平面図、（ｂ）は（ａ
）のＥ−Ｅ線断面図である。
【図７】（ａ）は同上の実施例において、保護膜の上面
に上金属配線を設けた状態を示す平面図、（ｂ）は（ａ
）のＦ−Ｆ線断面図である。
に上金属配線を設けた状態を示す平面図、（ｂ）は（ａ
）のＦ−Ｆ線断面図である。
【図８】図７（ａ）のＹ部拡大断面図である。
【図９】（ａ）は従来例によるスパイラルインダクタの
製造工程において、ＧａＡｓ基板の表面にポストを設け
た状態の平面図、（ｂ）は（ａ）のＧ−Ｇ線断面図であ
る。
製造工程において、ＧａＡｓ基板の表面にポストを設け
た状態の平面図、（ｂ）は（ａ）のＧ−Ｇ線断面図であ
る。
【図１０】（ａ）は同上の従来例において、ポストの上
面に金属配線を架設した状態の平面図、（ｂ）は（ａ）
のＨ−Ｈ線断面図である。
面に金属配線を架設した状態の平面図、（ｂ）は（ａ）
のＨ−Ｈ線断面図である。
１ ＧａＡｓ基板
２，２ａ ポスト
３ 下金属配線
４ 上金属配線
５ 下金属配線
６ 保護膜
７ 上金属配線
８ 通孔
１１，１２ スパイラルインダクタ
Claims (1)
- 【請求項１】 半導体基板の表面に設けられた螺旋状
の下金属配線と、半導体基板の表面から離間させて半導
体基板の表面とほぼ平行に配設された螺旋状の上金属配
線と、上金属配線を半導体基板から離間させて保持する
手段とを備え、前記下金属配線の一方端部と上金属配線
の一方端部を接続させてスパイラルインダクタを形成し
たことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3080890A JPH04290212A (ja) | 1991-03-18 | 1991-03-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3080890A JPH04290212A (ja) | 1991-03-18 | 1991-03-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04290212A true JPH04290212A (ja) | 1992-10-14 |
Family
ID=13730952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3080890A Pending JPH04290212A (ja) | 1991-03-18 | 1991-03-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04290212A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0684647A1 (en) * | 1994-05-25 | 1995-11-29 | Murata Manufacturing Co., Ltd. | Electronic parts having airbridge interconnection and method of manufacturing such electronic parts |
| FR2780546A1 (fr) * | 1998-06-29 | 1999-12-31 | Memscap | Circuit integre monolithique comprenant une inductance plane ou un transformateur plan, et procede de fabrication d'un tel circuit |
| WO2002001641A1 (fr) * | 2000-06-27 | 2002-01-03 | Matsushita Electric Industrial Co., Ltd. | Dispositif semi-conducteur |
| KR100442230B1 (ko) * | 1996-12-26 | 2004-10-08 | 엘지전자 주식회사 | 인덕터제조방법 |
| EP1760731A2 (en) * | 2005-08-31 | 2007-03-07 | Fujitsu Limited | Integrated electronic device and method of making the same |
| JP2008205513A (ja) * | 2008-05-26 | 2008-09-04 | Fujitsu Ltd | 集積型電子部品 |
| JP2010021384A (ja) * | 2008-07-11 | 2010-01-28 | Murata Mfg Co Ltd | インダクタおよびフィルタ |
| JP2020088058A (ja) * | 2018-11-20 | 2020-06-04 | 太陽誘電株式会社 | インダクタ、フィルタおよびマルチプレクサ |
-
1991
- 1991-03-18 JP JP3080890A patent/JPH04290212A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6060381A (en) * | 1994-05-25 | 2000-05-09 | Murata Manufacturing Co., Ltd. | Method of manufacturing an electronic part having an air-bridge interconnection |
| EP0684647A1 (en) * | 1994-05-25 | 1995-11-29 | Murata Manufacturing Co., Ltd. | Electronic parts having airbridge interconnection and method of manufacturing such electronic parts |
| KR100442230B1 (ko) * | 1996-12-26 | 2004-10-08 | 엘지전자 주식회사 | 인덕터제조방법 |
| EP0969509A1 (fr) * | 1998-06-29 | 2000-01-05 | Memscap | Circuit integre monolithique comprenant une inductance plane ou un transformateur plan, et procédé de fabrication d'un tel circuit |
| FR2780546A1 (fr) * | 1998-06-29 | 1999-12-31 | Memscap | Circuit integre monolithique comprenant une inductance plane ou un transformateur plan, et procede de fabrication d'un tel circuit |
| WO2002001641A1 (fr) * | 2000-06-27 | 2002-01-03 | Matsushita Electric Industrial Co., Ltd. | Dispositif semi-conducteur |
| US6674131B2 (en) | 2000-06-27 | 2004-01-06 | Matsushita Electric Industrial Co., Ltd. | Semiconductor power device for high-temperature applications |
| EP1760731A2 (en) * | 2005-08-31 | 2007-03-07 | Fujitsu Limited | Integrated electronic device and method of making the same |
| JP2007067236A (ja) * | 2005-08-31 | 2007-03-15 | Fujitsu Ltd | 集積型電子部品および集積型電子部品製造方法 |
| EP1760731A3 (en) * | 2005-08-31 | 2013-11-27 | Fujitsu Limited | Integrated electronic device and method of making the same |
| JP2008205513A (ja) * | 2008-05-26 | 2008-09-04 | Fujitsu Ltd | 集積型電子部品 |
| JP2010021384A (ja) * | 2008-07-11 | 2010-01-28 | Murata Mfg Co Ltd | インダクタおよびフィルタ |
| US8134221B2 (en) | 2008-07-11 | 2012-03-13 | Murata Manufacturing Co., Ltd. | Inductor and filter |
| JP2020088058A (ja) * | 2018-11-20 | 2020-06-04 | 太陽誘電株式会社 | インダクタ、フィルタおよびマルチプレクサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5420558A (en) | Thin film transformer | |
| KR100420948B1 (ko) | 병렬 분기 구조의 나선형 인덕터 | |
| CN100543963C (zh) | 制造半导体基片上晶体管元件之间连接的方法及半导体器件 | |
| JPH04290212A (ja) | 半導体装置 | |
| JPH04245665A (ja) | 半導体集積回路構造 | |
| KR19980080240A (ko) | 반도체 장치 | |
| JPH0389548A (ja) | 半導体集積回路 | |
| JPH10208940A (ja) | インダクタ素子 | |
| US6791158B2 (en) | Integrated inductor | |
| JPH09139313A (ja) | 薄膜インダクタンス素子および半導体装置 | |
| US20040051174A1 (en) | Electronic device with a voltage supply structure, semiconductor wafer with electronic devices, and associated production methods | |
| JPH0774311A (ja) | 半導体アナログ集積回路 | |
| JPH1074624A (ja) | インダクタ素子 | |
| JPH0476927A (ja) | 半導体集積回路 | |
| JPH10270248A (ja) | スパイラルインダクタ | |
| JP2007005702A (ja) | 半導体装置およびその製造方法 | |
| JPS6148779B2 (ja) | ||
| JP2000021635A (ja) | スパイラルインダクタおよびそれを用いた集積回路 | |
| JPH02183536A (ja) | 半導体装置 | |
| KR100273682B1 (ko) | 반도체장치 및 그 제조 방법 | |
| JP2911980B2 (ja) | 半導体集積回路装置 | |
| JPH04206528A (ja) | 半導体装置における配線構造 | |
| JPH05235183A (ja) | 半導体装置 | |
| KR940011740B1 (ko) | 반도체소자의 본드패드 설계 변경 공정 및 그 구조 | |
| JPH07211865A (ja) | インダクタ |