JP3057832B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3057832B2 JP3057832B2 JP3215697A JP21569791A JP3057832B2 JP 3057832 B2 JP3057832 B2 JP 3057832B2 JP 3215697 A JP3215697 A JP 3215697A JP 21569791 A JP21569791 A JP 21569791A JP 3057832 B2 JP3057832 B2 JP 3057832B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor
- pattern
- bonding pad
- polyimide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
多層配線構造に関する。
多層配線構造に関する。
【０００２】
【従来の技術】従来の半導体装置の多層配線部は図３
（ａ）に示すようにＳｉ基板９′上にＳｉＯ2 膜８′を
形成し、その上に第一層導体１′，第一ポリイミド層
５′，第二層導体２′，第二ポリイミド層６′，第三層
導体３′，第三ポリイミド層７′，第四層導体４′と順
次積層形成し、各層間の接続にはスルーホール１０′を
用いて行っている構造となっている。製造にはスピンナ
ー・スパッタ法，ＰＲ技術等を用いて行っている。ここ
でポリイミドは絶縁層として広く一般に使用されてい
る。
（ａ）に示すようにＳｉ基板９′上にＳｉＯ2 膜８′を
形成し、その上に第一層導体１′，第一ポリイミド層
５′，第二層導体２′，第二ポリイミド層６′，第三層
導体３′，第三ポリイミド層７′，第四層導体４′と順
次積層形成し、各層間の接続にはスルーホール１０′を
用いて行っている構造となっている。製造にはスピンナ
ー・スパッタ法，ＰＲ技術等を用いて行っている。ここ
でポリイミドは絶縁層として広く一般に使用されてい
る。
【０００３】従来の多層配線基板のパターン図例を図３
（ｂ）に示す。第三ポリイミド層７′上に設けられた第
四層導体ボンディングパッド１１′下にある第二ポリイ
ミド層６′上にある第三層導体パターン１５′は第四層
導体ボンディングパッド１１′の形状にかかわらず通常
と同レベルであり、第四層導体ボンディングパッド１
１′よりも第三層導体パターン１５′の方が小さくなっ
ている。以下同様に第三層導体ボンディングパッド１
２′よりも第二層導体パターン１６′の方が小さく、第
二層導体ボンディングパッド１３′よりも第一層導体パ
ターン１７′の方が小さくなっている。１４′は第一層
導体ボンディングパッドであり、８′はＳｉＯ2 膜であ
る。また従来の多層配線基板のメタル構成は一般的に図
３（ｃ）に示すように有機絶縁物である第三ポリイミド
層（例えば厚さ２〜１０μｍ）〜７′上に接着メタル層
（例えば厚さ０．０５〜１．０μのＴｉスパッタ層）〜
４−１′，バリヤメタル層（例えば厚さ０．５〜２μの
Ｃｕスパッタ層）〜４−２′，Ａｕメッキ層（例えば厚
さ０．２〜３μｍ）〜４−４′等を順次実施している。
その他メタル構成金属はＮｉ−Ｃｒ，Ｃｒ，Ｐｔ，Ｐｄ
等が良く使用されている。
（ｂ）に示す。第三ポリイミド層７′上に設けられた第
四層導体ボンディングパッド１１′下にある第二ポリイ
ミド層６′上にある第三層導体パターン１５′は第四層
導体ボンディングパッド１１′の形状にかかわらず通常
と同レベルであり、第四層導体ボンディングパッド１
１′よりも第三層導体パターン１５′の方が小さくなっ
ている。以下同様に第三層導体ボンディングパッド１
２′よりも第二層導体パターン１６′の方が小さく、第
二層導体ボンディングパッド１３′よりも第一層導体パ
ターン１７′の方が小さくなっている。１４′は第一層
導体ボンディングパッドであり、８′はＳｉＯ2 膜であ
る。また従来の多層配線基板のメタル構成は一般的に図
３（ｃ）に示すように有機絶縁物である第三ポリイミド
層（例えば厚さ２〜１０μｍ）〜７′上に接着メタル層
（例えば厚さ０．０５〜１．０μのＴｉスパッタ層）〜
４−１′，バリヤメタル層（例えば厚さ０．５〜２μの
Ｃｕスパッタ層）〜４−２′，Ａｕメッキ層（例えば厚
さ０．２〜３μｍ）〜４−４′等を順次実施している。
その他メタル構成金属はＮｉ−Ｃｒ，Ｃｒ，Ｐｔ，Ｐｄ
等が良く使用されている。
【０００４】
【発明が解決しようとする課題】この従来の多層配線基
板は導体配線のメタル構成に電解Ｎｉあるいは無電解Ｎ
ｉ層を含まず、且つ、Ｓｉサブストレート〜９から各導
体層（Ａ，Ｂ，Ｃ，Ｄ等）間のトータル硬度（例えばビ
ッカース硬度１００以上）を調整していないために各導
体層（Ａ′，Ｂ′，Ｃ′，Ｄ′等）のトータルビッカー
ス硬度が５０〜８０を示し、何れも１００以下である。
このトータルビッカース硬度値５０〜８０は有機系絶縁
物であるポリイミドそのものの特性が出ているものであ
り、本ビッカース硬度では多層配線基板へのワイヤーボ
ンディング、ＴＡＢ、その他等の接続方法をとった時に
基板にヘコミが生じるため、接続エネルギーが吸収され
安定した接続が確保できないという問題点があった。ま
たボンディングパッド下の次下層配線パターンがボンデ
ィングパッド面積よりも小さいためボンディングパット
面に凹凸、歪み等が生じて安定したボンディング接続が
出来なくなるという問題点があった。更に電解Ｎｉある
いは無電解Ｎｉ層を選択的に設けていなかったために部
分的にＮｉ層が与える悪影響（例えば硬すぎて応力吸収
が不可能となる。）が生じる恐れがあった。
板は導体配線のメタル構成に電解Ｎｉあるいは無電解Ｎ
ｉ層を含まず、且つ、Ｓｉサブストレート〜９から各導
体層（Ａ，Ｂ，Ｃ，Ｄ等）間のトータル硬度（例えばビ
ッカース硬度１００以上）を調整していないために各導
体層（Ａ′，Ｂ′，Ｃ′，Ｄ′等）のトータルビッカー
ス硬度が５０〜８０を示し、何れも１００以下である。
このトータルビッカース硬度値５０〜８０は有機系絶縁
物であるポリイミドそのものの特性が出ているものであ
り、本ビッカース硬度では多層配線基板へのワイヤーボ
ンディング、ＴＡＢ、その他等の接続方法をとった時に
基板にヘコミが生じるため、接続エネルギーが吸収され
安定した接続が確保できないという問題点があった。ま
たボンディングパッド下の次下層配線パターンがボンデ
ィングパッド面積よりも小さいためボンディングパット
面に凹凸、歪み等が生じて安定したボンディング接続が
出来なくなるという問題点があった。更に電解Ｎｉある
いは無電解Ｎｉ層を選択的に設けていなかったために部
分的にＮｉ層が与える悪影響（例えば硬すぎて応力吸収
が不可能となる。）が生じる恐れがあった。
【０００５】
【課題を解決するための手段】本発明の多層配線基板
は、複数の層にそれぞれ導体パターンおよび前記導体パ
ターンに接続された導体ボンディングパッドパターンを
有する多層配線基板であって、各層の導体ボンディング
パッドパターン下の次下層の導体パターンが当該導体ボ
ンディングパッドパターン直下においてそれぞれ当該導
体ボンディングパッドパターンと同等かより大きい寸法
を有し、当該導体ボンディングパターン直下以外の領域
においてはその幅が当該導体ボンディングパターンの幅
より小さいことを特徴としている。
は、複数の層にそれぞれ導体パターンおよび前記導体パ
ターンに接続された導体ボンディングパッドパターンを
有する多層配線基板であって、各層の導体ボンディング
パッドパターン下の次下層の導体パターンが当該導体ボ
ンディングパッドパターン直下においてそれぞれ当該導
体ボンディングパッドパターンと同等かより大きい寸法
を有し、当該導体ボンディングパターン直下以外の領域
においてはその幅が当該導体ボンディングパターンの幅
より小さいことを特徴としている。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００７】図１は本発明の一実施例を示す断面図及び
イ部拡大図である。絶縁物，半導体，導体のベース材と
して本例はＳｉサブストレー１〜９を用いている。Ｓｉ
サブストレート〜９′上に絶縁膜としてＳｉＯ2 （例え
ば厚さ２００〜１０００オングストローム）〜８を形成
し、その上に第一層導体（例えば接着メタル−バリヤメ
タル−Ｎｉ−Ａｕ等）、絶縁膜として第１ポリイミド層
（例えば厚さ２〜１０μ）５，以下同様に第二導体層，
第二ポリイミド層６，三導体層，第三ポリイミド層７，
第４導体層と順次、蒸着法，スパッタ法，メッキ法，Ｐ
Ｒ技術方法等を用いて多層配線を形成する。上，下導体
層の接続はビアホール〜１０によって行っている。本多
層配線基板の導体のメタル構成としては図１イ部拡大図
に示すように接着メタル層（例えば厚さ：０．０５〜
１．０μのＴｉ等スパッタ層），バリヤメタル層（例え
ば厚さ、０．５〜２μのＣｕ等スパッタ層），選択箇所
あるいは全体に電解Ｎｉあるいは無電解Ｎｉ層〜４−３
をメッキ法により実施する。このときメッキ厚さは必要
なトータルビッカース硬度により厚さを例えば２〜１５
μｍ調整する。Ａｕメッキ層（例えば厚さ０．２〜５
μ）４−４を施している。この中で無電解Ｎｉあるいは
電解Ｎｉ層の厚さの調整によりＳｉサブストレート９か
ら第四導体層までのトータルビッカース硬度を調整して
いる。一例を示すと電解Ｎｉメッキ厚さとトータルビッ
カース硬度は２μ→１００〜１２０，５μ→１５０〜２
５０，１０μ→２５０〜３５０，１５μ→３００〜４０
０となる。従ってトータルビッカース硬度がワイヤーボ
ンディングＴＡＢ．その他等の接続方法に対し、適宜選
択出来るので安定した接続が確保される。一般にトータ
ルビッカース硬度、９９以下では安定した接続は不可能
であり、特にワイヤーボンディング法にはその影響が顕
著に表われる。
イ部拡大図である。絶縁物，半導体，導体のベース材と
して本例はＳｉサブストレー１〜９を用いている。Ｓｉ
サブストレート〜９′上に絶縁膜としてＳｉＯ2 （例え
ば厚さ２００〜１０００オングストローム）〜８を形成
し、その上に第一層導体（例えば接着メタル−バリヤメ
タル−Ｎｉ−Ａｕ等）、絶縁膜として第１ポリイミド層
（例えば厚さ２〜１０μ）５，以下同様に第二導体層，
第二ポリイミド層６，三導体層，第三ポリイミド層７，
第４導体層と順次、蒸着法，スパッタ法，メッキ法，Ｐ
Ｒ技術方法等を用いて多層配線を形成する。上，下導体
層の接続はビアホール〜１０によって行っている。本多
層配線基板の導体のメタル構成としては図１イ部拡大図
に示すように接着メタル層（例えば厚さ：０．０５〜
１．０μのＴｉ等スパッタ層），バリヤメタル層（例え
ば厚さ、０．５〜２μのＣｕ等スパッタ層），選択箇所
あるいは全体に電解Ｎｉあるいは無電解Ｎｉ層〜４−３
をメッキ法により実施する。このときメッキ厚さは必要
なトータルビッカース硬度により厚さを例えば２〜１５
μｍ調整する。Ａｕメッキ層（例えば厚さ０．２〜５
μ）４−４を施している。この中で無電解Ｎｉあるいは
電解Ｎｉ層の厚さの調整によりＳｉサブストレート９か
ら第四導体層までのトータルビッカース硬度を調整して
いる。一例を示すと電解Ｎｉメッキ厚さとトータルビッ
カース硬度は２μ→１００〜１２０，５μ→１５０〜２
５０，１０μ→２５０〜３５０，１５μ→３００〜４０
０となる。従ってトータルビッカース硬度がワイヤーボ
ンディングＴＡＢ．その他等の接続方法に対し、適宜選
択出来るので安定した接続が確保される。一般にトータ
ルビッカース硬度、９９以下では安定した接続は不可能
であり、特にワイヤーボンディング法にはその影響が顕
著に表われる。
【０００８】図２は本発明の他の実施例を示す平面図お
よび断面図である。第四層ボンディングパッド〜１１下
にある第三層導体パターン１５が第四層ボンディングパ
ッド１１のパターンサイズより同等かあるいは大きくな
っている。ｘ＞ｘ′，ｙ＞ｙ′となり、以下、第三層導
体ボンディングパッド〜１２よりも第二層導体パターン
１６が、第二層導体ボンディングパッド〜１３よりも第
一層導体パターン１７が何れもパターンサイズが大きく
なっている。但って次下層導体パターンの影響が上層導
体ボンディングパッド面に表われないため安定したボン
ディングが可能である。
よび断面図である。第四層ボンディングパッド〜１１下
にある第三層導体パターン１５が第四層ボンディングパ
ッド１１のパターンサイズより同等かあるいは大きくな
っている。ｘ＞ｘ′，ｙ＞ｙ′となり、以下、第三層導
体ボンディングパッド〜１２よりも第二層導体パターン
１６が、第二層導体ボンディングパッド〜１３よりも第
一層導体パターン１７が何れもパターンサイズが大きく
なっている。但って次下層導体パターンの影響が上層導
体ボンディングパッド面に表われないため安定したボン
ディングが可能である。
【０００９】
【発明の効果】以上説明したように本発明は絶縁物，半
導体，導体等の基板に有機系絶縁物とトータルビッカー
ス硬度を調整するための導体配線用メタル構成を取った
ことにより接続方法に適合したトータルビッカース硬度
が確保出来るため、安定した接続とその後の接続信頼性
が保持出来るという効果を有する。また導体配線部のト
ータルビッカース硬度が選択的に取れる構造となってい
るため配線硬度が悪影響（例えば硬すぎて応力吸収が出
来ない等）を及す箇所は除外出来るという効果を有す
る。更に導体ボンディングパッドパターンサイズよりも
次下層導体パターンサイズを同等かあるいは大きく取っ
ていることにより導体ボンディングパッド部の平行度が
安定して確保出来るため、安定した接続とその後の接続
信頼性が保持出来るという効果を有する。
導体，導体等の基板に有機系絶縁物とトータルビッカー
ス硬度を調整するための導体配線用メタル構成を取った
ことにより接続方法に適合したトータルビッカース硬度
が確保出来るため、安定した接続とその後の接続信頼性
が保持出来るという効果を有する。また導体配線部のト
ータルビッカース硬度が選択的に取れる構造となってい
るため配線硬度が悪影響（例えば硬すぎて応力吸収が出
来ない等）を及す箇所は除外出来るという効果を有す
る。更に導体ボンディングパッドパターンサイズよりも
次下層導体パターンサイズを同等かあるいは大きく取っ
ていることにより導体ボンディングパッド部の平行度が
安定して確保出来るため、安定した接続とその後の接続
信頼性が保持出来るという効果を有する。
【図１】本発明の一実施例を示す図である。
【図２】本発明の他の実施例を示す図である。
【図３】従来技術の図である。
１，１′ 第一層導体 ２，２′ 第二層導体 ３，３′ 第三層導体 ４，４′ 第四層導体 ５，５′ 第一ポリイミド層 ６，６′ 第二ポリイミド層 ７，７′ 第三ポリイミド層 ８，８′ ＳｉＯ2 膜 ９，９′ Ｓｉサブストレート １０，１０′ ビアホール １１，１１′ 第四層導体ボンディングパッド １２，１２′ 第三層導体ボンディングパッド １３，１３′ 第二層導体ボンディングパッド １４，１４′ 第一層導体ボンディングパッド １５，１５′ 第三層導体パターン １６，１６′ 第二層導体パターン １７，１７′ 第一層導体パターン ４−１，４−１′ 接着メタル層 ４−２，４−２′ バリヤメタル層 ４−３ Ｎｉメッキ層 ４−４，４−４′ Ａｕメッキ層
Claims (1)
- 【請求項１】 複数の層にそれぞれ導体パターンおよび
前記導体パターンに接続された導体ボンディングパッド
パターンを有する多層配線基板であって、各層の導体ボ
ンディングパッドパターン下の次下層の導体パターンが
当該導体ボンディングパッドパターン直下においてそれ
ぞれ当該導体ボンディングパッドパターンと同等かより
大きい寸法を有し、当該導体ボンディングパターン直下
以外の領域においてはその幅が当該導体ボンディングパ
ターンの幅より小さいことを特徴とする多層配線基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3215697A JP3057832B2 (ja) | 1991-08-28 | 1991-08-28 | 半導体装置 |
| US07/936,300 US5310965A (en) | 1991-08-28 | 1992-08-28 | Multi-level wiring structure having an organic interlayer insulating film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3215697A JP3057832B2 (ja) | 1991-08-28 | 1991-08-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0555222A JPH0555222A (ja) | 1993-03-05 |
| JP3057832B2 true JP3057832B2 (ja) | 2000-07-04 |
Family
ID=16676661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3215697A Expired - Fee Related JP3057832B2 (ja) | 1991-08-28 | 1991-08-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3057832B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3195590B2 (ja) | 1999-04-27 | 2001-08-06 | 日東電工株式会社 | フレキシブル配線板 |
| JP2003037215A (ja) * | 2001-07-26 | 2003-02-07 | Mitsui Mining & Smelting Co Ltd | 電子部品実装用基板及び電子部品実装用基板の製造方法 |
| JP2012129570A (ja) * | 2012-04-03 | 2012-07-05 | Megica Corp | チップの製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54126466A (en) * | 1978-03-24 | 1979-10-01 | Toshiba Corp | Semiconductor device |
| JPS57106140A (en) * | 1980-12-24 | 1982-07-01 | Hitachi Ltd | Semiconductor device and manufacture thereof |
| JPS63100740A (ja) * | 1986-10-17 | 1988-05-02 | Citizen Watch Co Ltd | 半導体装置の電極 |
| JPH02113533A (ja) * | 1988-10-22 | 1990-04-25 | Nec Corp | 半導体装置 |
-
1991
- 1991-08-28 JP JP3215697A patent/JP3057832B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0555222A (ja) | 1993-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2773578B2 (ja) | 半導体装置の製造方法 | |
| US6326561B1 (en) | Thin-film multilayer wiring board with wiring and via holes in a thickness of an insulating layer | |
| JP3098509B2 (ja) | 電子コンポーネント構造体およびその製造方法 | |
| US6144100A (en) | Integrated circuit with bonding layer over active circuitry | |
| EP0425607A1 (en) | High-density, multi-level interconnects, flex circuits, and tape for tab | |
| US4881144A (en) | Thin film magnetic head | |
| JPH0730012A (ja) | 半導体装置 | |
| JPH06163794A (ja) | メタルコアタイプの多層リードフレーム | |
| JP3057832B2 (ja) | 半導体装置 | |
| JP2554358B2 (ja) | 配線基板及び配線基板の製造方法 | |
| US5091340A (en) | Method for forming multilayer wirings on a semiconductor device | |
| JPH0832244A (ja) | 多層配線基板 | |
| JPH05136567A (ja) | 薄膜多層配線基板 | |
| JPH05183007A (ja) | 半導体基板等のパッド構造 | |
| JPH04278542A (ja) | 半導体装置及びその製造方法 | |
| JPH0360192A (ja) | 銅配線セラミック基板および製造方法 | |
| JP4018848B2 (ja) | 半導体装置 | |
| JPH0786281A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS63187412A (ja) | 薄膜磁気ヘツドの製造方法 | |
| EP0508408A2 (en) | Semiconductor device having metallization layers | |
| JP2000124345A (ja) | 高密度配線板 | |
| JPS61179597A (ja) | 多層配線形成方法 | |
| JPH05102319A (ja) | 半導体装置及びその製造方法 | |
| JPH06268370A (ja) | 薄膜多層配線基板 | |
| JPH05110264A (ja) | 配線用基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |