JP2554358B2 - 配線基板及び配線基板の製造方法 - Google Patents
配線基板及び配線基板の製造方法Info
- Publication number
- JP2554358B2 JP2554358B2 JP63125797A JP12579788A JP2554358B2 JP 2554358 B2 JP2554358 B2 JP 2554358B2 JP 63125797 A JP63125797 A JP 63125797A JP 12579788 A JP12579788 A JP 12579788A JP 2554358 B2 JP2554358 B2 JP 2554358B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- plating layer
- wiring board
- layer
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
- H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/032—Materials
- H05K2201/0326—Inorganic, non-metallic conductor, e.g. indium-tin oxide [ITO]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0723—Electroplating, e.g. finish plating
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Non-Insulated Conductors (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は半導体部品等を実装する配線基板及びその製
造方法に関する。
造方法に関する。
＜従来の技術＞ 従来半導体等を実装する為の配線基板は、第８図に示
す如く、ガラス板11上に最下地材として酸化インジウム
錫若しくは酸化錫から成る薄膜層12を積層し、この上に
導電性の金属メッキ層としてNiメッキ層13を積層すると
ともに、更にその上面に同様のメッキ層としてAuメッキ
層14を夫々積層し、これにエッチング処理を施して所望
するパターン形状61,62に区画されたパターン６を形成
していた。しかも各々パターン形状61,62に対してNiメ
ッキ層13、更にその上面にAuメッキ層14を積層して夫々
電源回路パターン63,信号回路パターン64等を形成する
ので、これ等各回路パターンは全て同一の層構成を成す
ものであった。
す如く、ガラス板11上に最下地材として酸化インジウム
錫若しくは酸化錫から成る薄膜層12を積層し、この上に
導電性の金属メッキ層としてNiメッキ層13を積層すると
ともに、更にその上面に同様のメッキ層としてAuメッキ
層14を夫々積層し、これにエッチング処理を施して所望
するパターン形状61,62に区画されたパターン６を形成
していた。しかも各々パターン形状61,62に対してNiメ
ッキ層13、更にその上面にAuメッキ層14を積層して夫々
電源回路パターン63,信号回路パターン64等を形成する
ので、これ等各回路パターンは全て同一の層構成を成す
ものであった。
＜発明が解決しようとする課題＞ 上記構成の配線基板上に、例えば第９図に示す如く実
装部品５として超小型LED5a…5nを複数個並列実装する
場合、これら超小型LED5a…5nにおいて発光量のバラツ
キを極度に小さくするには、該LEDを駆動させる各信号
回路パターン64を極細にし、且つ流れる電流値のバラツ
キを最小限に抑える必要がある。しかし信号回路パター
ン64を極細にするにしても、現在の製造技術上及びガラ
ス板11との密着強度上からして、金属メッキ厚を0.1乃
至1.0μｍ程度しか付けられず、その為パターンの導体
抵抗が非常に大きくなる。よって電源回路パターン63に
おいては、電源Ｅからの距離差のあるP1点とP2点で電圧
降下による電位差が生じ、P1点近傍のLED5aと、P2点近
傍のLED5nとには同一値の電流を供給することができな
い。
装部品５として超小型LED5a…5nを複数個並列実装する
場合、これら超小型LED5a…5nにおいて発光量のバラツ
キを極度に小さくするには、該LEDを駆動させる各信号
回路パターン64を極細にし、且つ流れる電流値のバラツ
キを最小限に抑える必要がある。しかし信号回路パター
ン64を極細にするにしても、現在の製造技術上及びガラ
ス板11との密着強度上からして、金属メッキ厚を0.1乃
至1.0μｍ程度しか付けられず、その為パターンの導体
抵抗が非常に大きくなる。よって電源回路パターン63に
おいては、電源Ｅからの距離差のあるP1点とP2点で電圧
降下による電位差が生じ、P1点近傍のLED5aと、P2点近
傍のLED5nとには同一値の電流を供給することができな
い。
一方この電位差を解消する為に、第10図に示す如く電
源回路パターン63上の複数箇所に各LED5a…5nに対応さ
せたP1点乃至Pn点を設定し、各点にそれぞれ電源E1,E2
…Enを接続して各々同一の電圧を印加することも考えら
れる。しかしこれは電源回路パターン63の長さに対応さ
せて電源を増設しなければならず、配線基板自体が大型
化し且つ製造コストを大幅に高騰させる原因となる。
源回路パターン63上の複数箇所に各LED5a…5nに対応さ
せたP1点乃至Pn点を設定し、各点にそれぞれ電源E1,E2
…Enを接続して各々同一の電圧を印加することも考えら
れる。しかしこれは電源回路パターン63の長さに対応さ
せて電源を増設しなければならず、配線基板自体が大型
化し且つ製造コストを大幅に高騰させる原因となる。
更に第11図及びその側面である第12図に示す如く、電
源回路パターン63上にのみ数10μｍ厚の導電性金属ペー
スト層７を供給し、該電源回路パターン63自体の導体抵
抗値を下げることも考えられたが、第13図（ａ）及びそ
の側面図である、同図（ｂ）及び同底面図である同図
（ｃ）にう各々示す如く、信号回路パターン64を形成す
るNiメッキ層13及びAuメッキ層14の厚さにはバラツキが
生じていることが有り、よって電源回路パターン63と超
小型LED等の各実装部品５までの距離（各信号回路パタ
ーン64の長さ）が同一であっても、両層の導体抵抗値が
大きくバラツク（±30％程度）ことになり、前記同様各
実装部品５には同一値の電流を供給することができな
い。
源回路パターン63上にのみ数10μｍ厚の導電性金属ペー
スト層７を供給し、該電源回路パターン63自体の導体抵
抗値を下げることも考えられたが、第13図（ａ）及びそ
の側面図である、同図（ｂ）及び同底面図である同図
（ｃ）にう各々示す如く、信号回路パターン64を形成す
るNiメッキ層13及びAuメッキ層14の厚さにはバラツキが
生じていることが有り、よって電源回路パターン63と超
小型LED等の各実装部品５までの距離（各信号回路パタ
ーン64の長さ）が同一であっても、両層の導体抵抗値が
大きくバラツク（±30％程度）ことになり、前記同様各
実装部品５には同一値の電流を供給することができな
い。
以上の如く当該配線基板においては超小型LED等を高
い信頼性の下で駆動させることはできない。
い信頼性の下で駆動させることはできない。
＜課題を解決するための手段＞ 本発明は上記の課題に鑑みて成されたもので、複数の
半導体素子と、該半導体素子の各々に電源を共通に供給
する電源回路パターンと、該半導体素子の各々を駆動す
る信号回路パターンとを有する配線基板において、電源
回路パターンは、ガラス板上に酸化インジウム錫若しく
は酸化錫から成る薄膜層を積層し、この薄膜層上に導電
性の金属メッキ層を積層し、その導電性の金属メッキ層
の上に金属ペースト層若しくは厚付金属メッキ層を積層
して形成され、信号回路パターンは、ガラス板上に酸化
インジウム錫若しくは酸化錫から成る薄膜層を積層して
形成されるとともに、信号回路パターンの端部に更に導
電性の金属メッキ層を積層した半田パッドが形成される
ものである。しかもこれ等配線基板の製造は、先ずガラ
ス板上に酸化インジウム錫若しくは酸化錫による薄膜層
を形成し、この薄膜層をエッチング処理して所定のパタ
ーン形状に区画し、次いでこの区画されたパターン形状
のうち選定した一部のパターン形状に導電性の金属メッ
キ層を順次積層し、更に該メッキ層を積層したパターン
形状のうち所定のパターンとなる部分に金属ペースト層
若しくは厚付金属メッキ層を積層して製造するものであ
る。
半導体素子と、該半導体素子の各々に電源を共通に供給
する電源回路パターンと、該半導体素子の各々を駆動す
る信号回路パターンとを有する配線基板において、電源
回路パターンは、ガラス板上に酸化インジウム錫若しく
は酸化錫から成る薄膜層を積層し、この薄膜層上に導電
性の金属メッキ層を積層し、その導電性の金属メッキ層
の上に金属ペースト層若しくは厚付金属メッキ層を積層
して形成され、信号回路パターンは、ガラス板上に酸化
インジウム錫若しくは酸化錫から成る薄膜層を積層して
形成されるとともに、信号回路パターンの端部に更に導
電性の金属メッキ層を積層した半田パッドが形成される
ものである。しかもこれ等配線基板の製造は、先ずガラ
ス板上に酸化インジウム錫若しくは酸化錫による薄膜層
を形成し、この薄膜層をエッチング処理して所定のパタ
ーン形状に区画し、次いでこの区画されたパターン形状
のうち選定した一部のパターン形状に導電性の金属メッ
キ層を順次積層し、更に該メッキ層を積層したパターン
形状のうち所定のパターンとなる部分に金属ペースト層
若しくは厚付金属メッキ層を積層して製造するものであ
る。
＜作用＞ すなわち電源回路パターンは、酸化インジューム錫若
しくは酸化錫から成る薄膜層とその上に導電性の金属メ
ッキ層を積層し、更にその上面に金属ペースト層若しく
は厚付金属メッキ層を積層したもので、全体に低抵抗値
の回路パターンとなる。又半田パッドは上記薄膜層上に
導電性の金属メッキ層を積層したもので、特に導電性の
金属メッキ層上において実装部品との半田付が良好とな
る。更に信号回路パターンは、上記薄膜層のみで、導電
性の金属メッキ層や導電性金属ペースト層がない為、バ
ラツキのない安定した抵抗値を有する回路パターンとな
る。
しくは酸化錫から成る薄膜層とその上に導電性の金属メ
ッキ層を積層し、更にその上面に金属ペースト層若しく
は厚付金属メッキ層を積層したもので、全体に低抵抗値
の回路パターンとなる。又半田パッドは上記薄膜層上に
導電性の金属メッキ層を積層したもので、特に導電性の
金属メッキ層上において実装部品との半田付が良好とな
る。更に信号回路パターンは、上記薄膜層のみで、導電
性の金属メッキ層や導電性金属ペースト層がない為、バ
ラツキのない安定した抵抗値を有する回路パターンとな
る。
しかもこれ等配線基板の製造方法としては、全ての積
層処理を行った後エッチング処理するものでなく、薄膜
層をエッチング処理して所定のパターン形状に区画し、
この区画したパターン形状のうち選定したパターン形状
に対し積層処理を行うので、各回路パターンに必要な積
層構造を個別に形成し得るものとなる。
層処理を行った後エッチング処理するものでなく、薄膜
層をエッチング処理して所定のパターン形状に区画し、
この区画したパターン形状のうち選定したパターン形状
に対し積層処理を行うので、各回路パターンに必要な積
層構造を個別に形成し得るものとなる。
＜実施例＞ 以下図面に基づき本発明の配線基板及び配線基板の製
造方法を詳細に説明する。
造方法を詳細に説明する。
第１図は、本発明の配線基板１に超小型LED（5a…5
n）等の実装部品５を実装させた一実施例を示す平面図
である。又第２図は配線基板１の側面図、第３図は第２
図におけるＸ部拡大図である。
n）等の実装部品５を実装させた一実施例を示す平面図
である。又第２図は配線基板１の側面図、第３図は第２
図におけるＸ部拡大図である。
この配線基板１は、ガラス板11上に電源回路パターン
２との信号回路パターン３、更に実装部品の半田パッド
４とを形成したものである。
２との信号回路パターン３、更に実装部品の半田パッド
４とを形成したものである。
ガラス板11上には酸化インジウム錫（ITQ）若しくは
酸化錫（SnQ2）の薄膜層12が形成される。そして第４図
に示す如く、この薄膜層12にエッチング処理を施してパ
ターニングを行い所定のパターン形状を形成する。該所
定パターン形状は前記電源回路パターン２を形成するパ
ターン形状2A、及び信号回路パターン３を形成するパタ
ーン形状3A、更に半田パッド４を形成するパターン形状
4A等、夫々対応する実装部品の機能，性能に応じて所定
の長さ，幅等に区画されるものである。
酸化錫（SnQ2）の薄膜層12が形成される。そして第４図
に示す如く、この薄膜層12にエッチング処理を施してパ
ターニングを行い所定のパターン形状を形成する。該所
定パターン形状は前記電源回路パターン２を形成するパ
ターン形状2A、及び信号回路パターン３を形成するパタ
ーン形状3A、更に半田パッド４を形成するパターン形状
4A等、夫々対応する実装部品の機能，性能に応じて所定
の長さ，幅等に区画されるものである。
次いで電源回路パターン２を形成するパターン形状2A
に、導電性の金属メッキとしてNiメッキ層13と更にその
上にAuメッキ層14とを積層する。又半田パッド４を形成
する為のパターン形状4Aにおいても前記同様Niメッキ層
13及びAuメッキ層14を夫々積層する。
に、導電性の金属メッキとしてNiメッキ層13と更にその
上にAuメッキ層14とを積層する。又半田パッド４を形成
する為のパターン形状4Aにおいても前記同様Niメッキ層
13及びAuメッキ層14を夫々積層する。
上記薄膜層12は、Niメッキ層13とガラス板11との密着
強度を高める為のもの、又Niメッキ層13は、その上面に
設けたAuメッキ層14と薄膜層12との密着強度を補う為の
ものであり、更に最上層のAuメッキ層14は、良好な半田
付け効果を得る為に設けられる。しかもこれ等Niメッキ
層13及びAuメッキ層14は、所謂部分選択メッキ法によっ
て電源回路パターン２及び半田パッド４のパターン形状
2A,4Aにのみ形成される。更に電源回路パターン２を形
成する為のパターン形状2Aにおいては、上記Auメッキ層
14上に導電性の金属ペースト層15を成層し、これにより
電源回路パターン２における導体抵抗値を減少させる。
強度を高める為のもの、又Niメッキ層13は、その上面に
設けたAuメッキ層14と薄膜層12との密着強度を補う為の
ものであり、更に最上層のAuメッキ層14は、良好な半田
付け効果を得る為に設けられる。しかもこれ等Niメッキ
層13及びAuメッキ層14は、所謂部分選択メッキ法によっ
て電源回路パターン２及び半田パッド４のパターン形状
2A,4Aにのみ形成される。更に電源回路パターン２を形
成する為のパターン形状2Aにおいては、上記Auメッキ層
14上に導電性の金属ペースト層15を成層し、これにより
電源回路パターン２における導体抵抗値を減少させる。
一方信号パターン回路３は、実装部品への電流値のバ
ラツキを抑えることができれば導体抵抗値が多少高くな
っても問題はない。よって上記電源回路パターン２とは
異なり、パターン形状3AにはNiメッキ層,Auメッキ層を
成層せず、薄膜層12のみにて形成され、導体抵抗値のバ
ラツキを最少にしている。
ラツキを抑えることができれば導体抵抗値が多少高くな
っても問題はない。よって上記電源回路パターン２とは
異なり、パターン形状3AにはNiメッキ層,Auメッキ層を
成層せず、薄膜層12のみにて形成され、導体抵抗値のバ
ラツキを最少にしている。
第５図は、更に他の実施例を示す平面図で、第６図は
配線基板１の側面図、及び第７図は第６図におけるＹ部
拡大図である。この配線基板１と前記実施例の配線基板
１との異なるところは、前記実施例においては電源回路
パターン２に導電性の金属ペースト層15を積層したが、
本実施例においては該金属ペースト層15の代わりにAu等
の厚付金属メッキ層16を設けるものである。すなわちAu
等の厚付金属メッキ層16によって電源回路パターン２の
導体抵抗値は小さくなり、低抵抗値を必要とするパター
ン回路としては好ましいものとなる。
配線基板１の側面図、及び第７図は第６図におけるＹ部
拡大図である。この配線基板１と前記実施例の配線基板
１との異なるところは、前記実施例においては電源回路
パターン２に導電性の金属ペースト層15を積層したが、
本実施例においては該金属ペースト層15の代わりにAu等
の厚付金属メッキ層16を設けるものである。すなわちAu
等の厚付金属メッキ層16によって電源回路パターン２の
導体抵抗値は小さくなり、低抵抗値を必要とするパター
ン回路としては好ましいものとなる。
尚厚付金属メッキ層16は、無電解メッキ法によってAu
メッキ層14の表面にAu等の金属を化学的に還元析出させ
ることにより厚膜状の金属被膜を形成するものである。
メッキ層14の表面にAu等の金属を化学的に還元析出させ
ることにより厚膜状の金属被膜を形成するものである。
これにより本実施例の配線基板１も先の実施例と同様
に電源回路パターン２における導体抵抗値が低減し、又
信号回路パターン３においてはバラツキのない安定した
抵抗値となり、更に半田パッド４においては実装部品を
確実に半田付けすることができる。
に電源回路パターン２における導体抵抗値が低減し、又
信号回路パターン３においてはバラツキのない安定した
抵抗値となり、更に半田パッド４においては実装部品を
確実に半田付けすることができる。
＜発明の効果＞ 以上の如く本発明の配線基板は、電源回路パターン
を、ガラス板上に酸化インジウム錫若しくは酸化錫から
成る薄膜層を積層し、この薄膜層上に導電性の金属メッ
キ層を積層し、その導電性の金属メッキ層の上に金属ペ
ースト層若しくは厚付金属メッキ層を積層して形成され
るようにした。それにより、金属ペースト層若しくは厚
付金属メッキ層を有する電源回路パターンは導体抵抗値
そのものが低いので、複数の半導体素子の各々にほぼ同
じ電圧を供給することができる。また、本発明の配線基
板は、そのようにするとともに、信号回路パターンを、
ガラス板上に酸化インジウム錫若しくは酸化錫から成る
薄膜層を積層して形成されるとともに、信号回路パター
ンの端部に更に導電性の金属メッキ層を積層した半田パ
ッドが形成されようにした。それにより、薄膜層からな
る信号回路パターンは信号回路パターンの導体抵抗値が
多少高くなる代わりにバラツキを抑えるので、各半導体
素子の電流値をほぼ同じにすることができる。その為、
複数の半導体素子を高い信頼性の下で駆動させることが
できる。また、実装部品の機能，性能に応じた回路パタ
ーンを形成する為、そこに実装される実装部品の電気的
信頼性を損なうことなく駆動させることができる。しか
も総てのパターンを同一の層構成とすることがないの
で、配線基板の製造時間も短縮され、且つAu,Ni等の導
電性の金属メッキ材料の使用量を大幅に低減でき、よっ
てコストの低減にも寄与できる。
を、ガラス板上に酸化インジウム錫若しくは酸化錫から
成る薄膜層を積層し、この薄膜層上に導電性の金属メッ
キ層を積層し、その導電性の金属メッキ層の上に金属ペ
ースト層若しくは厚付金属メッキ層を積層して形成され
るようにした。それにより、金属ペースト層若しくは厚
付金属メッキ層を有する電源回路パターンは導体抵抗値
そのものが低いので、複数の半導体素子の各々にほぼ同
じ電圧を供給することができる。また、本発明の配線基
板は、そのようにするとともに、信号回路パターンを、
ガラス板上に酸化インジウム錫若しくは酸化錫から成る
薄膜層を積層して形成されるとともに、信号回路パター
ンの端部に更に導電性の金属メッキ層を積層した半田パ
ッドが形成されようにした。それにより、薄膜層からな
る信号回路パターンは信号回路パターンの導体抵抗値が
多少高くなる代わりにバラツキを抑えるので、各半導体
素子の電流値をほぼ同じにすることができる。その為、
複数の半導体素子を高い信頼性の下で駆動させることが
できる。また、実装部品の機能，性能に応じた回路パタ
ーンを形成する為、そこに実装される実装部品の電気的
信頼性を損なうことなく駆動させることができる。しか
も総てのパターンを同一の層構成とすることがないの
で、配線基板の製造時間も短縮され、且つAu,Ni等の導
電性の金属メッキ材料の使用量を大幅に低減でき、よっ
てコストの低減にも寄与できる。
第１図は、本発明の配線基板に実装部品を実装した状態
を示す平面図、 第２図は、配線基板の側面図、 第３図は、第２図におけるＸ部拡大図、 第４図は、本発明の積層方法を説明する図、 第５図は、他の実施例を示す平面図、 第６図は、他の配線基板の側面図、 第７図は、第６図におけるＹ部拡大図、 第８図は、従来の積層方法を説明する図、 第９図は、従来の配線基板を示す平面図、 第10図は、他の従来の配線基板を示す図、 第11図は、更に他の配線基板に部品を実装した状態を示
す平面図、 第12図は、従来の他の配線基板を示す側面図、 第13図（ａ），（ｂ），（ｃ）は、従来の信号回路パタ
ーンを示す一部省略図である。 １……配線基板,11……ガラス板,12……薄膜層,13……N
iメッキ層,14……Auメッキ層,2……電源回路パターン,3
……信号回路パターン,4……半田パッド,15……導電性
金属ペースト層,16……厚付金属メッキ層,5……実装部
品。
を示す平面図、 第２図は、配線基板の側面図、 第３図は、第２図におけるＸ部拡大図、 第４図は、本発明の積層方法を説明する図、 第５図は、他の実施例を示す平面図、 第６図は、他の配線基板の側面図、 第７図は、第６図におけるＹ部拡大図、 第８図は、従来の積層方法を説明する図、 第９図は、従来の配線基板を示す平面図、 第10図は、他の従来の配線基板を示す図、 第11図は、更に他の配線基板に部品を実装した状態を示
す平面図、 第12図は、従来の他の配線基板を示す側面図、 第13図（ａ），（ｂ），（ｃ）は、従来の信号回路パタ
ーンを示す一部省略図である。 １……配線基板,11……ガラス板,12……薄膜層,13……N
iメッキ層,14……Auメッキ層,2……電源回路パターン,3
……信号回路パターン,4……半田パッド,15……導電性
金属ペースト層,16……厚付金属メッキ層,5……実装部
品。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−187804（ＪＰ，Ａ) 実開 昭62−127586（ＪＰ，Ｕ) 実開 昭62−104285（ＪＰ，Ｕ)
Claims (2)
- 【請求項１】複数の半導体素子と、該半導体素子の各々
に電力を共通に供給する電源回路パターンと、該半導体
素子の各々を駆動する信号回路パターンとを有する配線
基板において、 前記電源回路パターンは、ガラス板上に酸化インジウム
錫若しくは酸化錫から成る薄膜層を積層し、この薄膜層
上に導電性の金属メッキ層を積層し、その導電性の金属
メッキ層の上に金属ペースト層若しくは厚付金属メッキ
層を積層して形成され、 前記信号回路パターンは、ガラス板上に酸化インジウム
錫若しくは酸化錫から成る薄膜層を積層して形成される
とともに、前記信号回路パターンの端部に更に導電性の
金属メッキ層を積層した半田パッドが形成されることを
特徴とする配線基板。 - 【請求項２】複数の半導体素子と、該半導体素子の各々
に電源を共通に供給する電源回路パターンと、該半導体
素子の各々を駆動する信号回路パターンとを有する配線
基板の製造方法において、 ガラス板上に酸化インジウム錫若しくは酸化錫によって
薄膜層を形成し、該薄膜層をエッチングして所定のパタ
ーン形状に区画し、次いで該区画されたパターン形状の
うち選定した一部をパターン形状に導電性の金属メッキ
層とを積層し、更に該メッキ層を積層したパターン形状
のうち所定のパターンとなる部分に金属ペースト層若し
くは厚付金属メッキ層を積層する配線基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63125797A JP2554358B2 (ja) | 1988-05-25 | 1988-05-25 | 配線基板及び配線基板の製造方法 |
| US07/354,221 US4959510A (en) | 1988-05-25 | 1989-05-19 | Printed circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63125797A JP2554358B2 (ja) | 1988-05-25 | 1988-05-25 | 配線基板及び配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01296694A JPH01296694A (ja) | 1989-11-30 |
| JP2554358B2 true JP2554358B2 (ja) | 1996-11-13 |
Family
ID=14919127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63125797A Expired - Lifetime JP2554358B2 (ja) | 1988-05-25 | 1988-05-25 | 配線基板及び配線基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4959510A (ja) |
| JP (1) | JP2554358B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2606115B2 (ja) * | 1993-12-27 | 1997-04-30 | 日本電気株式会社 | 半導体実装基板用素子接合パッド |
| JPH07235772A (ja) * | 1994-02-25 | 1995-09-05 | Fujitsu Ltd | 薄膜多層回路基板およびその製造方法 |
| US5933765A (en) * | 1996-10-08 | 1999-08-03 | Motorola, Inc. | Communication device having a reduced level of hazardous substances |
| US6077766A (en) * | 1999-06-25 | 2000-06-20 | International Business Machines Corporation | Variable thickness pads on a substrate surface |
| DE10019888B4 (de) * | 2000-04-20 | 2011-06-16 | Schott Ag | Transparente elektronische Bauelementanordnung und Verfahren zu ihrer Herstellung |
| EP2095434B1 (en) * | 2006-12-18 | 2019-06-12 | Signify Holding B.V. | Led-based lighting device on a transparent substrate |
| CN104091648A (zh) * | 2014-06-20 | 2014-10-08 | 江苏佳成科技股份有限公司 | 一种高品质音响线的制造设备及其制造成型方法 |
| WO2020051877A1 (en) * | 2018-09-14 | 2020-03-19 | Telefonaktiebolaget Lm Ericsson (Publ) | Pcb structure and method and apparatus for forming the pcb structure |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3936930A (en) * | 1972-07-10 | 1976-02-10 | Rca Corporation | Method of making electrical connections for liquid crystal cells |
| US3902790A (en) * | 1974-01-14 | 1975-09-02 | Hughes Aircraft Co | Liquid crystal display pattern |
| JPS52131160A (en) * | 1976-04-26 | 1977-11-02 | Nippon Electric Co | Multilayer circuit substrate |
| GB2006538B (en) * | 1977-10-24 | 1982-03-17 | Asahi Chemical Ind | Thin-film microcircuit board and method for making the same |
| JPS55134996A (en) * | 1979-04-09 | 1980-10-21 | Nippon Electric Co | Method of fabricating printed board |
| US4835061A (en) * | 1984-11-09 | 1989-05-30 | Konishiroku Photo Industry Co., Ltd. | Conductive laminate |
| JPS63114081A (ja) * | 1986-07-22 | 1988-05-18 | セイコーインスツルメンツ株式会社 | 配線パタ−ンの構造 |
-
1988
- 1988-05-25 JP JP63125797A patent/JP2554358B2/ja not_active Expired - Lifetime
-
1989
- 1989-05-19 US US07/354,221 patent/US4959510A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01296694A (ja) | 1989-11-30 |
| US4959510A (en) | 1990-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5422516A (en) | Electronic parts loaded module including thermal stress absorbing projecting electrodes | |
| US5539227A (en) | Multi-layer wiring | |
| US5366794A (en) | Tape carrier for semiconductor apparatus | |
| JP2554358B2 (ja) | 配線基板及び配線基板の製造方法 | |
| JP2737712B2 (ja) | チップキャリアとその製造方法および素子のマウント方法 | |
| US5219607A (en) | Method of manufacturing printed circuit board | |
| JP2788656B2 (ja) | 集積回路用パッケージの製造方法 | |
| US6777314B2 (en) | Method of forming electrolytic contact pads including layers of copper, nickel, and gold | |
| JP2002050715A (ja) | 半導体パッケージの製造方法 | |
| JP2545107B2 (ja) | 回路基板 | |
| JPS63268663A (ja) | サーマルヘッド基板および製造方法 | |
| JPH06342983A (ja) | 多層配線基板 | |
| JP2616571B2 (ja) | 半導体装置の製造方法 | |
| JP2681205B2 (ja) | 膜素子付プリント配線板 | |
| JPH056812A (ja) | 端子電極の形成方法 | |
| JPH09199301A (ja) | 多連チップ抵抗器およびそれを実装する実装基板 | |
| JPH0763109B2 (ja) | セラミック回路基板の製造方法 | |
| JPS63128954A (ja) | サ−マルヘツド基板および製造方法 | |
| JPH0238061A (ja) | サーマルプリントヘッド基板 | |
| JPH01290453A (ja) | 記録電極及びその製造方法 | |
| JPH1065338A (ja) | 積層電子部品及びその製造方法 | |
| JPS61147597A (ja) | セラミック回路基板の製造方法 | |
| JPH01275068A (ja) | サーマルヘッド基板 | |
| JPH0587161B2 (ja) | ||
| JPH031834B2 (ja) |