JPH056812A - 端子電極の形成方法 - Google Patents
端子電極の形成方法Info
- Publication number
- JPH056812A JPH056812A JP3156483A JP15648391A JPH056812A JP H056812 A JPH056812 A JP H056812A JP 3156483 A JP3156483 A JP 3156483A JP 15648391 A JP15648391 A JP 15648391A JP H056812 A JPH056812 A JP H056812A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- conductor paste
- dividing
- insulating substrate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Details Of Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】
【目的】 多素子電子部品や厚膜ハイブリッドＩＣの端
子電極を形成する際に、透孔を有する絶縁基板の透孔内
壁面に均一にスルーホール電極を形成しスルーホール導
通不良、裏面電極間のショート不良の発生しない端面電
極の形成方法の実現を目的とする。 【構成】 個片に分割するための分割溝３と、この分割
溝３と交わり表面から裏面を貫通する透孔２を有する絶
縁基板４において、分割溝３と透孔２の円周上の交点を
避けるべく透孔２にかかる部分のパターン幅が他の部分
より狭くかつ透孔２の中心部へ行くほど狭くなるように
導体ペーストを印刷すると同時に裏面から吸引すること
で透孔２中心部のパターン幅の一番狭くなっている部分
で安定的に導体ペースト１が切断され、透孔２内壁面に
均一にスルーホール電極を形成することができる。
子電極を形成する際に、透孔を有する絶縁基板の透孔内
壁面に均一にスルーホール電極を形成しスルーホール導
通不良、裏面電極間のショート不良の発生しない端面電
極の形成方法の実現を目的とする。 【構成】 個片に分割するための分割溝３と、この分割
溝３と交わり表面から裏面を貫通する透孔２を有する絶
縁基板４において、分割溝３と透孔２の円周上の交点を
避けるべく透孔２にかかる部分のパターン幅が他の部分
より狭くかつ透孔２の中心部へ行くほど狭くなるように
導体ペーストを印刷すると同時に裏面から吸引すること
で透孔２中心部のパターン幅の一番狭くなっている部分
で安定的に導体ペースト１が切断され、透孔２内壁面に
均一にスルーホール電極を形成することができる。
Description
【０００１】
【産業上の利用分野】本発明は近年、多素子電子部品や
厚膜ハイブリッドＩＣ等の端子電極の形成方法に関する
ものである。
厚膜ハイブリッドＩＣ等の端子電極の形成方法に関する
ものである。
【０００２】
【従来の技術】近年、電子部品は電子機器の小型化にと
もない軽薄短小化に対する要求がますます増大してお
り、回路基板への実装密度および実装効率を高めるた
め、非常に小型かつ複数の素子から構成されるチップ形
の多素子電子部品への要求が高まってきた。
もない軽薄短小化に対する要求がますます増大してお
り、回路基板への実装密度および実装効率を高めるた
め、非常に小型かつ複数の素子から構成されるチップ形
の多素子電子部品への要求が高まってきた。
【０００３】このような多素子電子部品の中で、例えば
図１１に示すような絶縁基板３１の端面に複数対の凹状
の端子電極３２を形成し各端子電極３２間に抵抗体３３
を設けた多連の抵抗素子では、端子電極３２を形成する
際、以下に示す方法を採っていた。すなわち絶縁基板上
に個片に分割するための分割溝と、この分割溝と交わり
前記絶縁基板の表面から裏面を貫通する透孔とを形成
し、図７に示すようなパターンで導体ペーストをスクリ
ーン印刷により形成するとともに絶縁基板の裏面側から
吸引することで透孔内壁に導体層を形成し、その後前記
分割溝で個片に分割して端面電極を形成するものであっ
た。
図１１に示すような絶縁基板３１の端面に複数対の凹状
の端子電極３２を形成し各端子電極３２間に抵抗体３３
を設けた多連の抵抗素子では、端子電極３２を形成する
際、以下に示す方法を採っていた。すなわち絶縁基板上
に個片に分割するための分割溝と、この分割溝と交わり
前記絶縁基板の表面から裏面を貫通する透孔とを形成
し、図７に示すようなパターンで導体ペーストをスクリ
ーン印刷により形成するとともに絶縁基板の裏面側から
吸引することで透孔内壁に導体層を形成し、その後前記
分割溝で個片に分割して端面電極を形成するものであっ
た。
【０００４】図７は導体ペーストを透孔上に印刷した状
態を示す構成図である。図７において、２７は絶縁基
板、２５は透孔であり絶縁基板２７の表面から裏面に貫
通している。２６は分割溝で絶縁基板２７を個片に分割
するためのものであり、２４はスクリーン印刷用の版を
用いて透孔上に印刷した導体ペーストである。この導体
ペースト２４を絶縁基板２７面に印刷形成すると同時
に、印刷面と反対側から吸引することによって、図８
（ａ），（ｂ）に示すように、透孔２５上の導体ペース
ト２４が引き込まれて透孔２５内壁面に導体層２８が形
成されるものであった。このとき分割溝２６に導体ペー
スト２４が流れこまないように透孔２５にかかる部分の
幅を狭くし、分割溝２４と透孔２５の交点を避けるよう
工夫されている。
態を示す構成図である。図７において、２７は絶縁基
板、２５は透孔であり絶縁基板２７の表面から裏面に貫
通している。２６は分割溝で絶縁基板２７を個片に分割
するためのものであり、２４はスクリーン印刷用の版を
用いて透孔上に印刷した導体ペーストである。この導体
ペースト２４を絶縁基板２７面に印刷形成すると同時
に、印刷面と反対側から吸引することによって、図８
（ａ），（ｂ）に示すように、透孔２５上の導体ペース
ト２４が引き込まれて透孔２５内壁面に導体層２８が形
成されるものであった。このとき分割溝２６に導体ペー
スト２４が流れこまないように透孔２５にかかる部分の
幅を狭くし、分割溝２４と透孔２５の交点を避けるよう
工夫されている。
【０００５】
【発明が解決しようとする課題】しかしながら、図７に
示す形状で導体ペースト２４を印刷した場合、導体ペー
スト２４のうち透孔にかかる部分の吸引時の分離部が一
定でなく、特に根元部２４ａで導体ペーストが分離しや
すく、例えば、図９（ａ）のようにスルーホール印刷中
の導体ペースト２４が一方の根元部２４ａで切断され、
図９（ｂ）に示すように導体ペースト２４の透孔２５内
壁面への引き込み量に著しい不均一が発生し、一方が導
体ペースト２４の引き込み不足によるスルーホール導通
不良となり、他方が裏面側へ飛び出した導体ペースト２
４ｂにより裏面電極間のショート不良となる。また図１
０（ａ）のようにスルーホール印刷中の導体ペースト２
４が両方の根元部２４ａで切断された場合には、透孔２
５の内壁面に塗布されるべき導体ペースト２９が絶縁基
板２７の裏面側に飛び出し、図１０（ｂ）に示すように
導体ペースト２４の引き込み不足によりスルーホール導
通不良と裏面電極間のショート不良になるという問題を
有していた。
示す形状で導体ペースト２４を印刷した場合、導体ペー
スト２４のうち透孔にかかる部分の吸引時の分離部が一
定でなく、特に根元部２４ａで導体ペーストが分離しや
すく、例えば、図９（ａ）のようにスルーホール印刷中
の導体ペースト２４が一方の根元部２４ａで切断され、
図９（ｂ）に示すように導体ペースト２４の透孔２５内
壁面への引き込み量に著しい不均一が発生し、一方が導
体ペースト２４の引き込み不足によるスルーホール導通
不良となり、他方が裏面側へ飛び出した導体ペースト２
４ｂにより裏面電極間のショート不良となる。また図１
０（ａ）のようにスルーホール印刷中の導体ペースト２
４が両方の根元部２４ａで切断された場合には、透孔２
５の内壁面に塗布されるべき導体ペースト２９が絶縁基
板２７の裏面側に飛び出し、図１０（ｂ）に示すように
導体ペースト２４の引き込み不足によりスルーホール導
通不良と裏面電極間のショート不良になるという問題を
有していた。
【０００６】本発明はこのような問題点を解決するもの
で、スルーホール導通不良、裏面電極間のショート不良
の発生しない端面電極の形成方法を提供することを目的
とする。
で、スルーホール導通不良、裏面電極間のショート不良
の発生しない端面電極の形成方法を提供することを目的
とする。
【０００７】
【課題を解決するための手段】この目的を達成するため
に本発明は絶縁基板上に個片に分割するための分割溝
と、この分割溝と交わり前記絶縁基板の表面から裏面を
貫通する透孔とを形成し、前記分割溝と透孔の円周上と
の交点に重ならないようにかつ透孔にかかる部分のパタ
ーン幅が絶縁基板上の他の部分に形成する配線パターン
より狭くするとともに前記透孔の中心部のパターン幅が
透孔の円周付近よりさらに狭くなるような版を用いて、
前記透孔に導体ペーストをスルーホール印刷しながら印
刷面の反対側から吸引して透孔内壁面に導体層を形成
し、その後前記分割溝で個片に分割して端面電極を形成
するものである。
に本発明は絶縁基板上に個片に分割するための分割溝
と、この分割溝と交わり前記絶縁基板の表面から裏面を
貫通する透孔とを形成し、前記分割溝と透孔の円周上と
の交点に重ならないようにかつ透孔にかかる部分のパタ
ーン幅が絶縁基板上の他の部分に形成する配線パターン
より狭くするとともに前記透孔の中心部のパターン幅が
透孔の円周付近よりさらに狭くなるような版を用いて、
前記透孔に導体ペーストをスルーホール印刷しながら印
刷面の反対側から吸引して透孔内壁面に導体層を形成
し、その後前記分割溝で個片に分割して端面電極を形成
するものである。
【０００８】
【作用】本発明の方法によれば、吸引時において透孔中
心部の一番幅が狭くなっている部分で安定的に導体ペー
ストが切断され、透孔の内壁面に均一に導体ペーストを
塗布することができる。従ってスルーホール導通不良、
裏面電極間のショート不良の発生しない端面電極を形成
することができる。
心部の一番幅が狭くなっている部分で安定的に導体ペー
ストが切断され、透孔の内壁面に均一に導体ペーストを
塗布することができる。従ってスルーホール導通不良、
裏面電極間のショート不良の発生しない端面電極を形成
することができる。
【０００９】
【実施例】以下本発明の一実施例による端面電極の形成
方法について、図面を参照しながら説明する。本実施例
においては、例えば図１１に示すような多素子部品の端
子電極を形成する方法を説明する。
方法について、図面を参照しながら説明する。本実施例
においては、例えば図１１に示すような多素子部品の端
子電極を形成する方法を説明する。
【００１０】図１は本発明の一実施例である導体ペース
トを透孔上に印刷した状態を示す構成図である。図１に
おいて、４は絶縁基板、２は透孔であり絶縁基板４の表
面から裏面に貫通している。３は分割溝で絶縁基板４を
個片に分割するためのものであり、１はスクリーン印刷
用の版を用いて透孔上に印刷した導体ペーストである。
トを透孔上に印刷した状態を示す構成図である。図１に
おいて、４は絶縁基板、２は透孔であり絶縁基板４の表
面から裏面に貫通している。３は分割溝で絶縁基板４を
個片に分割するためのものであり、１はスクリーン印刷
用の版を用いて透孔上に印刷した導体ペーストである。
【００１１】この導体ペースト１は、前記分割溝３と透
孔２の円周上との交点に重ならないようにかつ透孔２に
かかる部分のパターン幅が絶縁基板４上の他の部分に形
成する配線パターンより狭くするとともに前記透孔２の
中心部のパターン幅が透孔２の円周付近よりさらに狭く
なるような版を用いて、スルーホール印刷により形成し
たものである。この導体ペースト１を絶縁基板に印刷形
成すると同時に、印刷面と反対側から吸引することによ
って、図２（ａ），（ｂ）に示すように透孔２上の導体
ペースト１が分離し、従って図２（ｂ）に示すように透
孔２の内壁面に導体ペースト１ａが均一に塗布形成され
る。
孔２の円周上との交点に重ならないようにかつ透孔２に
かかる部分のパターン幅が絶縁基板４上の他の部分に形
成する配線パターンより狭くするとともに前記透孔２の
中心部のパターン幅が透孔２の円周付近よりさらに狭く
なるような版を用いて、スルーホール印刷により形成し
たものである。この導体ペースト１を絶縁基板に印刷形
成すると同時に、印刷面と反対側から吸引することによ
って、図２（ａ），（ｂ）に示すように透孔２上の導体
ペースト１が分離し、従って図２（ｂ）に示すように透
孔２の内壁面に導体ペースト１ａが均一に塗布形成され
る。
【００１２】その後、スルーホール電極を実体顕微鏡に
より観察を行った結果、従来の方法で使用した印刷版を
用いて印刷した場合に透孔を跨ぐ部分の切断位置が一定
しないことによるコンタクト不良あるいは導体ペースト
飛び出しのニジミを要因とするスルーホール不良の発生
率が約１０％であったものが、本実施例による方法では
不良率を１％以下に低減できた。
より観察を行った結果、従来の方法で使用した印刷版を
用いて印刷した場合に透孔を跨ぐ部分の切断位置が一定
しないことによるコンタクト不良あるいは導体ペースト
飛び出しのニジミを要因とするスルーホール不良の発生
率が約１０％であったものが、本実施例による方法では
不良率を１％以下に低減できた。
【００１３】なお、本実施例において、図１のものは透
孔２の中心部へ行くほどパターン幅が狭くなっている
が、図３に示すように中心部に一定のパターン幅を残し
ておいても良い。また、本実施例において図１のものは
導体ペースト１の形状が透孔２の中心部の一点で分断さ
れていないものであるが、図４，５，６に示すように完
全に分断されている形状でもよい。また図６のように２
本の分割溝３が形成されている場合についても本実施例
の方法は効果的である。
孔２の中心部へ行くほどパターン幅が狭くなっている
が、図３に示すように中心部に一定のパターン幅を残し
ておいても良い。また、本実施例において図１のものは
導体ペースト１の形状が透孔２の中心部の一点で分断さ
れていないものであるが、図４，５，６に示すように完
全に分断されている形状でもよい。また図６のように２
本の分割溝３が形成されている場合についても本実施例
の方法は効果的である。
【００１４】なお、このような工程を経てスルーホール
電極を形成した後に、分割溝３で個々の個片に分割し、
端面電極とする。
電極を形成した後に、分割溝３で個々の個片に分割し、
端面電極とする。
【００１５】
【発明の効果】以上の説明から明らかなように、本発明
によれば、吸引時において透孔中心部の一番幅が狭くな
っている部分で安定的に導体ペーストが切断され、透孔
の内壁面に均一に導体ペーストを塗布することができ
る。従ってスルーホール導通不良、裏面電極間のショー
ト不良の発生しない端面電極を形成することができる。
によれば、吸引時において透孔中心部の一番幅が狭くな
っている部分で安定的に導体ペーストが切断され、透孔
の内壁面に均一に導体ペーストを塗布することができ
る。従ってスルーホール導通不良、裏面電極間のショー
ト不良の発生しない端面電極を形成することができる。
【図１】本発明の一実施例における透孔上に形成された
導体ペーストを示す平面図
導体ペーストを示す平面図
【図２】（ａ）は同実施例による裏面からの吸引時の導
体ペーストの引き込まれる様子を示した断面図 （ｂ）は同断面図
体ペーストの引き込まれる様子を示した断面図 （ｂ）は同断面図
【図３】本発明の他の実施例における透孔上に形成され
た導体ペーストを示す平面図
た導体ペーストを示す平面図
【図４】本発明の他の実施例における透孔上に形成され
た導体ペーストを示す平面図
た導体ペーストを示す平面図
【図５】本発明の他の実施例における透孔上に形成され
た導体ペーストを示す平面図
た導体ペーストを示す平面図
【図６】本発明の他の実施例における透孔上に形成され
た導体ペーストを示す平面図
た導体ペーストを示す平面図
【図７】従来の透孔上に形成された導体ペーストを示す
図
図
【図８】（ａ）は従来の裏面からの吸引時の導体ペース
トの引き込まれる様子を示した平面図 （ｂ）は同断面図
トの引き込まれる様子を示した平面図 （ｂ）は同断面図
【図９】（ａ）は従来の裏面からの吸引時の導体ペース
トの引き込まれる様子を示した断面図 （ｂ）は（ａ）のＡ−Ａ’断面図
トの引き込まれる様子を示した断面図 （ｂ）は（ａ）のＡ−Ａ’断面図
【図１０】（ａ）は従来の裏面からの吸引時の導体ペー
ストの引き込まれる様子を示した断面図 （ｂ）は同断面図
ストの引き込まれる様子を示した断面図 （ｂ）は同断面図
【図１１】端面電極を備えた多素子電子部品の斜視図
１ 導体ペースト
２ 透孔
３ 分割溝
４ 絶縁基板
Claims (2)
- 【請求項１】絶縁基板上に個片に分割するための分割溝
と、この分割溝と交わり前記絶縁基板の表面から裏面を
貫通する透孔とを形成し、前記分割溝と透孔の円周上と
の交点に重ならないようにかつ透孔にかかる部分のパタ
ーン幅が絶縁基板上の他の部分に形成する配線パターン
より狭くするとともに前記透孔の中心部のパターン幅が
透孔の円周付近よりさらに狭くなるような版を用いて、
前記透孔に導体ペーストをスルーホール印刷しながら印
刷面の反対側から吸引して透孔内壁面に導体層を形成
し、その後前記分割溝で個片に分割して端面電極を形成
することを特徴とする端子電極の形成方法。 - 【請求項２】スクリーン印刷に用いる版は、導体ペース
トが透孔の中心部で分割溝を挟んで少なくとも２つ以上
に分断されるように印刷できるようなパターン形状であ
ることを特徴とする請求項１記載の端子電極の形成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3156483A JP2867749B2 (ja) | 1991-06-27 | 1991-06-27 | 端子電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3156483A JP2867749B2 (ja) | 1991-06-27 | 1991-06-27 | 端子電極の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH056812A true JPH056812A (ja) | 1993-01-14 |
| JP2867749B2 JP2867749B2 (ja) | 1999-03-10 |
Family
ID=15628749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3156483A Expired - Fee Related JP2867749B2 (ja) | 1991-06-27 | 1991-06-27 | 端子電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2867749B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07192960A (ja) * | 1993-12-27 | 1995-07-28 | Murata Mfg Co Ltd | 積層電子部品、その製造方法およびその特性測定方法 |
| EP0878987A1 (en) * | 1997-05-12 | 1998-11-18 | Alps Electric Co., Ltd. | Printed circuit board |
-
1991
- 1991-06-27 JP JP3156483A patent/JP2867749B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07192960A (ja) * | 1993-12-27 | 1995-07-28 | Murata Mfg Co Ltd | 積層電子部品、その製造方法およびその特性測定方法 |
| EP0878987A1 (en) * | 1997-05-12 | 1998-11-18 | Alps Electric Co., Ltd. | Printed circuit board |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2867749B2 (ja) | 1999-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5683566A (en) | Method of manufacting an SMD resistor | |
| JP2999374B2 (ja) | 積層チップインダクタ | |
| JPH09190902A (ja) | チップ型抵抗器の構造及びその製造方法 | |
| US7907046B2 (en) | Chip resistor and method for producing the same | |
| US6724295B2 (en) | Chip resistor with upper electrode having nonuniform thickness and method of making the resistor | |
| JP3846312B2 (ja) | 多連チップ抵抗器の製造方法 | |
| JPH056812A (ja) | 端子電極の形成方法 | |
| JP2554358B2 (ja) | 配線基板及び配線基板の製造方法 | |
| JP7270386B2 (ja) | チップ状金属抵抗器及びその製造方法 | |
| JPH01290283A (ja) | 混成集積回路用厚膜印刷基板 | |
| JPH0210792A (ja) | プリント基板 | |
| JPH0513201A (ja) | 角形チツプ抵抗器 | |
| JPH11273901A (ja) | チップ型抵抗器の構造 | |
| JPH05343590A (ja) | 半導体装置用リードフレーム | |
| JP2681205B2 (ja) | 膜素子付プリント配線板 | |
| JP3649668B2 (ja) | チップ型ネットワーク抵抗器のトリミング方法 | |
| JPH08222823A (ja) | スルーホール配線基板 | |
| JP2004128218A (ja) | 小型電子部品の製造方法およびチップ抵抗器 | |
| JPH02113595A (ja) | フレキシブル回路基板 | |
| JPH0673321B2 (ja) | チップ抵抗器 | |
| JPH08293671A (ja) | 回路基板の接続方法 | |
| JPH0917616A (ja) | チップ型ネットワーク抵抗器の構造 | |
| JPH06224340A (ja) | チップ型電子部品 | |
| JPH0464212A (ja) | チップ型ｃｒ複合部品 | |
| JPH0496301A (ja) | 角形チップ抵抗器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071225 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081225 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091225 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091225 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101225 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |