JPH0685100A - 多層モジュ−ル回路基板 - Google Patents
多層モジュ−ル回路基板Info
- Publication number
- JPH0685100A JPH0685100A JP4230618A JP23061892A JPH0685100A JP H0685100 A JPH0685100 A JP H0685100A JP 4230618 A JP4230618 A JP 4230618A JP 23061892 A JP23061892 A JP 23061892A JP H0685100 A JPH0685100 A JP H0685100A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- thin
- metal
- resistance element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 多層モジュ−ル回路基板の薄膜層上に抵抗値
バラツキが少なく安定な薄膜抵抗素子を形成する。 【構成】 ポリイミド系樹脂などの有機絶縁膜上にシリ
コン薄膜とＷ、Ｔａ、Ｔｉ、Ｎｉ、Ｍｏ、Ｃｒなどの金
属薄膜を順次積層し、熱処理によりその界面に金属シリ
サイド薄膜を生成し、上記金属薄膜を除去して金属シリ
サイド薄膜面をパタ−ニングして薄膜抵抗素子を形成す
る。 【効果】 上記熱処理条件を均一にすることにより金属
シリサイド薄膜の膜厚が均一化され膜質が均質化される
ので抵抗値精度やその安定性が向上する。また、金属シ
リサイド薄膜は未反応シリコン薄膜により補強されるの
でその機械的強度が著しく向上する。
バラツキが少なく安定な薄膜抵抗素子を形成する。 【構成】 ポリイミド系樹脂などの有機絶縁膜上にシリ
コン薄膜とＷ、Ｔａ、Ｔｉ、Ｎｉ、Ｍｏ、Ｃｒなどの金
属薄膜を順次積層し、熱処理によりその界面に金属シリ
サイド薄膜を生成し、上記金属薄膜を除去して金属シリ
サイド薄膜面をパタ−ニングして薄膜抵抗素子を形成す
る。 【効果】 上記熱処理条件を均一にすることにより金属
シリサイド薄膜の膜厚が均一化され膜質が均質化される
ので抵抗値精度やその安定性が向上する。また、金属シ
リサイド薄膜は未反応シリコン薄膜により補強されるの
でその機械的強度が著しく向上する。
Description
【０００１】
【産業上の利用分野】本発明は厚膜／薄膜混成回路基板
に係り、とくに積層された薄膜多層配線回路内に高精度
な薄膜抵抗素子を内蔵するモジュ−ル回路基板に関す
る。
に係り、とくに積層された薄膜多層配線回路内に高精度
な薄膜抵抗素子を内蔵するモジュ−ル回路基板に関す
る。
【０００２】
【従来の技術】最近のプリント配線基板では高密度化の
傾向が著しく、計算機では演算速度を高速化するために
基板の配線経路の短縮化や低抵抗化が大きな課題となっ
ており、スル−ホ−ルを介する多層配線構造が主流とな
っている。なかでもポリイミド系樹脂などの有機薄膜を
層間絶縁膜とする薄膜多層回路は高密度化にとくに有利
であり、従来は外部実装されていたインピ−ダンス整合
用の高精度終端抵抗素子を多層回路内に実装することも
行なわれている。
傾向が著しく、計算機では演算速度を高速化するために
基板の配線経路の短縮化や低抵抗化が大きな課題となっ
ており、スル−ホ−ルを介する多層配線構造が主流とな
っている。なかでもポリイミド系樹脂などの有機薄膜を
層間絶縁膜とする薄膜多層回路は高密度化にとくに有利
であり、従来は外部実装されていたインピ−ダンス整合
用の高精度終端抵抗素子を多層回路内に実装することも
行なわれている。
【０００３】図２は計算機などに用いられる厚膜／薄膜
多層構造を有するモジュ−ル回路基板の部分断面図の一
例である 厚膜多層回路基板１はスクリ−ン印刷などにより導体パ
タ−ンを形成した高抵抗基材シ−トを積層して１０００
℃以上の高温熱処理を行い多層回路を形成する。厚膜多
層回路基板１の上にはポリイミドなどの有機薄膜の層間
絶縁膜２１，２２，２３を多層に積層して薄膜多層回路
４を形成する。
多層構造を有するモジュ−ル回路基板の部分断面図の一
例である 厚膜多層回路基板１はスクリ−ン印刷などにより導体パ
タ−ンを形成した高抵抗基材シ−トを積層して１０００
℃以上の高温熱処理を行い多層回路を形成する。厚膜多
層回路基板１の上にはポリイミドなどの有機薄膜の層間
絶縁膜２１，２２，２３を多層に積層して薄膜多層回路
４を形成する。
【０００４】各層の配線経路はスル−ホ−ル３を界して
接続され、層間絶縁膜２１には円形状の薄膜抵抗素子４
が形成され、内部電極４１、外部電極４３、スルホ−ル
３、配線導体５等により上層、下層の配線パタ−ンに接
続されている。また、最上層には外部接続端子６を介し
てＬＳＩなどの半導体素子７がはんだ付けされる。上記
抵抗素子４、配線導体５、外部接続端子６はスパッタリ
ング、真空蒸着等による金属薄膜が用いられる。
接続され、層間絶縁膜２１には円形状の薄膜抵抗素子４
が形成され、内部電極４１、外部電極４３、スルホ−ル
３、配線導体５等により上層、下層の配線パタ−ンに接
続されている。また、最上層には外部接続端子６を介し
てＬＳＩなどの半導体素子７がはんだ付けされる。上記
抵抗素子４、配線導体５、外部接続端子６はスパッタリ
ング、真空蒸着等による金属薄膜が用いられる。
【０００５】しかし、基板が大形化すると上記金属薄膜
の膜質、膜厚などを均質に形成することが困難となると
いう問題があった。とくに抵抗素子４はパタ−ン形状が
高精度に加工されてもその膜質（固有抵抗など）や膜厚
分布により抵抗値バラツキが大きくなる。しかし、初期
の膜質が均一であれば経時的な変動やバラツキも一様に
変化することが期待できるので、成膜時に均一な膜質を
えることが課題であった。
の膜質、膜厚などを均質に形成することが困難となると
いう問題があった。とくに抵抗素子４はパタ−ン形状が
高精度に加工されてもその膜質（固有抵抗など）や膜厚
分布により抵抗値バラツキが大きくなる。しかし、初期
の膜質が均一であれば経時的な変動やバラツキも一様に
変化することが期待できるので、成膜時に均一な膜質を
えることが課題であった。
【０００６】電子情報通信学会創立７０周年記念総合全
国大会論文集ｐ１−１１３（昭６２）「Ｃｒ−Ｓｉ−Ｏ
薄膜抵抗体の高温安定性」には、Ｂ４サイズレベルの大
型基板に形成したサ−マルプリントヘッド用抵抗薄膜の
経時的特性に関する検討結果が報告されている。
国大会論文集ｐ１−１１３（昭６２）「Ｃｒ−Ｓｉ−Ｏ
薄膜抵抗体の高温安定性」には、Ｂ４サイズレベルの大
型基板に形成したサ−マルプリントヘッド用抵抗薄膜の
経時的特性に関する検討結果が報告されている。
【０００７】
【発明が解決しようとする課題】上記スパッタリングに
より形成した薄膜抵抗素子はパタ−ンの加工精度もさる
ことながら、膜厚分布、膜の固有抵抗率等の均一さが抵
抗値精度を決定するので、薄膜形成装置や同形成条件等
を厳しく管理する必要が高まっているが、実際上は次第
に対応困難となってきていることが問題であった。ま
た、膜厚が一般的に薄いので長期使用に伴う熱履歴等に
よりクラックが発生しやすいことも大きな問題であっ
た。本発明の目的は、高い抵抗値精度で高信頼性の薄膜
抵抗を大面積に均一に形成して内蔵する多層モジュ−ル
回路基板を提供することにある。
より形成した薄膜抵抗素子はパタ−ンの加工精度もさる
ことながら、膜厚分布、膜の固有抵抗率等の均一さが抵
抗値精度を決定するので、薄膜形成装置や同形成条件等
を厳しく管理する必要が高まっているが、実際上は次第
に対応困難となってきていることが問題であった。ま
た、膜厚が一般的に薄いので長期使用に伴う熱履歴等に
よりクラックが発生しやすいことも大きな問題であっ
た。本発明の目的は、高い抵抗値精度で高信頼性の薄膜
抵抗を大面積に均一に形成して内蔵する多層モジュ−ル
回路基板を提供することにある。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、上記薄膜配線回路内の薄膜抵抗素子を金属シリサイ
ド膜により形成するようにする。このため、上記薄膜を
ポリイミド系樹脂などの有機絶縁膜とし、上記金属シリ
サイド薄膜を上記有機絶縁膜上に順次積層したシリコン
薄膜と金属薄膜を熱処理してその界面に形成するように
する。
に、上記薄膜配線回路内の薄膜抵抗素子を金属シリサイ
ド膜により形成するようにする。このため、上記薄膜を
ポリイミド系樹脂などの有機絶縁膜とし、上記金属シリ
サイド薄膜を上記有機絶縁膜上に順次積層したシリコン
薄膜と金属薄膜を熱処理してその界面に形成するように
する。
【０００９】さらに、上記金属薄膜をタングステン
（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、ニッケル
（Ｎｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）のいず
れかとし、上記金属シリサイド薄膜の下層に未反応の上
記シリコン薄膜の残存層を設け、上記金属シリサイド薄
膜の上層の未反応金属薄膜を除去して得られる金属シリ
サイド薄膜にアルミニウム（Ａｌ）などの電極膜を接続
するようにする。
（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、ニッケル
（Ｎｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）のいず
れかとし、上記金属シリサイド薄膜の下層に未反応の上
記シリコン薄膜の残存層を設け、上記金属シリサイド薄
膜の上層の未反応金属薄膜を除去して得られる金属シリ
サイド薄膜にアルミニウム（Ａｌ）などの電極膜を接続
するようにする。
【００１０】
【作用】上記チタンシリサイド（ＴｉＳｉ2），クロム
シリサイド（ＣｒＳｉ2）等の金属シリサイド膜の膜厚
は（処理温度×処理時間）により制御され、熱処理温度
を均一に管理することにより基板サイズやシリコン薄
膜、金属薄膜等の膜厚バラツキには無関係に一定に生成
され、また、その物性値も均一になるので広範囲の固有
抵抗率がバラツキ少くな生成される。また、ウエットエ
ッチングにより金属シリサイド薄膜上層に残った金属薄
膜を除去ことにより薄膜抵抗素子のパタ−ンが精度良く
簡便に形成される。また、金属シリサイド薄膜下層の未
反応シリコンは薄膜抵抗素子の機械的強度が大きく補強
する。
シリサイド（ＣｒＳｉ2）等の金属シリサイド膜の膜厚
は（処理温度×処理時間）により制御され、熱処理温度
を均一に管理することにより基板サイズやシリコン薄
膜、金属薄膜等の膜厚バラツキには無関係に一定に生成
され、また、その物性値も均一になるので広範囲の固有
抵抗率がバラツキ少くな生成される。また、ウエットエ
ッチングにより金属シリサイド薄膜上層に残った金属薄
膜を除去ことにより薄膜抵抗素子のパタ−ンが精度良く
簡便に形成される。また、金属シリサイド薄膜下層の未
反応シリコンは薄膜抵抗素子の機械的強度が大きく補強
する。
【００１１】
【実施例】図１は図２（ａ）に示した薄膜配線回路内に
終端抵抗として内蔵される薄膜抵抗素子４の平面図、同
（ｂ）は断面図である。薄膜抵抗素子４は、スピン塗布
後、約４００℃で熱処理したポリイミド系樹脂の層間絶
縁膜２１上に、化学気相成長法（プラズマＣＶＤ）によ
り膜厚＝０．５μｍの非晶質シリコン（ａ−Ｓｉ）のシ
リコン薄膜４２０を形成し、その上にクロム（Ｃｒ）を
スパッタリングして膜厚＝０．３μｍの金属薄膜４２１
を積層する。
終端抵抗として内蔵される薄膜抵抗素子４の平面図、同
（ｂ）は断面図である。薄膜抵抗素子４は、スピン塗布
後、約４００℃で熱処理したポリイミド系樹脂の層間絶
縁膜２１上に、化学気相成長法（プラズマＣＶＤ）によ
り膜厚＝０．５μｍの非晶質シリコン（ａ−Ｓｉ）のシ
リコン薄膜４２０を形成し、その上にクロム（Ｃｒ）を
スパッタリングして膜厚＝０．３μｍの金属薄膜４２１
を積層する。
【００１２】この状態で窒素（Ｎ2）雰囲気の炉内で熱
処理を行うとシリコン薄膜４２０と金属薄膜４２１の中
間にクロムシリサイド薄膜４２２（ＣｒＳｉ2）が生成
される。次いで、ウエットエッチングにより金属薄膜４
２１クロム（Ｃｒ）を除去して薄膜抵抗素子４パタ−ン
を形成し、さらにクロムシリサイド薄膜４２２とシリコ
ン薄膜４２０を所望の形状にウエットエッチングし、約
４μｍ膜厚のアルミニウムによりスルホ−ル３には内部
電極４１を、また、周辺部には外部電極４３を形成す
る。
処理を行うとシリコン薄膜４２０と金属薄膜４２１の中
間にクロムシリサイド薄膜４２２（ＣｒＳｉ2）が生成
される。次いで、ウエットエッチングにより金属薄膜４
２１クロム（Ｃｒ）を除去して薄膜抵抗素子４パタ−ン
を形成し、さらにクロムシリサイド薄膜４２２とシリコ
ン薄膜４２０を所望の形状にウエットエッチングし、約
４μｍ膜厚のアルミニウムによりスルホ−ル３には内部
電極４１を、また、周辺部には外部電極４３を形成す
る。
【００１３】上記のようにシリコン薄膜４２０に比抵抗
が１０8Ωｃｍオ−ダ−の非晶質シリコン膜（ａ−Ｓ
ｉ）を用いる理由は、より高い絶縁性（スパッタリング
によるシリコン薄膜の場合は約１０5Ωｃｍ）が得られ
るためである。次いで後工程として、層間絶縁膜２１と
同様のプロセスによりポリイミド系樹脂の層間絶縁膜２
２を形成し、スルホ−ル、配線導体５を形成し、このプ
ロセスを繰り返して薄膜多層層を形成する。
が１０8Ωｃｍオ−ダ−の非晶質シリコン膜（ａ−Ｓ
ｉ）を用いる理由は、より高い絶縁性（スパッタリング
によるシリコン薄膜の場合は約１０5Ωｃｍ）が得られ
るためである。次いで後工程として、層間絶縁膜２１と
同様のプロセスによりポリイミド系樹脂の層間絶縁膜２
２を形成し、スルホ−ル、配線導体５を形成し、このプ
ロセスを繰り返して薄膜多層層を形成する。
【００１４】最上層にはＣｒ／Ｃｕ／Ａｕの積層よりな
る外部接続端子６を形成し、その上にはんだ８によりＬ
ＳＩ７等を接続する。なお、各層間絶縁膜２１はポリイ
ミド系の樹脂であるため、その熱変質を考慮してクロム
シリサイド薄膜４２２のキュア温度を４００℃とする。
ポリイミド系樹脂材料の安定性を考慮すればこれ以上の
高い熱処理は不可能である。
る外部接続端子６を形成し、その上にはんだ８によりＬ
ＳＩ７等を接続する。なお、各層間絶縁膜２１はポリイ
ミド系の樹脂であるため、その熱変質を考慮してクロム
シリサイド薄膜４２２のキュア温度を４００℃とする。
ポリイミド系樹脂材料の安定性を考慮すればこれ以上の
高い熱処理は不可能である。
【００１５】図３はクロムシリサイド薄膜４２２の２０
０〜４００℃の熱処理温度における特性図である。クロ
ムシリサイド薄膜４２２の膜厚ｄは反応生成後の金属薄
膜（Ｃｒ膜）４２１をエッチング除去した後、光学的に
測定したものであり、光の波長をλ（６３２．８ｎ
ｍ）、ｎを屈折率とするとｄ＝λ／（４ｎ）で与えられ
る。熱処理時間６０分において、膜厚ｄは熱処理温度に
対してほぼリニアに増加し、シ−ト抵抗値Ｒｓも一様な
傾向を示した。これはクロムシリサイド薄膜４２２の固
有抵抗率（ρ）が膜厚方向に均一であることを反映して
おり、屈折率ｎの一様性からも膜特性は良好であること
がわかる。
０〜４００℃の熱処理温度における特性図である。クロ
ムシリサイド薄膜４２２の膜厚ｄは反応生成後の金属薄
膜（Ｃｒ膜）４２１をエッチング除去した後、光学的に
測定したものであり、光の波長をλ（６３２．８ｎ
ｍ）、ｎを屈折率とするとｄ＝λ／（４ｎ）で与えられ
る。熱処理時間６０分において、膜厚ｄは熱処理温度に
対してほぼリニアに増加し、シ−ト抵抗値Ｒｓも一様な
傾向を示した。これはクロムシリサイド薄膜４２２の固
有抵抗率（ρ）が膜厚方向に均一であることを反映して
おり、屈折率ｎの一様性からも膜特性は良好であること
がわかる。
【００１６】図１において、薄膜抵抗素子４の抵抗値Ｒ
は Ｒ＝（Ｒｓ／２π）・ｌn（ｂ／ａ） で与えられる。抵抗値Ｒの仕様値を１００Ωにたいし
て、ａ（内径）＝８０μｍφ，ｂ（外径）＝２５０μｍ
φとすると、クロムシリサイド薄膜４２２のシ−ト抵抗
値Ｒｓを約５５０Ω／□とする必要がある。図３におい
ては、約３８０℃、６０分の熱処理で約６０ｎｍの膜厚
ｄが得られる。同様に３８０℃で２時間の熱処理を行な
うと膜厚ｄは１２０ｎｍに増加し、上記抵抗値Ｒ＝１０
０Ωに必要なシ−ト抵抗値Ｒｓ＝約５５０Ω／□が得ら
れる。
は Ｒ＝（Ｒｓ／２π）・ｌn（ｂ／ａ） で与えられる。抵抗値Ｒの仕様値を１００Ωにたいし
て、ａ（内径）＝８０μｍφ，ｂ（外径）＝２５０μｍ
φとすると、クロムシリサイド薄膜４２２のシ−ト抵抗
値Ｒｓを約５５０Ω／□とする必要がある。図３におい
ては、約３８０℃、６０分の熱処理で約６０ｎｍの膜厚
ｄが得られる。同様に３８０℃で２時間の熱処理を行な
うと膜厚ｄは１２０ｎｍに増加し、上記抵抗値Ｒ＝１０
０Ωに必要なシ−ト抵抗値Ｒｓ＝約５５０Ω／□が得ら
れる。
【００１７】上記処理条件において、シリコン薄膜４２
０の未反応膜厚は約３５０〜４００ｎｍであった。した
がってクロムシリサイド薄膜４２２と金属薄膜４２１を
含めた総合膜厚は約５００ｎｍとなる。この膜厚は従来
のスパッタリグで直接成膜される抵抗薄膜の４倍であ
る。このため機械的強度が増加するので、長期使用に伴
う熱履歴などにより発生するクラックなどのパタ−ン欠
陥が減少し、抵抗値や配線等の信頼性を著しく改善する
ことができる。
０の未反応膜厚は約３５０〜４００ｎｍであった。した
がってクロムシリサイド薄膜４２２と金属薄膜４２１を
含めた総合膜厚は約５００ｎｍとなる。この膜厚は従来
のスパッタリグで直接成膜される抵抗薄膜の４倍であ
る。このため機械的強度が増加するので、長期使用に伴
う熱履歴などにより発生するクラックなどのパタ−ン欠
陥が減少し、抵抗値や配線等の信頼性を著しく改善する
ことができる。
【００１８】上記熱処理によりシリコン薄膜／金属薄膜
の界面に生成する金属シリサイド薄膜は金属薄膜４２１
の金属をＭとすると一般的にＭＳｉ2の構造で示され、
例えばＭにタングステン（Ｗ）、タンタル（Ｔａ）、チ
タン（Ｔｉ）、ニッケル（Ｎｉ）、モリブデン（Ｍ
ｏ）、クロム（Ｃｒ）等を用いることができる。金属シ
リサイド薄膜４２２の膜厚は（処理温度×処理時間）に
より制御可能であるため、熱処理温度を均一に管理する
ことにより基板サイズやシリコン薄膜４２０、金属薄膜
４２１の膜厚バラツキには無関係に膜厚一定に生成する
ことができ、また、均一な温度で生成される金属シリサ
イド薄膜４２２の物性は均一となるため、用途に応じて
バラツキの少ない固有抵抗率値を広範に設定することが
できる。
の界面に生成する金属シリサイド薄膜は金属薄膜４２１
の金属をＭとすると一般的にＭＳｉ2の構造で示され、
例えばＭにタングステン（Ｗ）、タンタル（Ｔａ）、チ
タン（Ｔｉ）、ニッケル（Ｎｉ）、モリブデン（Ｍ
ｏ）、クロム（Ｃｒ）等を用いることができる。金属シ
リサイド薄膜４２２の膜厚は（処理温度×処理時間）に
より制御可能であるため、熱処理温度を均一に管理する
ことにより基板サイズやシリコン薄膜４２０、金属薄膜
４２１の膜厚バラツキには無関係に膜厚一定に生成する
ことができ、また、均一な温度で生成される金属シリサ
イド薄膜４２２の物性は均一となるため、用途に応じて
バラツキの少ない固有抵抗率値を広範に設定することが
できる。
【００１９】例えば，８００℃以上の高温熱処理によ
り、チタンシリサイド（ＴｉＳｉ2）ではＲｓ＝１０μ
Ωｃｍが得られ，クロムシリサイド（ＣｒＳｉ2）では
Ｒｓ≦６００μΩｃｍが得られる。また、薄膜抵抗素子
４のパタ−ンは金属シリサイド薄膜４２２の上層部に残
った金属薄膜４２１をウエットエッチングで除去すれば
よいので従来と同様の方法で簡便に形成することができ
る。
り、チタンシリサイド（ＴｉＳｉ2）ではＲｓ＝１０μ
Ωｃｍが得られ，クロムシリサイド（ＣｒＳｉ2）では
Ｒｓ≦６００μΩｃｍが得られる。また、薄膜抵抗素子
４のパタ−ンは金属シリサイド薄膜４２２の上層部に残
った金属薄膜４２１をウエットエッチングで除去すれば
よいので従来と同様の方法で簡便に形成することができ
る。
【００２０】また、金属シリサイド薄膜４２２の膜質
（固有抵抗率）が基板内で均一であるため、抵抗値は使
用環境下で一定の傾向で若干変化するものの安定な素子
特性が得られる。また、金属シリサイド薄膜４２２の下
層には未反応のシリコン薄膜が比較的厚く残るので、従
来の層間絶縁膜２１上にごく薄く形成した抵抗薄膜に比
べて機械的強度が著しく向上し、熱履歴などによるクラ
ック等の発生を防止して長期的な信頼性を向上すること
ができる。
（固有抵抗率）が基板内で均一であるため、抵抗値は使
用環境下で一定の傾向で若干変化するものの安定な素子
特性が得られる。また、金属シリサイド薄膜４２２の下
層には未反応のシリコン薄膜が比較的厚く残るので、従
来の層間絶縁膜２１上にごく薄く形成した抵抗薄膜に比
べて機械的強度が著しく向上し、熱履歴などによるクラ
ック等の発生を防止して長期的な信頼性を向上すること
ができる。
【００２１】
【発明の効果】上記本発明による金属シリサイドの薄膜
抵抗素子はポリイミド系樹脂などの有機絶縁膜の層間絶
縁膜上に設けたシリコン薄膜と金属薄膜間の熱反応によ
り形成されるので、その熱処理温度分布を均一に保つこ
とにより基板サイズに関わり無く均質な薄膜抵抗を得る
ことができ、さらに、ウエットエッチング等により簡便
に精度良くパタ−ニングできるので、抵抗値精度に優れ
長期的に安定なバラツキの少ない抵抗素子を薄膜層間に
備えた多層モジュ−ル回路基板を提供することができ
る。
抵抗素子はポリイミド系樹脂などの有機絶縁膜の層間絶
縁膜上に設けたシリコン薄膜と金属薄膜間の熱反応によ
り形成されるので、その熱処理温度分布を均一に保つこ
とにより基板サイズに関わり無く均質な薄膜抵抗を得る
ことができ、さらに、ウエットエッチング等により簡便
に精度良くパタ−ニングできるので、抵抗値精度に優れ
長期的に安定なバラツキの少ない抵抗素子を薄膜層間に
備えた多層モジュ−ル回路基板を提供することができ
る。
【００２２】さらに、熱処理条件の選定により上記薄膜
抵抗のシ−ト抵抗範囲を広範に設定することができる。
さらに、上記薄膜抵抗はポリイミド系樹脂などの有機絶
縁膜上の比較的厚いシリコン薄膜上に形成されるので、
その実効的な厚みを従来の薄膜抵抗に比べて例えば約４
倍にして機械的強度を大幅に高めることができ、これに
より長期使用に伴う熱履歴クラック発生を防止して信頼
性を大幅に向上することができる。
抵抗のシ−ト抵抗範囲を広範に設定することができる。
さらに、上記薄膜抵抗はポリイミド系樹脂などの有機絶
縁膜上の比較的厚いシリコン薄膜上に形成されるので、
その実効的な厚みを従来の薄膜抵抗に比べて例えば約４
倍にして機械的強度を大幅に高めることができ、これに
より長期使用に伴う熱履歴クラック発生を防止して信頼
性を大幅に向上することができる。
【００２３】
【図１】本発明における薄膜抵抗素子実施例の平面図と
断面図である。
断面図である。
【図２】薄膜抵抗素子を内蔵する厚膜／薄膜混成の多層
モジュ−ル回路基板の一般的断面図である。
モジュ−ル回路基板の一般的断面図である。
【図３】本発明によるクロムシリサイド薄膜の熱処理特
性図である。
性図である。
１…厚膜多層回路基板、２１、２２、２３…層間絶縁
膜、３…スルホ−ル、４…薄膜抵抗素子、５…配線導
体、６…外部接続端子、７…半導体素子、８…はんだ、
９…接続導体パタ−ン、４１…内部電極、４２…抵抗薄
膜、４３…外部電極、４２０…シリコン薄膜、４２１…
金属薄膜、４２２…ククロムシリサイド薄膜。
膜、３…スルホ−ル、４…薄膜抵抗素子、５…配線導
体、６…外部接続端子、７…半導体素子、８…はんだ、
９…接続導体パタ−ン、４１…内部電極、４２…抵抗薄
膜、４３…外部電極、４２０…シリコン薄膜、４２１…
金属薄膜、４２２…ククロムシリサイド薄膜。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 Ｐ 8427−4Ｍ 9355−4Ｍ Ｈ０１Ｌ 23/12 Ｑ 9355−4Ｍ 23/14 Ｒ
Claims (4)
- 【請求項１】 厚膜と薄膜を積層した多層モジュ−ル基
板において、上記薄膜配線回路内に金属シリサイド膜の
薄膜抵抗素子を内蔵したことを特徴とする多層モジュ−
ル回路基板。 - 【請求項２】 請求項１において、上記薄膜をポリイミ
ド系樹脂などの有機絶縁膜とし、上記薄膜抵抗素子を上
記有機絶縁膜上に順次積層したシリコン薄膜と金属薄膜
を熱処理してその界面に生成される金属シリサイド薄膜
により形成するようにしたことを特徴とする多層モジュ
−ル回路基板。 - 【請求項３】 請求項１または２において、上記金属薄
膜をタングステン（Ｗ）、タンタル（Ｔａ）、チタン
（Ｔｉ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、ク
ロム（Ｃｒ）のいずれかにしたことを特徴とする多層モ
ジュ−ル回路基板。 - 【請求項４】 請求項３において、上記金属シリサイド
薄膜の下層に未反応の上記シリコン薄膜の残存層を設
け、上記金属シリサイド薄膜の上層の未反応金属薄膜を
除去して得られる金属シリサイド薄膜にアルミニウム
（Ａｌ）などの電極膜を接続するようにしたことを特徴
とする多層モジュ−ル回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4230618A JPH0685100A (ja) | 1992-08-31 | 1992-08-31 | 多層モジュ−ル回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4230618A JPH0685100A (ja) | 1992-08-31 | 1992-08-31 | 多層モジュ−ル回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0685100A true JPH0685100A (ja) | 1994-03-25 |
Family
ID=16910595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4230618A Pending JPH0685100A (ja) | 1992-08-31 | 1992-08-31 | 多層モジュ−ル回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0685100A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6081026A (en) * | 1998-11-13 | 2000-06-27 | Fujitsu Limited | High density signal interposer with power and ground wrap |
| US6466124B1 (en) | 1999-04-08 | 2002-10-15 | Nec Corporation | Thin film resistor and method for forming the same |
| JP2020161703A (ja) * | 2019-03-27 | 2020-10-01 | ローム株式会社 | 薄膜抵抗およびその製造方法、ならびに、薄膜抵抗を備えた電子部品 |
-
1992
- 1992-08-31 JP JP4230618A patent/JPH0685100A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6081026A (en) * | 1998-11-13 | 2000-06-27 | Fujitsu Limited | High density signal interposer with power and ground wrap |
| US6466124B1 (en) | 1999-04-08 | 2002-10-15 | Nec Corporation | Thin film resistor and method for forming the same |
| JP2020161703A (ja) * | 2019-03-27 | 2020-10-01 | ローム株式会社 | 薄膜抵抗およびその製造方法、ならびに、薄膜抵抗を備えた電子部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6323096B1 (en) | Method for fabricating a flexible interconnect film with resistor and capacitor layers | |
| US6943662B2 (en) | Chip resistor | |
| JPS61185951A (ja) | 薄膜回路及びその製造方法 | |
| JP3473485B2 (ja) | 薄膜抵抗体およびその製造方法 | |
| JP6233445B2 (ja) | 電子部品 | |
| JPH07101730B2 (ja) | 薄膜受動回路の製造方法とその方法によって製造される薄膜受動回路 | |
| US5323138A (en) | Reliable thin film resistors for integrated circuit applications | |
| US6529116B2 (en) | Passive component | |
| JP2018133554A (ja) | 抵抗素子、その製造方法、並びに抵抗素子アセンブリー | |
| JPH0685100A (ja) | 多層モジュ−ル回路基板 | |
| KR100965329B1 (ko) | 인쇄회로기판용 저항 적층 도전체 및 그 제조방법과인쇄회로기판 | |
| US3458847A (en) | Thin-film resistors | |
| JP2002100533A (ja) | キャパシタ素子の形成方法、複合薄膜素子の形成方法、配線基板及びモジュール基板 | |
| US20110234365A1 (en) | Chip resistor having low resistance and method for manufacturing the same | |
| JP2749489B2 (ja) | 回路基板 | |
| JP2003045703A (ja) | チップ抵抗器及びその製造方法 | |
| JP2707717B2 (ja) | 混成集積回路 | |
| JP2006019323A (ja) | 抵抗組成物、チップ抵抗器及びその製造方法 | |
| JPH06302951A (ja) | 配線基板及びその製造方法 | |
| JP2642749B2 (ja) | 薄膜配線基板 | |
| JPH0744343B2 (ja) | 抵抗内蔵型多層基板 | |
| JPH0331201B2 (ja) | ||
| JPH05183273A (ja) | 多層配線基板装置とその製造方法ならびにそれを用いた電子装置 | |
| JPH0821763B2 (ja) | 電子回路部品 | |
| JP2004014848A (ja) | 薄膜回路基板及びその製造方法 |