JP2003031602A - 半導体装置パッケージ及びその製造方法 - Google Patents

半導体装置パッケージ及びその製造方法

Info

Publication number
JP2003031602A
JP2003031602A JP2001211798A JP2001211798A JP2003031602A JP 2003031602 A JP2003031602 A JP 2003031602A JP 2001211798 A JP2001211798 A JP 2001211798A JP 2001211798 A JP2001211798 A JP 2001211798A JP 2003031602 A JP2003031602 A JP 2003031602A
Authority
JP
Japan
Prior art keywords
semiconductor device
sealing resin
interface sealing
circuit board
protruding portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001211798A
Other languages
English (en)
Inventor
Kazuo Tamaoki
和雄 玉置
Yoshihisa Totsuta
義久 土津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001211798A priority Critical patent/JP2003031602A/ja
Publication of JP2003031602A publication Critical patent/JP2003031602A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29006—Layer connector larger than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/364—Polymers
    • H01L2924/3641—Outgassing

Abstract

(57)【要約】 【課題】 半導体装置パッケージにおいて界面封止樹脂
に残存する気泡が空気中の水分を取り込み、その水分が
リフロー時の熱で気化してパッケージに膨れや剥離、ク
ラックを引き起こすのを防止する。 【解決手段】 突起電極４１を有する半導体装置４を界
面封止樹脂２が介在した状態でフリップチップ方式によ
り回路基板１に実装し、半導体装置４および実装部分を
絶縁性樹脂５で封止した半導体装置パッケージにおい
て、半導体装置４の外周に押し出された界面封止樹脂２
のはみ出し部２１の少なくとも一部を取り除き、界面封
止樹脂２に存在する気泡３の一部を除去する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置パッケー
ジ及びその製造方法に関し、より詳細には半導体装置を
回路基板にフリップチップ方式により実装した半導体装
置パッケージ及びその製造方法に関するものである。
【０００２】
【従来の技術】携帯情報機器の小型・軽量化には半導体
装置パッケージの高密度化、小型化、薄型化が必要であ
る。近年、この要求に応えるため半導体装置パッケージ
においてＢＧＡ（Ball Grid Array）やＣＳＰ（Chip Si
ze Package）が用いられている。半導体パッケージを今
後さらに高密度化・薄型化するためには、半導体装置の
電極を回路基板の配線用電極に直接接続するフリップチ
ップ方式による実装が有効と考えられる。このフリップ
チップ方式の実装では一般に、半導体装置と回路基板と
の間に液状又はフィルム状の界面封止樹脂を介在させ
る。
【０００３】このフリップチック方式には、半導体装置
を回路基板に実装した後に界面封止樹脂を注入する方式
と、前記実装と界面封止とを同時に行う方式とがある。
後者の方式の場合、図５に示すように、界面封止樹脂２
を回路基板１上に塗布又は貼着したときに配線電極１１
と回路基板１との段差に残留した気体や、半導体装置４
を回路基板１に接続するときの加熱などにより回路基板
１や界面封止樹脂２から発生した気体が気泡３となっ
て、半導体装置４の回路基板１への接続時の加圧により
半導体装置４の外周に移動し、はみ出し部２１に残留す
ることがあった。なお、この図では気泡３の流れを示す
ために突起電極を省略している。
【０００４】また、半導体装置の回路基板への接続時の
加圧により界面封止樹脂が半導体装置の外に押し出され
るときに気体を巻き込み、それが気泡となってそのまま
はみ出し部に残ることがあった。
【０００５】そしてまた、半導体装置が直方体の場合に
ペースト状の界面封止樹脂を用いると、半導体装置の回
路基板への接続時の加圧により半導体装置の中心部から
同心円状に界面封止樹脂が広がる。このため、押し出さ
れる界面封止樹脂量は長辺側が多くなり、必然的にここ
に残留する気泡量が多かった。
【０００６】前記ＢＧＡやＣＳＰなどの樹脂封止型半導
体装置パッケージは、外部接続端子である半田ボールを
リフローして基板に実装される。ここで、界面封止樹脂
内に気泡が多く残存していると、気泡は吸湿しやすいた
め気泡に含まれる水分がリフロー時の熱で気化して、パ
ッケージに膨れや剥離、クラックといった、いわゆるポ
ップコーン現象の原因となる。
【０００７】
【発明が解決しようとする課題】このようなポップコー
ン現象を防止するため、特開２０００−１２７１９７号
公報において本出願人は、図６に示すように、半導体装
置４の外周端より外側で、且つ、界面封止樹脂２が回路
基板１を覆う領域内に、少なくとも一部が位置するよう
に貫通孔１５を回路基板１に設け、気泡３から水分を効
率的に排出することを提案した。
【０００８】しかしながら、この提案技術は回路基板１
に貫通孔１５を穿設しなければならないため、回路基板
１の配線の引き回しに制限を受ける問題があった。
【０００９】本発明はこのような従来の問題に鑑みてな
されたものであり、回路基板の配線引き回しに制限を受
けることなく、ポップコーン現象を防止した半導体装置
パッケージ及びその製造方法を提供することをその目的
とするものである。
【００１０】
【課題を解決するための手段】本発明によれば、突起電
極を有する半導体装置を界面封止樹脂が介在した状態で
フリップチップ方式により回路基板に実装し、該半導体
装置および実装部分を絶縁性樹脂で封止した半導体装置
パッケージにおいて、前記半導体装置の外周に押し出さ
れた前記界面封止樹脂のはみ出し部の少なくとも一部を
取り除き、前記界面封止樹脂に存在する気泡の一部を除
去したことを特徴とする半導体装置パッケージが提供さ
れる。
【００１１】ここでポップコーン現象をより確実に防止
する観点から、半導体装置の全外周にわたって、はみ出
し部の少なくとも一部を取り除くのが好ましい。
【００１２】またポップコーン現象を効率的に防止する
観点から、半導体装置の突起電極を設けた装置辺側に押
し出された、界面封止樹脂のはみ出し部の少なくとも一
部を取り除くのが好ましい。または、半導体装置記突起
電極を設けていない装置辺側に押し出された、前記界面
封止樹脂のはみ出し部の少なくとも一部を取り除くのが
好ましい。
【００１３】半導体装置が直方体状である場合、装置の
長辺側に押し出された界面封止樹脂のはみ出し部の少な
くとも一部を取り除くのが望ましい。
【００１４】また本発明によれば、突起電極を有する半
導体装置を界面封止樹脂が介在した状態でフリップチッ
プ方式により回路基板に実装した後、前記半導体装置の
外周に押し出された前記界面封止樹脂のはみ出し部の少
なくとも一部を取り除き、前記界面封止樹脂に存在する
気泡の一部を除去したことを特徴とする半導体装置パッ
ケージの製造方法が提供される。
【００１５】ここで、界面封止樹脂のはみ出し部を取り
除く手段としては、ダイシングソー、レーザ加工、プラ
ズマエッチングの少なくとも一つ手段を用いるのがよ
い。
【００１６】さらに本発明によれば、突起電極を有する
第１の半導体装置を界面封止樹脂が介在した状態でフリ
ップチップ方式により回路基板に実装し、第１の半導体
装置上に第２の半導体装置を取り付け、第２の半導体装
置と前記回路基板とを金属細線で接続し、前記第１の半
導体装置および第２の半導体装置および実装部分を絶縁
性樹脂で封止した半導体装置パッケージにおいて、前記
第１の半導体装置の外周に押し出された前記界面封止樹
脂のはみ出し部の少なくとも一部を取り除き、前記界面
封止樹脂に存在する気泡の一部を除去したことを特徴と
する半導体装置パッケージが提供される。
【００１７】そしてまた本発明によれば、突起電極を有
する第１の半導体装置を界面封止樹脂が介在した状態で
フリップチップ方式により第３の半導体装置に実装し、
第３の半導体装置を前記回路基板に固着し、第３の半導
体装置と前記回路基板とを金属細線で接続し、前記第１
の半導体装置および第３の半導体装置および実装部分を
絶縁性樹脂で封止した半導体装置パッケージにおいて、
前記第１の半導体装置の外周に押し出された前記界面封
止樹脂のはみ出し部の少なくとも一部を取り除き、前記
界面封止樹脂に存在する気泡の一部を除去したことを特
徴とする半導体装置パッケージが提供される。
【００１８】
【発明の実施の形態】図１に、本発明の半導体装置パッ
ケージの製造方法の一例を示す工程図を示す。回路基板
１上に形成された配線電極１１の対向上方に、加熱部材
Ｍ１に支持された界面封止樹脂である異方導電性接着フ
ィルム（Anisotropic Conductive Film 以下、「ＡＣ
Ｆ」という）２を位置させる（同図（ａ））。そして、
加熱部材Ｍ１を下方に移動させてＡＣＦ２を回路基板１
に熱圧着させる（同図（ｂ））。この時、配線電極１１
と回路基板１との段差部分に空気３が挟み込まれる。こ
こで、界面封止樹脂としては前記のＡＣＦの他、ＡＣＰ
（Anisotropic ConductivePaste）や導電性粒子を含ま
ないＮＣＦ（Non Conductive Film）やＮＣＰ(NonCondu
ctive Paste)を用いてもよい。
【００１９】次に、回路基板１の配線電極１１の対向位
置に半導体装置４の突起電極４１が位置するように、搭
載装置Ｍ２を用いて半導体装置４を搬送移動させる（同
図（ｃ））。この突起電極４１は、ワイヤバンプボンダ
（金ワイヤ端を溶融して金ボールを形成し、それを半導
体装置の電極に載せる装置）を用いて作製したＡｕボー
ルを半導体装置４の電極（不図示）に接続したものであ
る。
【００２０】そしてフリップチップ方式により回路基板
１上に半導体装置４が実装される（同図（ｄ））。この
時、所定の圧力と加熱が半導体装置４に加えられる。こ
れによりＡＣＦ２は溶融・硬化し、半導体装置４を回路
基板１に固着させる。他方、余分なＡＣＦ２は半導体装
置４の外へ押し出されそこで硬化する。
【００２１】前記段差部分に挟み込まれた空気３や、前
記加熱により回路基板１、半導体装置４およびＡＣＦ２
から発生したガスの多くは、半導体装置４の実装時の溶
融したＡＣＦ２内を気泡となって移動しＡＣＦ２外に出
るが、一部の気体はＡＣＦ２の硬化開始によりＡＣＦ２
内に取り残されてしまう。ＡＣＦ２の流動と共に、この
残留気泡は半導体装置外周のはみ出し部２１に多く存在
することになる。
【００２２】ここで、突起電極４１が半導体装置４の周
縁に形成されている場合には、突起電極４１が設けられ
ている装置辺の付近に気泡が多く存在する。一方、突起
電極４１が半導体装置４の周縁に形成されていない場合
には、突起電極４１が設けられていない装置辺の付近に
気泡が多く存在する。また、直方体形状の半導体装置４
の場合に、装置固着予定の領域中心にペースト状の界面
封止樹脂２を塗布すると、界面封止樹脂２は同心円状に
広がるから装置の長辺側にはみ出す量が多くなり、ここ
に気泡も多く存在する。
【００２３】そこで次に、残留気泡３が存在するＡＣＦ
２のはみ出し部２１の少なくとも一部をダイシングソー
などにより除去する（同図（ｅ））。ＡＣＦ２のはみ出
し部２１に残存する気泡３を効率的に除去するには、特
に前記のような気泡の多く存在する部分を優先的に除去
するのがよい。これにより、ＡＣＦ２と共にはみ出し部
２１に存在していた気泡３も取り除かれポップコーン現
象を効果的に防止できる。
【００２４】ＡＣＦ２のはみ出し部２１を取り除く手段
としてはダイシングソーの他、レーザ加工やプラズマエ
ッチングなど従来公知の除去手段を用いることができ
る。ダイシングソーやレーザ加工を用いる場合には、半
導体装置外周のはみ出し部を順に除去することになり、
プラズマエッチングを用いる場合には、はみ出し部を一
括して除去することになる。例えば、図２（ａ）に示す
ように、複数の半導体装置４が行・列を整列させて回路
基板１上に実装されている場合には、ダイシングソーや
レーザ加工により直線的に切削加工するのが好ましい。
一方、同図（ｂ）に示すように、行又は列がずれた状態
で半導体装置４が実装されている場合には直線的切削加
工ができないので、プラズマエッチングを用いるのが好
ましい。
【００２５】そして、はみ出し部の除去が終了すると、
半導体装置４および実装部分を覆うように液状の熱硬化
性樹脂（絶縁性樹脂）５を滴下又は印刷してオーブンな
どで熱硬化させて封止する（図１（ｆ））。あるいは、
金型を用いたトランスファーモールド法を用いて封止し
てもよい。
【００２６】次に、回路基板１の下面に形成した外部端
子１２に半田ボール６を形成する。半田ボール６の形成
方法としては、外部端子１２にフラックスを転写して半
田ボール６を取付けリフローする方法や、クリーム半田
を印刷してリフローする方法などがある。
【００２７】そして最後に、回路基板上に形成された複
数の半導体装置パッケージを各個の半導体装置パッケー
ジに切断分離する。この場合、一つの半導体装置パッケ
ージに２以上の半導体装置が封止されていてももちろん
構わない。
【００２８】２つの半導体装置を積層させて一層の高密
度化を図った半導体装置パッケージについて次に説明す
る。図３は、このような半導体装置パッケージの一実施
態様を示す断面図である。なお、図１と同じ部材および
部分は同一の符号とする。ガラス繊維にエポキシ樹脂を
含浸させた回路基板１上に接続パッド１３とワイヤボン
ディングパッド１４とが形成され、これらのパッド１
３，１４は回路基板１に穿設されたスルーホール（不図
示）を介して裏面に形成された外部端子１２を通って半
田ボール６と導通している。このような回路基板１上
に、第１の半導体装置７の接続パッド７１と接続パッド
１３とが金ボールからなる突起電極７２を介して接続す
るように、界面封止樹脂２が介在した状態で第１の半導
体装置７が実装されている。第１の半導体装置７の回路
基板１への実装により第１の半導体装置７の外周に押し
出された界面封止樹脂２のはみ出し部２１は前述のよう
に、ダイシングソーなどにより除去されている（除去跡
２２）。もちろん切削深さは回路基板１に届かない範囲
である。
【００２９】そして、第１の半導体装置７の上に第２の
半導体装置８が取り付けられ、第２の半導体装置８に形
成された電極パッド８１と回路基板１上のワイヤボンデ
ィングパッド１４とが金属細線Ｗで接続されている。第
１の半導体装置７および第２の半導体装置８、実装部分
は絶縁性樹脂５で封止されている。なお、回路基板１上
の、接続パッドやワイヤボンディングパッドのない領域
には貫通孔を穿設できるので、本出願人が先に提案した
技術を併用してポップコーン現象の一層の防止を図って
もよい。
【００３０】図４は、２つの半導体装置を積層した本発
明の半導体装置パッケージの他の実施態様を示す断面図
である。なお、図３の半導体装置パッケージと同じ部材
および同じ部分は同一の符号を付している。回路基板１
上には第３の半導体装置９が固着され、第３の半導体装
置９の上面パッド９２と回路基板１上のワイヤボンディ
ングパッド１４とは金属細線Ｗで接続されている。そし
て第３の半導体装置９の上に、第１の半導体装置７の接
続パッド７１と接続パッド９１が金ボールからなる突起
電極７２を介して接続するように、界面封止樹脂２が介
在した状態で第１の半導体装置７が実装されている。第
１の半導体装置７の第３の半導体装置９への実装により
第１の半導体装置７の外周に押し出された界面封止樹脂
２のはみ出し部２１は前記と同様に、ダイシングソーな
どにより除去されている（除去跡２２）。第１の半導体
装置７および第３の半導体装置９、実装部分は絶縁性樹
脂５で封止されている。
【００３１】
【発明の効果】以上説明したように本発明の半導体装置
パッケージでは、フリップチップ方式により回路基板に
半導体装置が実装されたときに半導体装置の外周に押し
出された、界面封止樹脂のはみ出し部の少なくとも一部
が取り除かれ、界面封止樹脂に存在する、空気中の水分
を取り込みやすい気泡の一部が除去されているので、ポ
ップコーン現象が効果的に防止され、パッケージに膨れ
や剥離、クラックといった不具合がない。
【００３２】また本発明の製造方法では、突起電極を有
する半導体装置を界面封止樹脂が介在した状態でフリッ
プチップ方式により回路基板に実装した後、前記半導体
装置の外周に押し出された前記界面封止樹脂のはみ出し
部の少なくとも一部を取り除き、前記界面封止樹脂に存
在する気泡の一部を除去するので、ポップコーン現象を
効果的に防止できる。
【００３３】さらに本発明の半導体装置パッケージで
は、回路基板に実装した第１の半導体装置上に第２の半
導体装置を取り付けているので高密度化が図れる。さら
に前記と同様に、フリップチップ方式により回路基板に
第１の半導体装置が実装されたときに半導体装置の外周
に押し出された、界面封止樹脂のはみ出し部の少なくと
も一部が取り除かれ、界面封止樹脂に存在する、空気中
の水分を取り込みやすい気泡の一部が除去されているの
で、ポップコーン現象が効果的に防止され、パッケージ
に膨れや剥離、クラックといった不具合がない。
【００３４】そしてまた本発明の半導体装置パッケージ
では、回路基板に実装した第３の半導体装置上に第１の
半導体装置を取り付けているので高密度化が図れる。さ
らに前記と同様に、フリップチップ方式により第３の半
導体装置上に第１の半導体装置が実装されたときに半導
体装置の外周に押し出された、界面封止樹脂のはみ出し
部の少なくとも一部が取り除かれ、界面封止樹脂に存在
する、空気中の水分を取り込みやすい気泡の一部が除去
されているので、ポップコーン現象が効果的に防止さ
れ、パッケージに膨れや剥離、クラックといった不具合
がない。
【図面の簡単な説明】
【図１】 本発明の半導体装置パッケージの製造工程図
である。
【図２】 回路基板上の半導体装置の実装配置図であ
る。
【図３】 ２つの半導体装置を実装した半導体装置パッ
ケージの一例を示す断面図である。
【図４】 ２つの半導体装置を実装した半導体装置パッ
ケージの他の例を示す断面図である。
【図５】 界面封止樹脂内の気泡の移動を説明する図で
ある。
【図６】 従来の半導体装置パッケージの一例を示す断
面図である。
【符号の説明】
１ 回路基板 ２ ＡＣＦ（界面封止樹脂） ３ 気泡 ４ 半導体装置 ５ 熱硬化性樹脂（絶縁性樹脂） ７ 第１の半導体装置 ８ 第２の半導体装置 ９ 第３の半導体装置 Ｗ 金属細線 ２１ はみ出し部 ４１，７２ 突起電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 25/07 25/18 Ｆターム(参考） 4M109 AA02 BA03 CA04 CA12 CA21 5F061 AA02 BA03 CA04 CA12 CA21 CB13

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 突起電極を有する半導体装置を界面封止
    樹脂が介在した状態でフリップチップ方式により回路基
    板に実装し、該半導体装置および実装部分を絶縁性樹脂
    で封止した半導体装置パッケージにおいて、 前記半導体装置の外周に押し出された前記界面封止樹脂
    のはみ出し部の少なくとも一部を取り除き、前記界面封
    止樹脂に存在する気泡の一部を除去したことを特徴とす
    る半導体装置パッケージ。
  2. 【請求項２】 前記半導体装置の全外周にわたって前記
    はみ出し部の少なくとも一部を取り除いた請求項１記載
    の半導体装置パッケージ。
  3. 【請求項３】 前記半導体装置の前記突起電極を設けた
    装置辺側に押し出された前記界面封止樹脂のはみ出し部
    の少なくとも一部を取り除いた請求項１記載の半導体装
    置パッケージ。
  4. 【請求項４】 前記半導体装置の前記突起電極を設けて
    いない装置辺側に押し出された前記界面封止樹脂のはみ
    出し部の少なくとも一部を取り除いた請求項１記載の半
    導体装置パッケージ。
  5. 【請求項５】 前記半導体装置が直方体状であって、該
    装置の長辺側に押し出された前記界面封止樹脂のはみ出
    し部の少なくとも一部を取り除いた請求項１記載の半導
    体装置パッケージ。
  6. 【請求項６】 突起電極を有する半導体装置を界面封止
    樹脂が介在した状態でフリップチップ方式により回路基
    板に実装した後、前記半導体装置の外周に押し出された
    前記界面封止樹脂のはみ出し部の少なくとも一部を取り
    除き、前記界面封止樹脂に存在する気泡の一部を除去し
    たことを特徴とする半導体装置パッケージの製造方法。
  7. 【請求項７】 ダイシングソー、レーザ加工、プラズマ
    エッチングの少なくとも一つ手段を用いて前記はみ出し
    部を取り除く請求項６記載の半導体装置パッケージの製
    造方法。
  8. 【請求項８】 突起電極を有する第１の半導体装置を界
    面封止樹脂が介在した状態でフリップチップ方式により
    回路基板に実装し、第１の半導体装置上に第２の半導体
    装置を取り付け、第２の半導体装置と前記回路基板とを
    金属細線で接続し、前記第１の半導体装置および第２の
    半導体装置および実装部分を絶縁性樹脂で封止した半導
    体装置パッケージにおいて、 前記第１の半導体装置の外周に押し出された前記界面封
    止樹脂のはみ出し部の少なくとも一部を取り除き、前記
    界面封止樹脂に存在する気泡の一部を除去したことを特
    徴とする半導体装置パッケージ。
  9. 【請求項９】 突起電極を有する第１の半導体装置を界
    面封止樹脂が介在した状態でフリップチップ方式により
    第３の半導体装置に実装し、第３の半導体装置を回路基
    板に固着し、第３の半導体装置と前記回路基板とを金属
    細線で接続し、前記第１の半導体装置および第３の半導
    体装置および実装部分を絶縁性樹脂で封止した半導体装
    置パッケージにおいて、 前記第１の半導体装置の外周に押し出された前記界面封
    止樹脂のはみ出し部の少なくとも一部を取り除き、前記
    界面封止樹脂に存在する気泡の一部を除去したことを特
    徴とする半導体装置パッケージ。
JP2001211798A 2001-07-12 2001-07-12 半導体装置パッケージ及びその製造方法 Pending JP2003031602A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001211798A JP2003031602A (ja) 2001-07-12 2001-07-12 半導体装置パッケージ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001211798A JP2003031602A (ja) 2001-07-12 2001-07-12 半導体装置パッケージ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2003031602A true JP2003031602A (ja) 2003-01-31

Family

ID=19047053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001211798A Pending JP2003031602A (ja) 2001-07-12 2001-07-12 半導体装置パッケージ及びその製造方法

Country Status (1)

Country Link
JP (1) JP2003031602A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100356537C (zh) * 2003-09-24 2007-12-19 精工爱普生株式会社 半导体装置的制造方法
JP2016119330A (ja) * 2014-12-18 2016-06-30 株式会社デンソー 樹脂成形体およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100356537C (zh) * 2003-09-24 2007-12-19 精工爱普生株式会社 半导体装置的制造方法
US7521293B2 (en) 2003-09-24 2009-04-21 Seiko Epson Corporation Method of manufacturing semiconductor device, semiconductor device, circuit board, and electronic instrument
JP2016119330A (ja) * 2014-12-18 2016-06-30 株式会社デンソー 樹脂成形体およびその製造方法

Similar Documents

Publication Publication Date Title
US6724080B1 (en) Heat sink with elevated heat spreader lid
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
US6507104B2 (en) Semiconductor package with embedded heat-dissipating device
US6546620B1 (en) Flip chip integrated circuit and passive chip component package fabrication method
KR100559664B1 (ko) 반도체패키지
JP2011061004A (ja) 半導体装置及びその製造方法
JPH11233687A (ja) サブチップ−スケール・パッケージ構造を有する半導体デバイスおよびその製造方法
JP2004031607A (ja) 半導体装置及びその製造方法
CN105762084B (zh) 倒装芯片的封装方法及封装装置
WO2007083351A1 (ja) 半導体装置およびその製造方法
US6849955B2 (en) High density integrated circuit packages and method for the same
JP2001308140A (ja) 半導体装置及びその製造方法
JPH0837190A (ja) 半導体装置
JP2002076589A (ja) 電子装置及びその製造方法
JP2008541431A (ja) マルチチップモジュールおよび製造方法
TW200836320A (en) Semiconductor device package with die receiving through-hole and connecting through hole and method of the same
US6207478B1 (en) Method for manufacturing semiconductor package of center pad type device
US6455941B1 (en) Chip scale package
JP3496569B2 (ja) 半導体装置及びその製造方法並びにその実装構造
JP3485509B2 (ja) フリップチップ型半導体装置及びその製造方法
JP2010135501A (ja) 半導体装置の製造方法
JPH0637233A (ja) 半導体集積回路装置およびその製造方法
JP2003031602A (ja) 半導体装置パッケージ及びその製造方法
JP2001144208A (ja) 半導体装置
JP2009038266A (ja) 半導体装置及びその製造方法