CN1366447A - 电路基片及其制造方法和显示装置 - Google Patents

电路基片及其制造方法和显示装置 Download PDF

Info

Publication number
CN1366447A
CN1366447A CN02101722A CN02101722A CN1366447A CN 1366447 A CN1366447 A CN 1366447A CN 02101722 A CN02101722 A CN 02101722A CN 02101722 A CN02101722 A CN 02101722A CN 1366447 A CN1366447 A CN 1366447A
Authority
CN
China
Prior art keywords
mentioned
parts
substrate
circuit substrate
record
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02101722A
Other languages
English (en)
Other versions
CN1235457C (zh
Inventor
小林幸久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1366447A publication Critical patent/CN1366447A/zh
Application granted granted Critical
Publication of CN1235457C publication Critical patent/CN1235457C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H05K2201/10136—Liquid Crystal display [LCD]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

提供一种不使第2部件的连接可靠性由于ACF的影响而下降的采用表面安装技术安装第1部件而形成的电路基片。系一种配有由焊接安装的第1部件30及通过ACF40安装的第2部件36的电路基片10。该电路基片10中具有包含第2部件36带状延伸并且不包含第1部件30的带状区域A3。该带状区域A3宽度大于安装第2部件36所用的热压接头的加压面。

Description

电路基片及其制造方法和显示装置
技术领域
本发明涉及电路基片及其制造方法和显示装置。
现有技术
一般情况下是在电路基片上通过焊接方法安装电子部件，或者通过ACF(Anisotropic Conductive Film：各向异性导电膜)安装电子部件。为在该电路基片上通过焊接有效地安装比如电阻、电容等部件(以下称第1部件)，从而制成电路基片，一般都采用一种将先印刷焊接膏，然后再设置第1部件的电路基片放入回流炉内进行焊接的安装技术，即表面安装技术(Surface Mount Technology)。在该表面安装技术中，在用于使焊剂溶融的回流炉内，电路基片整体温度要升到比如260℃的高温。
近年来随着IC(集成电路)芯片等日益高度集成化技术的发展，人们希望在将上述部件在基片上安装的场合下尽可能占用少量的安装面积。因此，作为一种与这种希望相适应的安装方法，大多采用倒装式组合焊接法。在该倒装式组合焊接法下的组合方式中，主要方式之一是采用ACF方式。这里的ACF一般通过在具有热塑性、热固性或紫外线固化性等特性的树脂内散布很多导电性粒子方式形成。
但是在采用ACF的安装方式中，配有凸块的IC芯片等与配有电极的基片之间夹以ACF膜而互为对置，而且由于边对IC芯片等加热边向基片加压，所以有必要将IC芯片等热压接到基片上。在该热压接过程中，大多采用配有细长型压头的热压接夹具，该压头的长度超过具有与IC芯片等的宽度相应的宽度的IC芯片等的长度。
以下将采用ACF安装的IC芯片等部件称为第2部件。
为避免在基片上进行安装的部件与该压头相碰而造成不适当的热压接，配有上述细长型压头的热压接夹具有必要在IC芯片等周围，特别是IC芯片等长度方向的周围不安装第1部件的状态下使用。
因此考虑采用以下技术：先采用ACF膜安装IC芯片等，然后利用表面安装技术进行第1部件安装。但是如上所述，由于在表面安装技术中，需要把电路基片整体放入高温回流炉内，所以如果如前述那样采用ACF膜安装后，在进行焊接回流处理时，由于在焊接回流处理中，ACF膜要暴露在高温下，所以发现其连接可靠性下降。
本发明考虑到了上述问题点，其目的在于在制造电路基片时，不使连接可靠性因ACF膜的影响而下降，可以利用表面安装技术安装第1部件。
发明内容
(1)为达到上述目的，本发明的电路基片的特征在于：包括基片；由焊接安装在上述基片上的第1部件；通过各向异性导电膜安装在上述基片上的第2部件，其中，具有包含上述第2部件并带状延伸，同时不包含上述第1部件的带状区域。
在具有上述结构的电路基片中，由于在包含第2部件并带状延伸的带状区域内不安装第1部件，所以在安装第1部件后采用热压接夹具安装第2部件时，就不必担心会因第1部件的妨碍而造成热压接不充分。为此，可以先实施所谓的焊接回流处理等焊接处理，然后再实施采用各向异性导电膜的安装。
因此如果能如上所述，先进行焊接处理，然后实施采用各向异性导电膜的安装，则由于根本不会发生焊接处理热量传导到各向异性导电膜上的问题，所以也就不必担心会发生关于各向异性导电膜的连接可靠性下降的问题。
由此，在采用由焊接处理法安装和由各向异性导电膜法安装这二者形成的电路基片中，确实可以防止与各向异性导电膜有关的连接可靠性的下降。
(2)接下来，在上述结构的电路基片中，上述第1部件可以为从动元件或机构部件，上述第2部件可以为半导体装置。这里的所谓从动元件系指比如电阻、电容等。所谓机构部件系指比如可变电阻等。此外，所谓半导体装置系指比如电源IC、液晶驱动用IC等IC芯片和LSI(大规模集成电路)芯片。
采用这种结构的电路基片，就不会使为了半导体装置的安装的各向异性导电膜的连接可靠性下降，可以对从动元件或机构部件进行焊接回流处理，即可以形成采用表面安装技术安装的电路基片。
(3)接下来在上述结构的电路基片中，所形成的上述带状区域可以大于安装上述第2部件时所采用的热压接夹具压头，即热压接压头的加压面。这样，即使在安装第1部件后需要采用热压接夹具安装第2部件的情况下，热压接压头的加压面，即接触面也不会影响第1部件，即由于在使用中不会发生碰撞现象，所以可以进行正确的热压接。
(4)接下来，在上述结构的电路基片中，可以在上述带状区域的外侧，比如侧沿部的外侧设置对准标记。这样，在安装IC芯片等第2部件时，可以避免对准标记被各向异性导电膜覆盖住。
(5)接下来，在上述结构的电路基片中，上述焊接过程可以包含回流处理。这里的回流处理系指在载有焊剂的基片上安装电子部件后，对上述焊剂加热，由焊剂将电子部件焊到基片上的处理。在该回流处理中，由于基片暴露于极高的温度之下，所以在该回流处理时，如果在基片上有各向异性导电膜存在，则该各向异性导电膜的连接可靠性下降的可能性会非常大。但是，如基于本发明的电路基片可以实施那样，如果在焊接，即在回流处理之后采用各向异性导电膜来进行安装，则完全不必担心各向异性导电膜会暴露于回流处理时的高温之下。
(6)接下来，在上述结构的电路基片中，可以设置多个上述第1部件，在该场合下，上述带状区域可以设置于这些多个第1部件的中间位置上。这样如果将带状区域设置于1第1部件与其它第1部件之间，则设置于该带状区域内的第2部件也设置于1第1部件与其它第1部件之间。一般情况下，虽然第2部件与多个第1部件之间大多由布线图形连接，但如果不是将第2部件设置在从多个第1部件离开的位置，而是设置于多个第1部件的中间位置，则第2部件与多个第1部件之间的布线图形便容易形成。
(7)这种将带状区域设置于多个第1部件之间的上述结构的电路基片对于上述第2部件为电源IC或电源LSI的情况特别有利。
其理由如下，即电源IC和电源LSI起着对多个第1部件供应电源的作用，在这种关系上，一般在电源IC等与多个第1部件之间形成多个布线图形。因此，如果所谓电源IC等的第2部件设置在多个第1部件的中间位置上，则布线图形的设计将非常容易。
(8)在上述结构的电路基片中，可以将上述带状区域设置成从上述基片的一端延伸到另一端。即带状区域设置时可从基片的一端边缘贯穿到另一端边缘，或可以从一端边缘附近延伸到另一端边缘附近。
(9)此外在上述结构的电路基片中，上述带状区域在设置时可以呈直线状延伸。一般情况下，由于用于将各向异性导电膜贴附到基片上的压头和用于将第2部件暂时压接的压头及用于将第2部件正式压接的热压接压头大多呈直线状形成，所以带状区域最好设置成如上所述的直线状。
(10)此外，在上述结构的电路基片中，可在上述带状区域形成布线图形。在本发明中，由于带状区域中不包含第1部件，所以在设计图形时，可以使用于连接多个第1部件之间和第1部件与第2部件之间的布线图形不在带状区域形成。但是，为在设计图形时有效利用基片面积，最好在带状区域的内部区域也形成布线图形。
(11)此外，在上述结构的电路基片中，最好在上述第2部件的相应位置的上述基片上形成与该第2部件大致相同面积的虚电极。这里的虚电极系指采用与基片上形成的电极相同的材料形成的不起电极作用的图形。这种虚电极如果设置到第2部件的背面，当从虚电极侧向已安装第2部件的部分看去时，即从电路基片的背面看去时，便可以通过目视观察虚电极的变形状态，对第2部件的安装状态作以确认。此外，如果将该虚电极与接地电压相接，则可以阻止噪声进入第2部件内。
(12)此外，本发明的显示装置的特征是具有在以上记载的各种结构的电路基片和与该电路基片连接的显示单元。
(13)在上述结构的显示装置中，上述显示单元是显示文字、数字、图形等的像的元件，比如可由液晶显示装置、有机EL装置、等离子体显示器等所谓的平面显示器或CRT(Cathode Ray Tube：阴极射线管)显示器等构成。根据此结构的显示装置，由于采用着用高可靠性安装了第2部件的电路基片，所以可以得到可靠性高的显示装置。
(14)在上述显示装置中，在上述显示单元通过液晶装置构成的情况下，如果在上述基片上设置多个上述第1部件时，则上述带状区域可以设置于这些多个第1部件之间，此外，上述第2部件可以为电源IC、电源LSI、液晶驱动用IC或液晶驱动用LSI。电源IC、电源LSI、液晶驱动用IC或液晶驱动用LSI大多通过多个布线在与多个第1部件之间连接。在这种情况下，电源IC等如果设置于多个第1部件之间的中间位置上，则很容易形成布线。
(15)接下来，本发明涉及的电路基片的制造方法的特征是：具有通过焊接将第1部件安装到基片的工序；在上述基片上的规定位置设置各向异性导电膜的工序；将第2部件设置到上述各向异性导电膜上的工序；夹着上述各向异性导电膜将上述第2部件热压接到上述基片的工序，其中在上述基片上的规定位置设置各向异性导电膜的工序在将上述第1部件通过焊接安装到基片上的工序之后实施。
在该结构的电路基片的制造方法中，在安装第1部件后安装第2部件，再进行电路基片的制造。因此，可以避免在焊接中比如表面安装技术中所产生的热量传递到各向异性导电膜上。其结果，不会使基于各向异性导电膜的连接可靠性下降，可以由表面安装技术等安装第1部件。
(16)在上述结构的电路基片制造方法中，通过焊接方法把上述第1部件安装到上述基片的上述工序中可以包含回流处理。
虽然回流处理使基片暴露在高温下，但依据本发明，在进行上述回流处理时，由于各向异性导电膜尚没有设置到基片上，所以可以避免不耐高温的各向异性导电膜在回流处理时暴露于高温下。
附图说明
图1为本发明涉及的电路基片的一实施方式的平面示意图。
图2为图1所示的电路基片所采用的基片的平面示意图。
图3为图2所示基片的剖面结构的剖面示意图。
图4为在图3所示基片上的凸起印刷焊剂后的状态的剖面示意图。
图5为在图4所示基片的凸起上安装第1部件后的状态的剖面示意图。
图6为在图5所示基片上由ACF安装第2部件后的状态的剖面示意图。
图7为本发明涉及的电路基片制造方法的一实施方式的工序示意图。
图8为作为图7所示制造方法中的一个工序的正式压接工序的平面示意图。
图9为依照图8的III-III线的剖面图。
图10为作为图7所示制造方法中的一个工序的回流处理中温度分布的曲线示意图。
图11为温度分布的其它示例的曲线示意图。
图12为作为图7所示制造方法中的一个工序的ACF粘贴工序的示意图。
图13为作为本发明涉及的显示装置的一实施方式的液晶装置分解状态的斜视示意图。
图14为作为本发明涉及的显示装置的其它实施方式的电致发光装置的平面示意图。
图15为依照图14的I-I线的电致发光装置的剖面结构的剖面示意图。
图16为依照图14的II-II线的电致发光装置的剖面结构的剖面示意图。
图17为作为图7所示制造方法中的一工序的暂时压接工序的侧面剖面示意图。
符号说明
2                                              凸起
3                                              导线
4a、4b、6                                      端子
7                                              底座
8a、8b                                         布线
9                                              电极
10                                             电路基片
11                                             基片
12                                             覆盖层
13                                             护层
16                                             通孔
17                                             虚电极
22                                             焊剂
23                                             对准标记
30                                             第1部件
32                                             粘合剂
33                                             加强片
36                                             第2部件
37                                             凸块
40                                             ACF
40A                                            ACF原材料
56                                             ACF用压头
71a、72a                                       热压接用压头
71b、72b                                       热压接用工作台
80                                             液晶装置(显示装置)
82                                             液晶显示屏(显示单元)
100                                            电致发光装置(显示装置)
101                                            EL显示屏(显示单元)
A1                                             第1区域
A2                                             第2区域
A3                                             带状区域
实施方式
以下结合图面对本发明所适用的实施方式作更为具体的说明。
(电路基片的实施方式)
图1所示为本发明中电路基片的一种实施方式下的平面结构。图中电路基片10包括：决定电路基片10的外形形状的基片11、在基片11上焊接的第1部件30、在基片11上通过ACF(AnisotropicConductive Film：各向异性导电膜)40安装的第2部件36。第1部件30采用比如芯片式电阻器、芯片式电容器等从动元件和可变电阻器等机构部件。第2部件36采用比如IC、LSI等半导体装置。第1部件30固定在第1区域A1的内部。第2部件36固定在第2区域A2内部。
图2所示为第1部件30与第2部件36安装之前的基片11的平面结构。如图2所示，在基片11表面上的第1区域A1内，按照规定图形设置有多个用于安装第1部件30的凸起2。在第2区域A2内，设有多个用于安装第2部件36的导线3。此外，在基片11的边端部设有面向图面表面侧形成的输出侧第1端子4a、面向图面背面侧形成的输出侧第2端子4b、面向图面表面侧形成的输入侧端子6等各种端子。
如图3所示，基片11配有底座7。在该底座7的表面侧(图3所示结构的上面一侧)按照从箭头B方向看去的规定图形设有布线8a，在该布线8a的适当部位设有电极9，根据这些电极9形成凸起2和导线3。
在除了设有凸起2的第1区域A1和设有导线3的第2区域A2之外的广大的范围内，通过粘合剂32形成有覆盖层12和护层13等各层。覆盖层12用于比如为基片11提供弹性，使该基片11处于弯曲的中性点处。此外，护层13用于比如保护布线8a等免受损伤。
在底座7的背面(图3所示结构的下面一侧)设有布线8b，在其布线8b上通过粘合剂32铺设一层覆盖层12，再在其上面通过粘合剂32铺设一层加强片33。表面上的布线8a与背面的布线8b通过通孔16导通。此外，在安装有IC芯片等第2部件36的第2区域A2的对应部位上的布线8b与粘合剂32之间设有虚电极17。
该虚电极17虽然采用与电极9相同的材料形成，但不能用作电极。从箭头B方向向虚电极17平面看去，该虚电极17的平面大小设置得与第2部件36相同或者更大一些。因此，在安装第2区域A2内的第2部件36时，其大小关系应使该第2部件36整体能被包容在虚电极17内。
在第2区域A2内安装第2部件36后，从基片11的背面按箭头C方向向该安装部分看去，可以根据虚电极17的变形状态目视确认第2部件36的安装状态。比如，在第2部件36配有数个环状列置凸块，而且这些凸块的形成面成为安装面的情况下，如果第2部件36安装正常，则虚电极17将变为沿环状凸块排列的方形形状。因此，在根据视觉确认虚电极17变为方形后，便可以判断出第2部件36安装正常。
此外，虚电极17即可以被置为不同于接地电位的其它电位，也可以与接地电位相接。如果把虚电极17与接地电位相接，当使安装在第2区域A2内的第2部件36运作时，可以防止噪声进入该第2部件36内，也可以防止从该第2部件36输出噪声。
在上述的积层结构中，底座7采用比如聚酰亚胺材料形成。布线8a与8b采用比如Cu(铜)形成。覆盖层12比如采用聚酰亚胺形成。电极9通过比如在布线8a上铺设一层Ni(镍)层，再在其上铺设一层Au(金)层这种积层结构形成。
在图2中，第1部件30通过焊接固定在第1区域A1内的凸起2上，通过把第2部件36安装到设有导线3的第2区域A2内，形成图1所示的电路基片10。此外在本实施方式下，在这些区域之外，还设有带状区域A3。
该带状区域A3除了包括第2区域A2之外，还形成一个图2所示的纵向带状延伸区域。此外，该带状区域A3还构成不安装第1部件30的区域。另外，在带状区域A3中，设有布线8a及布线8b，从而可以有效利用基片11的表面积。
此外图1及图2所示虽然为第2区域A2一例，但第2区域A2也可以在带状区域A3内的任何位置上形成，可以在带状区域A3内形成多个。此外，也可以形成多个带状区域A3。
此外在图1中，虽然带状区域A3在互相邻接的一对第1区域A1、A1之间，即在一个第1部件30与另一个第1部件30之间形成，但带状区域A3没有必要一定要这样设置，也可以设置到电路基片10的端缘部上。
在图1中，芯片电阻器、芯片电容器、可变电阻器等上述第1部件30在第1区域A1内通过焊接固定安装。此外，IC、LSI等上述第2部件36在第2区域A2内通过ACF40安装。
有关制造电路基片10的制造方法在后文中介绍，图8所示为该制造方法中所采用的，特别是在安装第2部件36时采用的热压接夹具压头72a的端面即加压面在定位区域(斜线区域)与电路基片10之间的位置关系平面图。
从图8中可以看出，没有安装第1部件30的带状区域A3的宽度W大于安装第2部件36时采用的热压接夹具压头72a的端面宽度，此外，压头72a的端面与电路基片10构成其长度L等于对置区域长度的区域。
因此，即使在安装第1部件30后采用用于安装第2部件36的热压接夹具的场合下，热压接夹具压头72a也不会妨碍第1部件30，即在使用中不会发生碰撞，从而可以顺利地进行热压接。因此，可以利用压头72a可靠地安装第2部件36。此外在压头72a的端面长度L1短于电路基片10的长度的情况下，带状区域A3所形成的区域长度最好大于压头72a的端面与电路基片10的对置区域长度。
图1中，在电路基片10的带状区域A3的边缘部外侧设有对准标记23。该对准标记23用于在安装第2部件36，比如LSI芯片及IC芯片等时，确定相对于LSI芯片上对准标记的规定位置关系，即决定LSI芯片等的位置。
由于对准标记23设置在带状区域A3边缘部的外侧，所以可以避免在安装LSI芯片等第2部件36时，设置在第2区域A2内的ACF40膜将对准标记23覆盖住。此外，由于对准标记23在压头56(参见图8)的对置区域外侧形成，所以不会疏漏对由于与压头56的接触而造成的污染等的发觉。
尽管只需二个对准标记23便完全可以确定在平面上的位置，但再多一些也无妨。在这种情况下，可以选择与制造设备相应的容易识别的对准标记。此外，对准标记的设置位置最好在对位位置附近。这是因为如果对准标记远离对位位置，则会造成基片11变形，从而增大误差。
如上所述，对于本实施方式下的电路基片10，由于在包括第2区域A2在内的呈带状延伸的带状区域A3中不安装第1部件30，所以在通过焊接将第1部件30安装固定后，可以采用热压接头72a(参见图8)通过ACF40安装第2部件36。因此，可以避免比如在采用表面安装技术时热量传递到ACF40上的问题，其结果是，该电路基片10不会因ACF40的影响而造成连接可靠性下降，可以采用表面安装技术安装第1部件30。
(电路基片制造方法的实施方式)
图7所示为本发明涉及的电路基片制造方法的一种实施方式。在该制造方法中，首先实施回流焊接固定工序Pa，然后再实施热压接工序Pb。
在回流焊接固定工序Pa中，首先将配有规定下凹图形的金属障板(图中未示出)置于图2中的基片11的表面上，将浆糊状焊接料置于该金属障板上，用刮板将其刮薄，将具有与金属障板上的障板图形对应的所需图形的印刷焊剂到基片11的表面上(工序P1)。这样，如图4所示，焊剂22被置于基片11的第1区域A1内的凸起2上。
此外在本实施方式下的浆糊状焊接料中不含Pb(铅)，采用的是所谓无铅焊剂。普通含铅焊料虽一般以Sn(锡)为主要成份，但含铅量为40％左右。与此相反，无铅焊剂中以锡为主要成份，含铅量为10％以下，之所以采用含铅量较低的焊剂的原因虽然主要是为了环保，但也因为这种焊剂的融点高于普通焊剂。
接下来在工序P2中，实施芯片电阻器、芯片电容器、可变电阻器等第1部件30的安装处理，如图5所示，在第1区域A1的凸起2上设置第1部件30。接下来，在回流处理P3中，将载有第1部件30的基片11送入回流炉(图中未示出)内，在该回流炉内，向基片11载有第1部件30的一面吹送热风。这样，焊剂22将熔化，多个第1部件30将与多个凸起2一道被焊接住。
在本实施方式下采用的回流炉中的基片11的加热过程遵从于比如图10所示的加热温度分布。在图10中，水平轴代表在回流炉内移动的基片11的某个点的时间变化，纵轴代表该点的温度变化状态。
如图10所示，送入回流炉内并在该炉内移动的基片11在时间t1之后温度升到150-180℃，然后在150-180℃的一定温度下进行预热，时间为60-100秒，然后在时间t3下在235-240℃的最高温度下加热。通过该加热，图5所示的焊剂22将熔融，第1部件30将被固定在凸起2上。在时间t3下的最高温度附近，基片11在220℃以上温度中保温20-25秒。基片11出炉前在回流炉内的总时间大约为6分种。
此外在采用普通含铅焊料作为焊接料的场合下，采用比如图11所示的回流炉内温度分布。图11中的温度分布与图10所示的无铅焊接相比，其温度分布的总体温度要低一些。具体来说，在时间t1后，温度升至130-170℃，然后在130-170℃温度下进行预热，时间为60-100秒。然后在时间t3下在230℃最高温度下加热。在时间t3的最高温度附近，基片11在200℃以上的温度中保温40秒以下。
上述回流焊接工序Pa完成后，第1部件30的焊接过程便结束，接下来转向热压接工序Pb。在该热压接工序Pb中，首先在工序P4中，实施如图12所示的ACF膜贴附工序。在图12中，在卷绕轴50a上卷绕的长条状ACF膜材40A可通过张紧滚柱51被卷绕到卷绕轴50b上。
在卷绕轴50a上卷绕的ACF原材料40A如图12(a)所示，通过在脱膜纸42上层积为长条状ACF40，然后在ACF40上再层积为覆盖膜43而成。脱膜纸42比如采用白色PET材料(聚对苯二甲酸乙二醇酯)，厚度为53微米左右。覆盖膜43比如采用透明的PET材料，厚度为25微米左右。
ACF40通过在比如由环氧树脂类热固性树脂形成的粘合剂树脂44中加入一定量的导电性粒子46并使之呈分散状态而形成。此外ACF44的厚度设定为35微米。
从卷绕轴50a上拉出来的ACF原材料40A在经过剥离滚柱52时，覆盖膜43被剥离下来，然后被送往裁切装置53。裁切装置53如图12(b)所示，按照使ACF40具有规定长度L2的方式在长条形ACF40上切出长口K。此时在脱膜纸42上不切口。
接下来将带有已切出长口K的ACF40的ACF原材料40A置于设有基片11的贴附台H上。在该贴附台H上设有配有压头56的加压装置54。压头56通过加热器进行高温加热。
将ACF原材料40A中所带有的一个ACF40设置到相对基片11规定的位置上，使压头56向图12下方移动，将ACF原材料40A从脱膜纸42的侧面压贴到基片11上，这样，ACF40在70℃左右的温度下经过1秒左右可压贴到基片11上。然后使压头56与基片11脱离，返回到退避位置上。脱膜纸42与基片11脱离，只有ACF40留在基片11上。这样，如图1所示，ACF40便以覆盖第2区域A2这一规定位置的状态被贴合上去。
接下来实施图7工序P5中的IC芯片等第2部件36的对中及暂时压接处理。具体来说，在图2中，按照与第2区域A2内的各导线3对应的方式，通过ACF40将第2部件36置于第2区域A2上，然后对第2部件36上环状设置的端子，即凸块37进行暂时压接。此时，为使第2部件36与基片11的相对位置正确，采用图1中的对准标记23。
在第2部件36的暂时压接中，具体来说，将图17所示的基片11置于工作台71b上，然后实施图8及图17所示的对加热后的第2部件36的传送和利用热压头71a对第2部件36的压接。这样，第2部件36在70℃左右的温度下经过1秒左右通过ACF40压接到基片11上。通过该加热及加压过程，第2部件36被暂时固定到基片11上。
接下来转入工序P6，实施第2部件36的正式压接。具体来说，如图9所示，将基片11置于工作台72b上，接下来如图8及图9所示，通过加热后的热压头72a对第2部件36进行压接。这样，第2部件36在190℃左右温度下通过大约10秒时间可通过ACF40压接到基片11上。
通过该加热和加压，第2部件36被正式压接到基片11上，即在最终的固定温度下被固定住。其结果是，如图6所示，第2部件36被安装到第2区域A2内。更具体些说，第三部件36通过ACF40内含有的树脂44被固定到基片11上，然后第2部件36的凸块37与基片11上的导线3通过ACF40内的导电粒子46建立导电关系。
在正式压接中，在与暂时压接相比更高的温度更长的时间下，将第2部件36压接到基片11上。之所以在实施正式压接之前要进行暂时压接，是因为在正式压接中难以进行第2部件36与基片11之间的位置对位，即对中。
在上述制造过程中，如图8所示，热压头56、72a所形成的区域远远大于第2部件36和ACF40的长度。但是由于热压头56、72a处于没有安装第1部件30的带状区域A3的宽度W的中间位置上，所以不能与第1部件30接触。
此外在图9中，位于压头72a对面的用于夹持基片11的工作台72b的形状未必一定要与压头72a的形状相同。但至少工作台72b的端面，即基片承载面的面积要等于或大于第2部件36在基片11上的被压接面的面积。而且第2部件36与工作台72b之间的位置关系有必要使第2部件36在基片11上的整个被压接面与工作台72b的端面平面重合。
如上所述，在本实施方式下的制造方法中，首先对从动部件和机构部件系统第1部件30进行回流处理，即采用表面安装技术通过焊接安装到基片11上。然后将ACF40设置到基片11上的规定位置上，再在其上设置IC芯片等第2部件36，然后再对该第2部件36实施热压接。其结果是，可以避免基于比如表面安装技术的焊接工序中所产生的热量传递到ACF40上，因此不会发生由ACF40引起的第2部件36连接可靠性的下降，可以通过表面安装技术等安装第1部件30。
(显示装置的实施方式)
图13所示为本发明所涉及的显示装置的一种实施方式。该实施方式是一种通过单纯矩阵方式下的COG(玻璃基层芯片)方式液晶装置使本发明处于适用状态的实施方式。在该实施方式下，在图1中的电路基片10的形成中可以包括用于驱动结构作为显示装置的液晶装置的液晶显示屏的驱动电路。
图13中，作为显示装置的液晶装置80通过将液晶显示屏82与电路基片10相接而形成。此外在必要时可以在液晶显示屏82上附设背景照明之类的照明装置(图中未示出)及其它附属结构(图中未示出)。
液晶显示屏82配有由环状密封材料87在周边互相接合的一对基片83a与83b，在该基片83a与83b之间形成的间隙即密封间隙内封入比如STN(超绕曲向列)型液晶。基片83a与83b一般由透光性材料，比如玻璃、合成树脂形成。
在基片83a与83b的外表面上通过贴接等方法装有偏振板86。此外在该基片83a与83b中的至少一个与偏振板86之间插有一个相位差片(图中未示出)。在其中的基片83a的内表面上形成一个条形电极89a。此外在另一个基片83b的内表面上形成一个与对置电极89a呈正交关系的条形电极89b。该电极83a与83b采用比如ITO(IndiumTin Oxide：氧化铟锡)等透光性导电材料形成。
此外电极83a与83b不限于条形形状，也可以采用文字、数字及其它适宜的图形形成。在图13中，为便于理解其结构，电极89a及89b的根数少于实际根数，互相间的间隔也拉大了，实际中的电极间隔要小，而且根数要多一些。
另一方面，基片83a配有向对方基片83b外侧伸出的外伸部84a，对方基片83b配有向基片83a外侧伸出的外伸部84b。在这些外伸部中，通过ACF92安装有液晶驱动用IC91a及91b。因此，在另一方外伸部84a中，与液晶驱动用IC91a的输入用凸块连接的外部连接端子85a与89a同时采用比如ITO形成。此外，在对方外伸部84b中，与液晶驱动用IC91b的输入用凸块连接的外部连接端子85b与电极89b同时采用比如ITO形成。
电路基片10与液晶显示屏82的连接通过比如液晶显示屏82上基片83a的外伸部84a上形成的外部连接端子85a与电路基片10边缘部上形成的输出侧第1端子4a之间通过ACF的导电性连接实现，也可以通过基片83b外伸部84b上形成的外部连接端子85b与电路基片10的窄边部分的边缘部上形成的输出侧第2端子4b之间通过ACF的导电性连接实现。
ACF与用于在图1所示的电极基片10上将第2部件36与基片11连接的情形相同，它由粘接树脂及混入其中的导电性粒子形成，通过热压接，利用该粘接树脂使图13中的电路基片10与基片83a及83b固接，并通过导电性粒子使电路基片10和各端子4a、4b与液晶显示屏82的连接端子85a、85b进行导电性连接。
此外在图13所示的实施方式下，由于采用在液晶显示屏82的基片83a及83b上直接安装液晶驱动用IC91a及91b式结构，即COG(玻璃基层芯片)方式结构，所以没有必要在电路基片10上设置液晶驱动用IC。因此，可以考虑采用液晶驱动用IC以外的其它半导体装置，比如，电源IC和电源LSI等作为在该情况下安装在电路基片10上的第2部件36。
(显示装置的其它实施方式)
图14所示为本发明涉及的显示装置的其它实施方式。该实施方式为电致发光显示装置中适用本发明场合下的实施方式，这里的电致发光装置100通过在EL显示屏101上连接电路基片110构成。
如图15的I-I剖面图所示，EL显示屏101的基体材料103上设置数根阳极，即阳极109b，其间隔互相平行，在这些阳极109b之间形成绝缘膜111，在其上面形成有机电致发光层102，然后在它上面形成阴极，即阴极109a。
如图14所示，数根阳极109b之间的间隔互相平行，整体形成一个条型形状。此外，数根阴极109a之间的间隔也同样互相平行，而且与阳极109b大致正交，整体形成一个条型形状。此外，有机电致发光层102在几乎与阴极109a相同的位置上形成，这一点从作为图14中II-II剖面图的图16中也能看出。
有机电致发光层102如众所周知，是一种在将其夹在中间的电极上施加规定电压后会对固有颜色感光的物质，在本实施方式下，将比如对红色感光、对绿色感光、对蓝色感光的这三种物质互相邻接地设置在一个单元内，再将该单元设置到与阳极109b的延伸方向，即阳极109b的长度方向互相平行的位置上。
将红、绿、蓝三色各有机电致发光层102夹持在其中的阳极109b与阴极109a互相交叉而形成的每个区域分别形成一个显示点，三个显示点形成一个像素。因此，通过将这些像素在平面上进行矩阵排列，可形成用于显示文字、数字、图形等图像的显示区。
在图14中，驱动用IC119a通过ACF120安装在基体材料103下侧边缘部上，驱动用LSI119b通过ACF120安装在左侧的边缘部上。驱动用IC119a的输入用凸块与在基体材料103的边缘部上形成的外部连接端子121a相接，驱动用LSI119a的输出用凸块通过在基体材料103上形成的布线122a与阴极109a相接。另一方面，驱动用LSI119b的输入用凸块与基体材料103上形成的外部连接端子121b相接，驱动用LSI119b的输出用凸块通过基体材料103上形成的布线122b与阳极109b相接。
电路基片110与图1所示的电路基片10同样也配有输出侧第1端子4a及输出侧第2端子4b。但是对于图1中的电路基片10，第1端子24a在电路基片10的外表面形成，第2端子4b在电路基片10的背面形成，而对于图14中的电路基片110，第1端子4a及第2端子4b双方都在电路基片110的背面形成。
电路基片110在第1区域A1中配有第1部件30，在第2区域A2中配有第2部件36，还配有包括第2区域A2的带状区域A3，这与图1所示的电路基片10相同。第2部件36由比如电源IC和电源LSI构成。
由于本实施方式所涉及的电致发光装置100具有上述结构，所以通过对各显示光点的施加于有机电致发光层102上的电压的控制，可以使所需座标位置发出所需颜色的光。通过这种发光，可以根据加色法混色原理使文字、数字、图形等图像在所需区域内以所需颜色显示出来。
(方式改变实例)
在以上陈述的实施方法中，虽然只介绍了一例电路基片形状及电路基片上的部件设置，但电路基片的形状等在专利范围内陈述的发明范围内可以做各种改变。
此外，在以上陈述的实施方式中，虽然利用液晶显示屏及EL显示屏等显示单元作为显示装置的示例，但显示装置并不局限于液晶显示屏和EL显示屏，也可以采用CRT显示器、等离子体显示器、FED(场致发射显示器)等。
此外本发明不局限于上述各实施方式，在本发明要点范围内，或者在与专利申请范围均等的范围内，都可以进行各种其它方式的实施。

Claims (16)

1.一种电路基片，其特征在于：具有
基片；
由焊接安装在上述基片上的第1部件；
通过各向异性导电膜安装在上述基片上的第2部件；
包含上述第2部件并带状延伸，同时不包含上述第1部件的带状区域。
2.权利要求1记载的电路基片，其特征在于：
上述第1部件为从动元件或机构部件，上述第2部件为半导体装置。
3.权利要求1或权利要求2记载的电路基片，其特征在于：
上述带状区域大于安装上述第2部件时采用的热压接压力头的加压面。
4.权利要求1至权利要求3的至少之一记载的电路基片，其特征在于：
上述带状区域的外侧设有对准标记。
5.权利要求1至权利要求4的至少之一记载的电路基片，其特征在于：
上述焊接包含回流处理。
6.权利要求1至权利要求5的至少之一记载的电路基片，其特征在于：
设有多个上述第1部件，上述带状区域设置于那些多个第1部件之间。
7.权利要求6记载的电路基片，其特征在于：
上述第2部件为电源IC或电源LSI。
8.权利要求1至权利要求7的至少之一记载的电路基片，其特征在于：
上述带状区域从上述基片一端延伸到另一端。
9.权利要求1至权利要求8的至少之一记载的电路基片，其特征在于：
上述带状区域呈直线状延伸。
10.权利要求1至权利要求9的至少之一记载的电路基片，其特征在于：
在上述带状区域中形成布线图形。
11.权利要求1至权利要求10的至少之一记载的电路基片，其特征在于：
在相当于上述第2部件的位置的上述基片上形成虚电极。
12.一种显示装置，其特征在于：具有
权利要求1至权利要求11的至少任意一项记载的结构的电路基片；
连接该电路基片的显示单元。
13.权利要求12记载的显示装置，其特征在于：
上述显示单元由配有基片的液晶装置构成，而且上述电路基片与上述基片连接。
14.权利要求12或权利要求13记载的显示装置，其特征在于：
设有多个上述第1部件，上述带状区域设置于那些多个第1部件之间，而且上述第2部件是电源IC、电源LSI、液晶驱动用IC或液晶驱动用LSI。
15.一种电路基片的制造方法，其特征在于：
具有
由焊接将第1部件安装到基片的工序；
在上述基片上的规定位置设置各向异性导电膜的工序；
将第2部件设置到上述各向异性导电膜上的工序；
夹着上述各向异性导电膜将上述第2部件热压接到上述基片的工序，
在上述基片上的规定位置设置各向异性导电膜的工序，是在由焊接将上述第1部件安装到基片的工序之后实施。
16.权利要求15记载的电路基片的制造方法，其特征在于：
由焊接将上述第1部件安装到上述基片的上述工序包含回流处理。
CNB021017220A 2001-01-15 2002-01-14 电路基片及其制造方法和显示装置 Expired - Fee Related CN1235457C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001006635 2001-01-15
JP6635/01 2001-01-15
JP381584/01 2001-12-14
JP2001381584A JP3767474B2 (ja) 2001-01-15 2001-12-14 表示装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN1366447A true CN1366447A (zh) 2002-08-28
CN1235457C CN1235457C (zh) 2006-01-04

Family

ID=26607713

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021017220A Expired - Fee Related CN1235457C (zh) 2001-01-15 2002-01-14 电路基片及其制造方法和显示装置

Country Status (5)

Country Link
US (1) US20020131253A1 (zh)
JP (1) JP3767474B2 (zh)
KR (1) KR100479299B1 (zh)
CN (1) CN1235457C (zh)
TW (1) TW540256B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6897491B2 (en) * 2002-01-22 2005-05-24 Koninklijke Philips Electronics N.V. Display with dummy edge electrode
JP5096835B2 (ja) * 2007-08-21 2012-12-12 株式会社日立ハイテクノロジーズ Ａｃｆ貼付け装置及びフラットパネルディスプレイの製造装置
JP5288898B2 (ja) * 2008-06-20 2013-09-11 パナソニック株式会社 接着シートの貼付装置および貼付方法、ならびに電子部品の実装装置および実装方法
JP5190024B2 (ja) * 2009-05-27 2013-04-24 株式会社日立ハイテクノロジーズ Ａｃｆ貼付装置およびフラットパネルディスプレイの製造装置
USD745476S1 (en) * 2012-10-19 2015-12-15 Solumatics CVBA Print board
CN204859733U (zh) * 2013-04-19 2015-12-09 株式会社村田制作所 柔性基板
USD769833S1 (en) * 2014-08-29 2016-10-25 Apple Inc. Component for electronic device
USD753073S1 (en) * 2014-12-30 2016-04-05 Altia Systems, Inc. Printed circuit board
JP6460280B2 (ja) 2016-03-25 2019-01-30 株式会社村田製作所 部品実装基板
USD804437S1 (en) * 2016-09-30 2017-12-05 Norton (Waterford) Limited Circuit board
CN207321622U (zh) * 2017-06-06 2018-05-04 惠科股份有限公司 一种应用于显示面板的软性电路板和显示装置
USD852763S1 (en) * 2017-08-31 2019-07-02 ebm-papst Lanshut GmbH Circuit board
CN107864570A (zh) * 2017-10-31 2018-03-30 惠州市华星光电技术有限公司 一种电路板及其制造方法、电子设备
USD864133S1 (en) * 2018-10-17 2019-10-22 KG Squared LLC Circuit board
USD915310S1 (en) * 2019-02-12 2021-04-06 Analog Devices, Inc. Circuit board
JP1730244S (ja) * 2021-12-21 2022-11-21 フレキシブルプリント基板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0837077A (ja) * 1994-07-25 1996-02-06 Casio Comput Co Ltd 異方導電性接着剤の転写方法およびその装置
JP3648741B2 (ja) * 1994-09-16 2005-05-18 セイコーエプソン株式会社 液晶表示装置，その実装構造，及び電子機器
US5818699A (en) * 1995-07-05 1998-10-06 Kabushiki Kaisha Toshiba Multi-chip module and production method thereof
JPH09297318A (ja) * 1996-03-06 1997-11-18 Seiko Epson Corp 液晶装置、液晶装置の製造方法および電子機器
JP3082697B2 (ja) * 1997-02-27 2000-08-28 日本電気株式会社 異方性導電フィルム貼付方法及び装置
JP3482826B2 (ja) * 1997-08-01 2004-01-06 セイコーエプソン株式会社 Ｉｃ実装方法、液晶表示装置および電子機器並びに液晶表示装置の製造装置
JPH11163501A (ja) * 1997-12-02 1999-06-18 Rohm Co Ltd 電子部品の実装方法、およびその方法によって製造された電子回路装置
JP3610787B2 (ja) * 1998-03-24 2005-01-19 セイコーエプソン株式会社 半導体チップの実装構造体、液晶装置及び電子機器
JP3624729B2 (ja) * 1998-04-06 2005-03-02 セイコーエプソン株式会社 Ｉｃチップ、ｉｃ構造体、液晶装置及び電子機器
JPH11338367A (ja) * 1998-05-29 1999-12-10 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2000101220A (ja) * 1998-09-22 2000-04-07 Hitachi Ltd 電子部品の実装方法およびそのシステム
JP3660175B2 (ja) * 1998-11-25 2005-06-15 セイコーエプソン株式会社 実装構造体及び液晶装置の製造方法
JP2000294894A (ja) * 1998-12-21 2000-10-20 Seiko Epson Corp 回路基板およびその製造方法ならびに回路基板を用いた表示装置および電子機器
JP3543676B2 (ja) * 1999-06-02 2004-07-14 セイコーエプソン株式会社 マルチチップの実装構造及びその実装構造の製造方法、ならびに電気光学装置及び電子機器
JP2002076589A (ja) * 2000-08-31 2002-03-15 Hitachi Ltd 電子装置及びその製造方法

Also Published As

Publication number Publication date
JP3767474B2 (ja) 2006-04-19
KR20020061520A (ko) 2002-07-24
KR100479299B1 (ko) 2005-03-28
US20020131253A1 (en) 2002-09-19
CN1235457C (zh) 2006-01-04
JP2002280702A (ja) 2002-09-27
TW540256B (en) 2003-07-01

Similar Documents

Publication Publication Date Title
CN1235457C (zh) 电路基片及其制造方法和显示装置
CN1080984C (zh) 屏板组合结构
US11112658B2 (en) Method of installing electronic component, display device and display system
CN1199534C (zh) 电路基板及使用它的显示装置、以及电子设备
US10901277B2 (en) Display device, display system, and method of installing electronic component
CN1242373C (zh) 矩阵型显示装置
TWI443804B (zh) 光源裝置及具有光源裝置的液晶顯示器
CN1306333C (zh) 显示基板及具有该基板的液晶显示器
CN1271712C (zh) 具有从密封树脂暴露出来的散热器的半导体器件
CN1174279C (zh) 布线基板、显示装置、半导体芯片及电子机器
CN1893129A (zh) 发光二极管封装及其制造方法、背光单元和液晶显示器件
JP4642495B2 (ja) 液晶表示装置の製造システム及びこれを利用した製造方法
CN1318182A (zh) 电光装置及其制造方法和电子设备
CN1108859A (zh) 具有极小间距电极端子的面板安装结构和安装方法
TW200419273A (en) Circuit substrate, installing structure of semiconductor component with bump, electro-optic device and electronic machinery
CN101256310B (zh) 具有发光二极管的背光单元及其制造方法
CN1495686A (zh) 显示装置
CN100351688C (zh) 液晶显示装置
CN100573240C (zh) 热传导片、其制造方法及使用其的液晶显示器的制造方法
CN1681377A (zh) 电子部件装配体的制造方法、电子部件装配体及电光装置
CN1226668C (zh) 布线基板及其制造方法以及其应用
CN101188904A (zh) 电路板总成
CN1099825C (zh) 电子元件与电子设备
CN1578587A (zh) 混合集成电路
JP4093266B2 (ja) 表示装置の製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060104

Termination date: 20190114