KR100420880B1 - 멀티칩의 실장 구조, 전기 광학 장치 및 전자 기기 - Google Patents

멀티칩의 실장 구조, 전기 광학 장치 및 전자 기기 Download PDF

Info

Publication number
KR100420880B1
KR100420880B1 KR10-2000-0029239A KR20000029239A KR100420880B1 KR 100420880 B1 KR100420880 B1 KR 100420880B1 KR 20000029239 A KR20000029239 A KR 20000029239A KR 100420880 B1 KR100420880 B1 KR 100420880B1
Authority
KR
South Korea
Prior art keywords
substrate
chips
electro
terminal
liquid crystal
Prior art date
Application number
KR10-2000-0029239A
Other languages
English (en)
Other versions
KR20010066809A (ko
Inventor
우치야마켄지
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20010066809A publication Critical patent/KR20010066809A/ko
Application granted granted Critical
Publication of KR100420880B1 publication Critical patent/KR100420880B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13456—Cell terminals located on one side of the display only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 복수의 IC 칩을 효율적으로, 생산성 좋고, 더욱이 적은 제조 장치에 의해서 기판 상에 실장할 수 있도록 한다.
기판측 단자(16a, 16b)를 구비한 기판(11)상에, 각각 범프(14a, 14b)를 구비한 복수의 IC 칩(12a, 12b)을, 기판측 단자(16a, 16b)와 범프(14a, 14b)가 도전 접속하도록 실장하여 이루어지는 멀티칩의 실장 구조이다. 복수의 IC 칩(12a, 12b)에 설치되는 범프(14a, 14b)는, 각각, 서로 대향하는 한 쌍의 단자열을 형성한다. 복수의 IC 칩(12a, 12b)은, 각각에 형성된 한 쌍의 단자열 사이의 중앙선(L1, L2)이 서로 거의 일치하도록 기판(11)상에 실장되기 때문에, 압착 헤드의 위치를 변경할 필요가 없고, ACF(19)도 1매로 공용할 수 있다.

Description

멀티칩의 실장 구조, 전기 광학 장치 및 전자 기기{Multichip Mounted structure, Electro-optical apparatus, and Electronic apparatus}
본 발명은 기판 상에 복수의 IC 칩을 실장하여 이루어지는 멀티칩의 실장 구조에 관한 것이다. 또한, 본 발명은 한 쌍의 기판 사이에 밀봉한 액정 등의 전기 광학 물질을 제어하는 것에 의해서 문자, 숫자, 그림 등과 같은 상을 표시하는 전기 광학 장치에 관한 것이다. 또한, 본 발명은 그 전기 광학 장치를 사용하여 구성되는 전자 기기에 관한 것이다.
현재, 휴대 전화기, 휴대 정보 단말기 등과 같은 전자 기기에 있어서는, 그 표시수단으로서의 전기 광학 장치로서, 전기 광학 물질에 액정을 사용한 액정 장치가 널리 사용되고 있다. 대부분의 경우는 문자, 숫자, 그림 등과 같은 상을 표시하기 위해서 그 액정 장치가 사용되고 있다.
이러한 액정 장치는 일반적으로, 한쪽의 기판에 형성한 주사전극과 다른 쪽의 기판에 형성한 데이터 전극을 도트 매트릭스형의 복수의 점에서 교차시키는 것에 의해서 화소를 형성하고, 그들의 화소에 인가하는 전압을 선택적으로 변화시키는 것에 의해서 해당 화소에 속하는 액정을 통과하는 빛을 변조하며, 따라서, 문자 등과 같은 상을 표시한다. 또한, 도트 매트릭스형의 점화소에 더하여 또는 그것 대신에, 적합한 숫자, 그림 등의 패턴형 전극이 각 기판에 형성되는 경우도 있다.
상기 액정 장치에 있어서는, 일반적으로, 액정 구동용 IC에 의해서 주사전극에 주사전압을 인가하고, 더욱이 데이터 전극에 데이터 전압을 인가하는 것에 의해, 선택된 각 화소부분을 통과하는 빛을 변조하며, 따라서 어느 한쪽의 기판의 외측에 문자, 숫자 등과 같은 상을 표시한다.
액정 구동용 IC 즉 IC 칩을 액정 장치에 접속하는 방법에는, 종래부터 여러 가지 방법이 알려져 있다. 예를 들면, 가요성을 가진 비교적 얇은 가요성 프린트 기판(FPC: Flexible Printed Circuit)에 IC 칩을 실장하고, 그 IC 칩이 실장된 기판을 액정 장치의 구성 요소인 기판에 접속한다는, 소위 COF[Chip On FPC(Flexible Printed Circuit)] 방식이 알려져 있다. 또한, 액정 장치를 구성하는 기판에 IC 칩을 직접 실장하는 구조인, 소위 COG(Chip On Glass) 방식도 알려져 있다.
그런데, 액정 장치 그 외의 IC 이용기기에 있어서는, 필요에 따라서, 복수의 IC 칩을 사용하는 경우가 있고, 그 경우에는 멀티칩의 실장 구조, 즉 기판 상에 복수의 IC 칩이 실장되는 구조가 채용된다. 그리고, 종래의 멀티칩의 실장 구조에서는, 복수의 IC 칩이 위치적으로 어떠한 상대적인 관련도 없이 기판 상에 실장되어 있었다.
IC 칩을 기판 상에 실장할 때는 각종의 치구(治具)가 사용된다. 예를 들면, ACF(Anisotropic Conductive Film: 이방성 도전막) 등과 같은 접착제를 사용하여 IC 칩을 기판 상에 실장하는 경우에는, ACF 등을 통하여 IC 칩을 기판으로 열압착, 즉 가열 및 가압하기 위한 압착 헤드가 치구로서 사용된다.
멀티칩의 실장 구조를 제조할 때 상기와 같은 압착 헤드를 사용하는 경우, 종래의 멀티칩의 실장 구조와 같이, 복수의 IC 칩이 위치적으로 어떠한 상대적인 관련도 없이 기판 상에 실장될 때에는, 압착 헤드를 각 IC 칩에 위치적으로 맞도록 복잡하게 이동시키지 않으면 안되고, 따라서, 압착 헤드를 포함한 제조장치의 구조가 대단히 복잡하게 된다는 문제가 있었다.
또한, ACF 등과 같은 접착제를 사용하여 IC 칩을 실장할 때, 종래의 멀티칩의 실장 구조와 같이, 복수의 IC 칩이 위치적으로 어떠한 상대적인 관련도 없이 기판 상에 실장될 때에는, 개개의 IC 칩에 대응시켜 ACF 등을 개별로 기판 상에 설치하지 않으면 안 되고, 그 때문에 작업성이 대단히 나쁘다는 문제도 있었다.
본 발명은 상기의 문제를 감안하여 이루어진 것으로, 복수의 IC 칩을 효율적으로, 생산성 좋고, 더욱이 작은 제조장치에 의해서 기판 상에 실장할 수 있도록 하는 것을 목적으로 한다.
도 1은 본 발명에 따른 멀티칩의 실장 구조의 일 실시예 및 본 발명에 따른 액정 장치의 일 실시예를 일부 분해하여 도시하는 사시도.
도 2는 도 1의 주요부인 멀티칩의 실장 구조의 평면도.
도 3은 IC 칩의 일 예를 도시하는 평면도.
도 4는 IC 칩의 다른 일 예를 도시하는 평면도.
도 5는 압착 처리 작업을 모식적으로 도시하는 도면.
도 6은 본 발명에 따른 멀티칩의 실장 구조의 다른 실시예 및 본 발명에 따른 액정 장치의 다른 실시예를 일부 분해하여 도시하는 사시도.
도 7은 도 6의 액정 장치를 일부 절단하여 도시하는 평면도.
도 8은 본 발명에 따른 전자 기기의 일 실시예를 도시하는 사시도.
도 9는 멀티칩의 실장 구조의 다른 실시예의 평면도.
도 10은 도 9의 실장 구조에 대한 압착 처리 작업을 모식적으로 도시하는 도면.
*도면의 주요 부분에 대한 부호의 설명*
1: 액정 장치 2: 액정 패널
3: 멀티칩의 실장 구조 4: 밀봉재
6a, 6b: 액정 기판 7a, 7b: 전극
11: 배선 기판(기판) 12a, 12b, 12c: 액정 구동용 IC(IC 칩)
13a, 13b: 능동면 14a, 14b: 범프(IC측 단자)
16a, 16b: 기판측 단자 17: 액정측 접속단자
18: 베이스층 19: ACF
21: 압착 헤드 31: 액정 장치
32: 액정 패널 36a, 36b: 액정 기판(기판)
37a, 37b: 전극 46a, 46b: 기판측 단자
47: 전극 연장부 J1, J2: IC 실장영역
R1, R2: 단자열 R3, R4: 단자열
L0, L1, L2: 중앙선
(1) 상기의 목적을 달성하기 위해서, 본 발명에 따른 멀티칩의 실장 구조는, 기판측 단자를 구비한 기판 상에, 각각 IC측 단자를 구비한 복수의 IC 칩을, 상기 기판측 단자와 상기 IC측 단자가 도전 접속하도록 실장하여 이루어지는 멀티칩의 실장 구조에 있어서, 상기 복수의 IC 칩에 설치된 상기 IC측 단자는 각각, 서로 대향하는 한 쌍의 단자열을 형성하고, 상기 복수의 IC 칩은 각각에 형성된 상기 한 쌍의 단자열 사이의 중앙선이 서로 거의 일치하도록 상기 기판 상에 압착에 의해 실장되어 이루어지는 것을 특징으로 한다.
상기 구성의 멀티칩의 실장 구조에 의하면, 복수의 IC 칩의 각각에 관한 단자열 사이의 중앙선이 그것들의 IC 칩 사이에서 서로 거의 일치하도록 그것들의 IC 칩이 기판 상에 실장되기 때문에, 압착 헤드 등과 같은 제조용 치구를 일정 위치에 설치하고, 기판 등의 피가공 재료를 직선적으로 반송하여 그 치구로 공급하며, 그리고 그 치구를 사용하여 피가공 재료에 가공을 가하여 멀티칩의 실장 구조를 제조할 때, 제조용 치구를 복수의 IC 칩 사이에서 이동시킬 필요가 없어진다.
다음에, IC 칩을 기판 상에 실장하는 방법으로서는, 예를 들면 도전성 접착제를 사용하는 방법 및 비도전성 접착제를 사용하는 방법이 알려져 있다. 도전성 접착제로서는, ACF(Anisotropic Conductive Film: 이방성 도전막), ACA(Anisotropic Conductive Adhesive: 이방성 도전 접착제), 등방성 도전 페이스트 등이 고려된다.
ACF는 한 쌍의 단자 사이를 이방성을 갖게 하여 전기적으로 일괄 접속하기 위해서 사용되는 도전성이 있는 고분자 필름으로서, 예를 들면 열가소성 또는 열경화성의 수지 필름 중에 다수의 도전 입자를 분산시키는 것에 의해서 형성되는 필름이다. 이 ACF에 의하면, 접착 대상물간의 기계적인 접착이 수지 필름에 의해서 달성되며, 접착 대상물의 단자 사이의 전기적 도통이 도전입자에 의해서 달성된다.
ACA는 한 쌍의 단자 사이를 이방성을 갖게 하여 전기적으로 일괄 접속하기 위해서 사용되는 도전성이 있는 페이스트제로서, 예를 들면 페이스트형 접착제 중에 다수의 도전입자를 분산시키는 것에 의해서 형성된다. 이 ACA에 의하면, 접착 대상물 사이의 기계적인 접착이 페이스트제에 의해서 달성되고, 접착 대상물의 단자 사이의 전기적 도통이 도전입자에 의해서 달성된다.
등방성 도전 페이스트로서는, 예를 들면 은 페이스트가 고려된다. 이 등방성 도전 페이스트를 사용하는 경우는, 접속대상인 복수조의 단자 사이의 각각에 도전 페이스트를 개재시키는 것에 의해, 단자 사이의 전기적 도통이 달성된다.
비도전성 접착제로서는, 에폭시계, 아크릴계, 우레탄계, 기타 각종의 접착제가 고려된다. 이 비도전성 접착제를 사용하는 경우는, 접착 대상물 사이의 기계적인 접착이 그 접착제에 의해서 달성되고, 접착 대상물의 단자 사이의 전기적 도통은 그들의 단자를 직접 접촉시키는 것에 의해서 달성된다.
상술한 여러 가지의 도전 접합 방법의 어떠한 것을 사용하는 경우에도, 또는 그 이외의 임의의 도전 접합 방법을 사용하는 경우에도, 종래의 멀티칩의 실장 구조와 같이, 복수의 IC 칩이 위치적으로 어떠한 상대적인 관련도 없이 기판 상에 실장될 때에는, 개개의 IC 칩에 대응시켜 접착제를 개별로 기판 상에 설치하지 않으면 안되고, 그 때문에 작업성이 대단히 나빴다.
이에 대하여, 본 발명의 멀티칩의 실장 구조와 같이, 복수의 IC 칩의 각각에 관한 단자열 사이의 중앙선이 그들의 IC 칩 사이에서 서로 거의 일치하도록 그들의 IC 칩이 기판 상에 실장되도록 되어 있으면, ACF 등과 같은 접착제를 복수의 IC 칩 사이에서 직선적으로 설치하는 것만으로 좋아진다.
이상의 결과, 본 발명에 따른 멀티칩의 실장 구조에 의하면, 복수의 IC 칩을 효율적으로, 생산성 좋고, 더욱이 적은 제조장치에 의해서 기판 상에 실장할 수 있다.
(2) 상기 구성의 멀티칩의 실장 구조에 있어서,상기 복수의 IC 칩들 중의 적어도 하나는 상기 한 쌍의 단자열이 형성된 측의 외형폭 치수가 다른 IC 칩의 상기 한 쌍의 단자열이 형성된 측의 외형폭 치수와는 다른 것을 특징으로 한다. 이 구성은, 예를 들면 도 1에 있어서, 복수의 IC 칩(12a) 및 IC 칩(12b)에 관해서 실시되어 있다.
(3) 상기 구성의 멀티칩의 실장 구조에 있어서, 상기 복수의 IC 칩들 중의 적어도 하나는 상기 단자열 사이의 중앙선이 상기 IC 칩의 상기 단자열이 형성된 측의 외형 중심선으로부터 어긋나 있는 것을 특징으로 한다. 이 구성은, 예를 들면 도 9에 있어서, 복수의 IC 칩(12c) 및 IC 칩(12b)을 기판(11)상에 실장하는 경우에, IC 칩(12c)의 외형 중심선(L0)을 IC 칩(12b)의 단자열 사이 중앙선(L2)에 일치시키는 것은 아니며, IC 칩(12c)의 단자열 사이 중앙선(L1)을 IC 칩(12b)의 단자열 사이 중앙선(L2)에 거의 일치시키는 것에 의해서 달성된다.
(4) 상기 구성의 멀티칩의 실장 구조에 있어서, 상기 기판은 가요성을 갖는 수지 재료에 의해 형성될 수 있다. 이 구조는, 소위 COF(Chip On FPC) 방식의 실장 구조에 상당한다.
(5) 상기 구성의 멀티칩의 실장 구조에 있어서, 상기 기판은 가요성을 가지지 않는 비교적 경질인 재료, 예를 들면 에폭시 기판 등에 의해서 형성할 수 있다. 이 구조는, 소위 COB(Chip On Board) 방식의 실장 구조에 상당한다.
(6) 다음에, 본 발명에 따른 전기 광학 장치는, 기판과, 상기 기판에 지지되는 전기 광학 물질과, 상기 기판에 접속되는 멀티칩의 실장 구조를 가지며, 상기 멀티칩의 실장 구조는, 기판측 단자를 구비하는 기판 상에, 각각이 IC측 단자를 구비한 복수의 IC 칩이 상기 기판측 단자와 상기 IC측 단자가 도전 접속하도록 압착에 의해 실장되어 이루어지며, 상기 복수의 IC 칩에 설치된 상기 IC측 단자는 각각, 서로 대향하는 한 쌍의 단자열을 형성하고, 상기 복수의 IC 칩은 각각에 형성된 상기 한 쌍의 단자열 사이의 중앙선이 서로 거의 일치하도록 상기 기판 상에 압착되어 이루어지는 것을 특징으로 한다.
이 전기 광학 장치에 의하면, 복수의 IC 칩의 각각에 관한 단자열 사이의 중앙선이 그것들의 IC 칩 사이에서 서로 거의 일치하도록 그것들의 IC 칩이 기판 상에 실장되기 때문에, 첫 번째로, 압착 헤드 등과 같은 제조용 치구를 일정 위치에 설치하고, 액정 패널 등과 같은 피가공 재료를 직선적으로 반송하여 그 치구로 공급하며, 그리고 그 치구를 사용하여 피가공 재료에 가공을 가하여 전기 광학 장치를 제조할 때, 제조용 치구를 복수의 IC 칩 사이에서 이동시킬 필요가 없어진다. 또한, 두 번째로, IC 칩을 접착하기 위한 ACF 등과 같은 접착제를 복수의 IC 칩 사이에서 직선적으로 설치하는 것만으로 좋아진다.
이상의 결과, 본 발명에 따른 전기 광학 장치에 의하면, 복수의 IC 칩을 효율적으로, 생산성 좋고, 더욱이 적은 제조장치에 의해서 기판 상에 실장할 수 있다.
(7) 상기 (6)에 기재된 전기 광학 장치에 있어서는, 상기 전기 광학 물질로서 액정을 사용할 수 있다.
(8) 다음에, 본 발명에 따른 다른 전기 광학 장치는, 기판측 단자를 구비한 기판과, 상기 기판에 지지되는 전기 광학 물질과, 각각 IC측 단자를 구비한 복수의 IC 칩을 가지며, 상기 기판측 단자와 상기 IC측 단자가 도전 접속하도록 상기 복수의 IC 칩을 상기 기판 상에 압착에 의해 실장되고, 상기 복수의 IC 칩에 설치된 상기 IC측 단자는 각각, 서로 대향하는 한 쌍의 단자열을 형성하고, 상기 복수의 IC 칩은 각각에 형성된 상기 한 쌍의 단자열 사이의 중앙선이 서로 거의 일치하도록 상기 기판 상에 압착되어 이루어지는 것을 특징으로 한다.
상기 (6)에 기재된 전기 광학 장치에서는, 전기 광학 장치를 구성하는 기판과 멀티칩의 실장 구조를 구성하는 기판이, 각각 별도의 것임에 대하여, 상기 (8)에 기재된 전기 광학 장치는, 전기 광학 장치를 구성하는 기판 그 자체가 멀티칩의 실장 구조를 구성하는 기판에 상당하고 있으며, 이 점에서 상기 (6)에 기재된 전기 광학 장치와 다르다.
(9) 상기 (8)에 기재된 전기 광학 장치에 있어서도, 상기 전기 광학 물질로서 액정을 사용할 수 있다.
(10) 다음에, 본 발명에 따른 전자 기기는, 전기 광학 장치와, 그 전기 광학 장치를 수용하는 본체를 갖는 전자 기기에 있어서, 상기 전기 광학 장치가 상기 (6)에 기재된 전기 광학 장치에 의해서 구성되는 것을 특징으로 한다. 이러한 전자 기기로서는, 예를 들면 휴대전화기, 휴대정보단말기 등이 생각된다.(11) 본 발명에 따른 전자기기는, 전기 광학 장치와, 상기 전기 광학 장치를 수용하는 본체를 갖는 전자 기기에 있어서, 상기 전기 광학 장치는 청구항8 에 기재된 전기 광학 장치에 의해서 구성되는 것을 특징으로 한다.(12) 본 발명에 따른 멀티칩의 실장구조는, 기판측 단자를 구비한 기판 상에, 각각 IC측 단자를 구비한 복수의 IC 칩을, 상기 기판측 단자와 상기 IC측 단자가 도전 접속하도록 압착에 의해 실장하여 이루어지는 멀티칩의 실장 구조에 있어서, 상기 복수의 IC 칩에 설치된 상기 IC측 단자는 각각, 서로 대향하는 한 쌍의 단자열을 형성하고, 상기 복수의 IC 칩은 각각에 형성된 상기 한 쌍의 단자열 사이의 중앙선이 서로 거의 일치하도록 상기 기판 상에 압착에 의해 실장되는 것을 특징으로 한다.(13) 상기 (12) 기재의 멀티칩의 실장구조에서도, 복수의 IC 칩은 일괄하여 상기 기판 상에 압착되어 이루어진다.(14) 본 발명에 따른 멀티 칩의 실장 구조는 복수의 IC 칩이 공통의 수지 필름을 통해 기판에 고착되어 있는 것을 특징으로 한다.(15) 상기 (14) 기재의 멀티칩 실장 구조는, 상기 기판은 기판측 단자를 구비하고, 상기 복수의 IC 칩은 각각 IC 측 단자를 구비하며, 상기 기판측 단자와 상기 IC측 단자와는 도전 접속되며, 각 상기 IC 칩의 상기 IC 칩 단자는 각각 서로 대향하는 한 쌍의 단자열을 형성하며, 상기 복수의 IC 칩은 각각에 형성된 상기 한쌍의 단자열 사이의 중앙선이 서로 거의 일치하도록 상기 기판 상에 실장되는 것을 특징으로 한다.(16) 본 발명에 따른 전기광학장치는, 기판측 단자를 구비한 기판과, 상기 기판에 지지되는 전기 광학 물질과, 각각 IC 측 단자를 구비한 복수의 IC 칩을 가지며, 상기 기판측 단자와 IC 측 단자가 도전 접속하도록 상기 복수의 IC 칩이 상기 기판 상에 압착에 의해 실장되며, 복수의 IC 칩이 공통의 수지 필름을 통해 기판에 고착되어 이루어지는 것을 특징으로 한다.(17) 본 발명에 따른 전자 기기는, 전기 광학 장치와, 그 전기 광학 장치를 수용하는 본체를 갖는 전자기기에 있어서, 상기 전기 광학 장치는 청구항 16에 기재된 전기 광학 장치에 의해서 구성되는 것을 특징으로 한다.
이하, 첨부 도면을 참조하여, 본 발명에 의한 멀티칩의 실장 구조, 전기 광학 장치 및 전자 기기의 실시예를, IC 칩의 일 예로서 액정 구동용 IC를, 또한, 전기 광학 장치의 일 예로서 전기 광학 물질에 액정을 사용한 액정 장치를, 각각 사용하여 설명한다.
(제 1 실시예)
도 1은 본 발명에 따른 멀티칩의 실장 구조의 일 실시예 및 그것을 사용한 본 발명에 따른 전기 광학 장치의 일 실시예인 액정 장치를 도시하고 있다. 여기에 도시하는 액정 장치(1)는, 액정 패널(2)에 멀티칩의 실장 구조(3)를 접속하는 것에 의해서 형성된다. 또한, 필요에 따라서, 백라이트 등과 같은 조명장치(도시하지 않음), 그 밖의 부대 기기(도시하지 않음)가 액정 패널(2)에 부설된다.
액정 패널(2)은 밀봉재(4)에 의해서 서로 접합된 한 쌍의 기판(6a, 6b)을 가지고, 그것들의 기판 사이에 형성되는 틈, 소위 셀 갭에 액정이 봉입된다. 기판(6a, 6b)은 일반에는 투광성 재료, 예를 들면 유리, 가요성의 합성 수지 등에 의해서 형성된다. 기판(6a, 6b)의 외측 표면에는 편광판(8)이 접착된다.
한쪽의 기판(6a)의 내측 표면에는 전극(7a)이 형성되고, 다른 쪽의 기판(6b)의 내측 표면에는 전극(7b)이 형성된다. 도 1의 실시예에서는 전극(7a, 7b)이 스트라이프형으로 형성되어 있지만, 이들의 전극을 문자, 숫자, 그림 등과 같은 적합한 패턴으로 형성할 수도 있다. 또한, 이들의 전극(7a, 7b)은, 예를 들면 ITO(Indium Tin Oxide: 인듐주석 산화물) 등과 같은 투광성 재료에 의해서 형성된다.
한쪽의 기판(6a)은 다른 쪽의 기판(6b)으로부터 튀어나오는 돌출부를 가지고, 그 돌출부에 복수의 단자, 즉 외부 접속 단자(9)가 형성된다. 이들의 단자(9)는, 기판(6a)상에 전극(7a)을 형성할 때에 동시에 형성되고, 따라서, 그것들의 단자(9)는 예를 들면 ITO에 의해서 형성된다. 이들의 단자(9)에는, 전극(7a)에서 일체로 연장되는 것 및 도통재(도시하지 않음)를 통하여 전극(7b)에 접속하는 것이 포함된다. 도통재는, 예를 들면 밀봉재(4)의 속에 분산 상태로 포함된다.
또한, 전극(7a, 7b) 및 단자(9)는, 실제로는 극히 좁은 간격으로 다수개가 기판(6a) 위 및 기판(6b) 위에 형성되지만, 도 1에서는 구조를 이해하기 쉽게 하기 위해서 그들의 간격을 확대하여 모식적으로 도시하고, 더욱이 그들 중의 수개를 도시하는 것으로 하여 다른 부분을 생략하고 있다.
멀티칩의 실장 구조(3)는, 기판으로서의 배선 기판(11)상의 소정 위치에 IC 칩으로서의 복수의 액정 구동용 IC(12a, 12b)를 실장하는 것에 의해서 형성된다. 여기에 말하는 실장이란, 액정 구동용 IC(12a, 12b)와 배선 기판(11)을 기계적으로 고착하는 것 및 액정 구동용 IC(12a, 12b)측의 단자와 배선 기판(11)측의 단자를 개개의 단자마다 도전 접속하는 것의 2개의 작용을 동시에 달성하는 접착 상태를 말한다.
배선 기판(11)은, 도 2에 도시하는 바와 같이, 베이스층(18)의 표면에 Cu(구리) 그 밖의 금속막 패턴에 의해서 기판측 단자(16a), 기판측 단자(16b) 및 액정측접속단자(17)를 형성하는 것에 의해서 제조된다.
베이스층(18)은 폴리이미드 등과 같은 가요성 재료나, 유리 에폭시 수지 등과 같은 가요성을 갖지 않는 비교적 경질인 재료를 사용하여 형성된다. 베이스층(18)을 가요성 재료에 의해서 형성하면, 소위 COF(Chip On FPC) 방식의 실장 구조가 형성된다. 또한, 베이스층(18)을 비가요성 재료에 의해서 형성하면, 소위 COB(Chip On Board) 방식의 실장 구조가 형성된다.
기판측 단자(16a) 및 기판측 단자(16b)의 선단은 각각, 액정 구동용 IC(12a)를 실장하기 위한 IC 실장 영역(J1)의 내부 및 액정 구동용 IC(12b)를 실장하기 위한 IC 실장 영역(J2)의 내부로 연장되고 있다. 실제의 배선 기판(11)에서는, 기판측 단자(16a), 기판측 단자(16b) 및 액정측 접속 단자(17)가 적절한 배선 패턴에 의해서 서로 연결되는 것이지만, 그 배선 패턴은 여러 가지의 패턴에 의해서 실현되기 때문에, 도 2에서는 그 도시를 생략하고 있다.
액정 구동용 IC(12a)는, 도 3에 도시하는 바와 같이, 그 능동면(13a)에 IC측 단자로서의 복수의 범프(14a)를 갖는다. 또한, 액정 구동용 IC(12b)는, 도 4에 도시하는 바와 같이, 그 능동면(13b)에 IC측 단자로서의 복수의 범프(14b)를 갖는다.
액정 구동용 IC(12a) 및 액정 구동용 IC(12b)를 배선 기판(11)상에 실장함에 있어서는, 우선 도 1에 있어서, 각 IC 실장영역(J1, J2)의 양쪽을 덮도록 접착제로서의 ACF(Anisotropic Conductive Film; 19)를 배선 기판(11)의 표면에 접착한다. 다음에, 액정 구동용 IC(12a)의 범프(14a) 및 액정 구동용 IC(12b)의 범프(14b)가 각각 기판측 단자(16a) 및 기판측 단자(16b)에 위치적으로 일치하도록 액정 구동용IC(12a, 12b)를 배선 기판(11)상에 임시 장착한다.
그 후, 도 5의 (a)에 도시하는 바와 같이, 히터에 의해서 소정 온도로 가열된 압착 헤드(21)의 밑에 액정 구동용 IC(12a)가 임시 장착된 부분의 배선 기판(11)을 반송 장치에 의해서 운반하고, 또한 압착 헤드(21)를 화살표(A)와 같이 이동시켜 액정 구동용 IC(12a) 및 ACF(19)를 가열 및 가압한다.
이 가열 및 가압 처리에 의해, ACF(19)의 수지(22)가 경화하여 액정 구동용 IC(12a)가 배선 기판(11)의 베이스층(18)에 고착되고, 더욱이, ACF(19)내의 도전입자(23)에 의해서 범프(14a)와 기판측 단자(16a)가 도전 접속된다. 또한, 도 5의 (a)는 도 2의 Va-Va 선에 따른 단면도에 상당한다.
액정 구동용 IC(12a)에 관한 이상과 같은 압착 처리가 종료하면, 배선 기판(11)의 반송 장치가 재가동하고, 도 5의 (b)에 도시하는 바와 같이, 액정 구동용 IC(12b)가 임시 장착된 부분의 배선 기판(11)을 반송장치에 의해서 압착 헤드(21)의 아래로 운반하고, 또한 압착 헤드(21)를 화살표(A)와 같이 이동시켜 액정 구동용 IC(12b) 및 ACF(19)를 가열 및 가압한다. 이 가열 및 가압처리에 의해, ACF(19)의 수지(22)가 경화하여 액정 구동용 IC(12b)가 배선 기판(11)의 베이스층(18)에 고착되고, 더욱이, ACF(19)내의 도전입자(23)에 의해서 범프(14b)와 기판측 단자(16b)가 도전 접속된다. 또한, 도 5의 (b)는 도 2의 Vb-Vb 선에 따른 단면도에 상당한다.
이상과 같은 압착 처리에 의해, 도 2 에 평면적으로 도시하는 바와 같이, 배선 기판(11)상의 소정의 IC 실장영역(J1, J2)의 각각 액정 구동용 IC(12a) 및 액정 구동용 IC(12b)가 실장된다. 그 다음에, 도 1에 있어서, ACF(24)를 사이에 끼워 배선 기판(11)의 액정측 접속 단자(17)의 부분을 액정 기판(6a)의 돌출부에 가열하면서 가압, 즉 압착하고, 이로써 멀티칩의 실장 구조(3)가 액정 패널(2)에 접속된다.
본 실시예에서는, 도 3에 도시하는 바와 같이, 액정 구동용 IC(12a)에 설치되는 복수의 범프(14a)는 서로 대향하는 한 쌍의 단자열(R1, R2)을 구성한다. 또한, 도 4에 도시하는 바와 같이, 액정 구동용 IC(12b)에 설치되는 복수의 범프(14b)도 서로 대향하는 한 쌍의 단자열(R3, R4)을 구성한다.
그리고, 본 실시예에서는, 액정 구동용 IC(12a) 및 액정 구동용 IC(12b)를 배선 기판(11)상에 실장한 상태에서, 액정 구동용 IC(12a)에 있어서의 단자열(R1)과 단자열(R2)과의 사이의 중앙선(L1; 도 3 참조)과, 액정 구동용 IC(12b)에 있어서의 단자열(R3)과 단자열(R4)과의 사이의 중앙선(L2; 도 4 참조)이 서로 거의 일치하도록, 즉 양 중앙선(L1, L2)이 거의 일직선상에 놓이도록, 기판측 단자(16a, 16b)가 소정의 패턴으로 배선된다.
액정 구동용 IC(12a, 12b)의 실장 위치를 상기한 바와 같이 규정하면, 압착 헤드(21)를 일정한 위치에 설치하는 동시에, 액정 구동용 IC(12a, 12b)를 임시 장착한 상태의 배선 기판(11)을 각 액정 구동용 IC의 범프간 중앙선(L1, L2)과 평행한 방향으로 직선적으로 반송하는 것만으로, 각 액정 구동용 IC(12a, 12b)를 정확하게 압착 헤드(21)의 아래로 운반할 수 있다. 결국, 압착 헤드(21)를 복잡하게 이동시키지 않고서 복수의 액정 구동용 IC에 대하여 정확하게 압착처리를 실시할 수 있다.
또한, 본 실시예에서는, 양 액정 구동용 IC(12a, 12b)의 범프간 중앙선(L1, L2)이 거의 일직선상에 놓이기 때문에, 그들의 액정 구동용 IC(12a, 12b)를 접착하기 위한 ACF(19)는, 그것들의 중앙선(L1, L2)을 중심으로 하여 1매만을 접착하면 된다. 양 액정 구동용 IC(12a, 12b)의 범프간 중앙선(L1, L2)이 위치적으로 어긋나 있는 경우에는, ACF는 각 액정 구동용 IC에 대응하여 복수매가 필요하게 되기 때문에 ACF를 기판 상에 접착하는 작업이 번거롭게 되지만, 본 실시예에서는 그와 같은 번거로움이 해소된다.
또한, 본 실시예에서는, 액정 구동용 IC(12a, 12b)에 있어서 도 3 및 도 4에 도시하는 바와 같이, 단자열(R1, R2, R3, R4)이 형성된 측의 IC 칩의 외형폭의 치수는, 각각 다른 외형폭 치수(12a는 12b와 비교하여 폭이 넓다)로 하고 있지만, 12a 및 12b가 각각 같은 폭이라도 좋다.
(제 2 실시예)
도 6은 본 발명에 따른 멀티칩의 실장 구조의 다른 실시예 및 본 발명에 따른 전기 광학 장치의 일 실시예인 액정 장치의 다른 실시예를 도시하고 있다. 여기에 도시하는 액정 장치(31)는 액정 패널(32)에 복수의 액정 구동용 IC(12a, 12b)를 직접 실장하는 것에 의해서 형성된다. 결국, 본 실시예의 액정 장치는 COG 방식의 액정 장치이다. 또한, 액정 패널(32)에는, 백라이트 등과 같은 조명장치(도시하지 않음), 그 밖의 부대 기기(도시하지 않음)가 필요에 따라서 부설된다.
액정 패널(32)은 밀봉재(4)에 의해서 접착된 한 쌍의 기판(36a, 36b)을 가지며, 그들의 기판 사이에 형성되는 틈, 소위 셀 갭에 액정이 봉입된다. 기판(36a, 36b)은 일반적으로는 투광성 재료, 예를 들면 유리, 가요성의 합성 수지 등에 의해서 형성된다. 기판(36a, 36b)의 외측 표면에는 편광판(8)이 접착된다.
한쪽의 기판(36a)의 내측 표면에는 전극(37a)이 형성되고, 다른 쪽의 기판(36b)의 내측 표면에는 전극(37b)이 형성된다. 도 6의 실시예에서는 전극(37a, 37b)이 스트라이프형으로 형성되어 있지만, 이들의 전극을 문자, 숫자, 그림 등과 같은 적절한 패턴으로 형성할 수도 있다. 또한, 이들의 전극(37a, 37b)은, 예를 들면 ITO(Indium Tin Oxide: 인듐주석 산화물)등과 같은 투광성 재료에 의해서 형성된다.
한쪽의 기판(36a)은 다른 쪽의 기판(36b)으로부터 튀어나오는 돌출부를 가지고, 그 돌출부에는 도 7에 도시하는 바와 같이 기판측 단자(46a), 기판측 단자(46b) 및 전극(37a, 37b)으로부터의 연장부분(47)이 형성된다. 이들의 기판측 단자(46a), 기판측 단자(46b) 및 전극 연장 부분(47)은, 기판(36a)상에 전극(37a)을 형성할 때에 동시에 형성되고, 따라서, 그들은 예를 들면 ITO에 의해서 형성된다.
또한, 전극 연장 부분(47)은, 전극(37a)으로부터 직접 연장되는 것 및 예를 들면 밀봉재(4)의 내부에 분산된 도통재를 통하여 전극(37b)로부터 연장되는 것이 포함된다. 기판측 단자(46a), 기판측 단자(46b), 전극 연장 부분(47)은 적절한 배선 패턴에 의해서 서로 연결되는 것이지만, 그 배선 패턴은 여러 가지의 패턴에 의해서 실현되기 때문에, 도 7에서는 그 도시를 생략하고 있다.
또한, 전극(37a, 37b) 및 전극 연장 부분(47)은, 실제로는 극히 좁은 간격으로 다수개가 기판(36a) 위 및 기판(36b) 위에 형성되지만, 도 7에서는 구조를 이해하기 쉽게 나타내기 위해서 그들의 간격을 확대하여 모식적으로 도시하며, 더욱이 그들 중의 수개를 도시하는 것으로 하여 다른 부분을 생략하고 있다. 또한, 기판측 단자(46a, 46b)도 단자간 간격을 확대하여 모식적으로 도시하고 있다.
기판측 단자(46a) 및 기판측 단자(46b)의 선단은, 각각, 액정 구동용 IC(12a)를 실장하기 위한 IC 실장영역(J1)의 내부 및 액정 구동용 IC(12b)를 실장하기 위한 IC 실장영역(J2)의 내부로 연장되고 있다. 액정 구동용 IC(12a)는, 도 3에 도시하는 바와 같이, 그 능동면(13a)에 IC측 단자로서의 복수의 범프(14a)를 갖는다. 또한, 액정 구동용 IC(12b)는, 도 4에 도시하는 바와 같이, 그 능동면(13b)에 IC측 단자로서의 복수의 범프(14b)를 갖는다.
액정 구동용 IC(12a) 및 액정 구동용 IC(12b)를 액정 기판(36a)의 돌출부상에 실장함에 있어서는, 우선 도 6에 있어서, 각 IC 실장영역(J1, J2)의 양쪽을 덮도록 접착제로서의 ACF(Anisotropic Conductive Film; 19)를 액정 기판(36a)의 돌출부의 표면에 접착한다. 다음에, 액정 구동용 IC(12a)의 범프(14a) 및 액정 구동용 IC(12b)의 범프(14b)가 각각 기판측 단자(46a) 및 기판측 단자(46b)에 위치적으로 일치하도록 액정 구동용 IC(12a, 12b)를 액정 기판(36a)의 돌출부상에 임시 장착한다.
그 후, 도 5의 (a)에 도시하는 바와 같이, 히터에 의해서 소정 온도로 가열된 압착 헤드(21)의 아래로 액정 구동용 IC(12a)가 임시 장착된 부분의 액정 기판(36a)을 반송장치에 의해서 운반하고, 더욱이 압착 헤드(21)를 화살표(A)와 같이 이동시켜 액정 구동용 IC(12a) 및 ACF(19)를 가열 및 가압한다. 이 가열 및 가압처리에 의해, ACF(19)의 수지(22)가 경화하여 액정 구동용 IC(12a)가 액정 기판(36a)에 고착되고, 더욱이, ACF(19)내의 도전입자(23)에 의해서 범프(14a)와 기판측 단자(46a)가 도전 접속된다.
액정 구동용 IC(12a)에 관한 이상과 같은 압착처리가 종료하면, 액정 패널(32)의 반송장치가 재가동하고, 도 5의 (b)에 도시하는 바와 같이, 액정 구동용 IC(12b)가 임시 장착된 부분의 액정 기판(36a)을 반송 장치에 의해서 압착 헤드(21)의 아래로 운반하며, 더욱이 압착 헤드(21)를 화살표(A)와 같이 이동시켜 액정 구동용 IC(12b) 및 ACF(19)를 가열 및 가압한다. 이 가열 및 가압 처리에 의해, ACF(19)의 수지(22)가 경화하여 액정 구동용 IC(12b)가 액정 기판(36a)에 고착되고, 더욱이, ACF(19)내의 도전입자(23)에 의해서 범프(14b)와 기판측 단자(46b)가 도전 접속된다.
이상과 같은 압착처리에 의해, 도 7에 평면적으로 도시하는 바와 같이, 액정 기판(36a)의 돌출부상의 소정 영역, 즉 IC 실장영역(J1, J2)의 각각에 액정 구동용 IC(12a) 및 액정 구동용 IC(12b)가 실장된다.
본 실시예에서는, 도 3에 도시하는 바와 같이, 액정 구동용 IC(12a)에 설치되는 복수의 범프(14a)는 서로 대향하는 한 쌍의 단자열(R1, R2)을 구성한다. 또한, 도 4에 도시하는 바와 같이, 액정 구동용 IC(12b)에 설치되는 복수의 범프(14b)도 서로 대향하는 한 쌍의 단자열(R3, R4)을 구성한다.
그리고, 본 실시예에서는, 액정 구동용 IC(12a) 및 액정 구동용 IC(12b)를 액정 기판(36a)의 돌출부 상에 실장한 상태에서, 액정 구동용 IC(12a)에 있어서의 단자열(R1)과 단자열(R2)의 사이의 중앙선(L1; 도 3 참조)과, 액정 구동용 IC(12b)에 있어서의 단자열(R3)과 단자열(R4)과의 사이의 중앙선(L2; 도 4 참조)이 서로 거의 일치하도록, 즉 양 중앙선(L1, L2)이 거의 일직선상에 놓이도록, 기판측 단자(46a, 46b)가 소정의 패턴으로 배선된다.
액정 구동용 IC(12a, 12b)의 실장 위치를 상기한 바와 같이 규정하면, 압착 헤드(21)를 일정한 위치에 설치하는 동시에, 액정 구동용 IC(12a, 12b)를 임시 장착한 상태의 액정 패널(32)을 각 액정 구동용 IC의 범프간 중앙선(L1, L2)과 평행한 방향으로 직선적으로 반송하는 것만으로, 각 액정 구동용 IC(12a, 12b)를 정확히 압착 헤드(21)의 아래로 운반할 수 있다. 결국, 압착 헤드(21)를 복잡하게 이동시키지 않고서 복수의 액정 구동용 IC에 대하여 정확하게 압착처리를 실시할 수 있다.
또한, 본 실시예에서는, 양 액정 구동용 IC(12a, 12b)의 범프간 중앙선(L1, L2)이 일직선상에 놓이기 때문에, 그것들의 액정 구동용 IC(12a, 12b)를 접착하기 위한 ACF(19)는, 그들의 중앙선(L1, L2)을 중심으로 하여 1매만을 접착하면 된다. 양 액정 구동용 IC(12a, 12b)의 범프간 중앙선(L1, L2)이 위치적으로 어긋나 있는 경우에는, ACF는 각 액정 구동용 IC에 대응하여 복수매가 필요하게 되기 때문에 ACF를 기판 상에 접착하는 작업이 번거롭게 되지만, 본 실시예에서는 그와 같은 번거로움이 해소된다.
그리고, 본 실시예에 있어서도, 액정 구동용 IC(12a, 12b)의 각각 단자열(R1, R2, R3, R4)이 형성된 측의 IC 칩의 외형폭의 치수는, 각각 다른 폭이라도 좋고, 같은 폭이라도 좋다.
(제 3 실시예)
도 8은 본 발명에 따른 전자 기기의 일 실시예인 휴대전화기를 도시하고 있다. 여기에 도시하는 휴대 전화기(50)는, 안테나(52), 스피커(51), 액정 장치(60), 키 스위치(53), 마이크로폰(54) 등과 같은 각종 구성 요소를 본체로서의 외장 케이스(56)에 격납하는 것에 의해서 구성된다. 또한, 외장 케이스(56)의 내부에는, 상기의 각 구성 요소의 동작을 제어하기 위한 제어회로를 탑재한 제어 회로 기판(57)이 설치된다. 액정 장치(60)는 도 1에 도시한 액정 장치(1) 또는 도 6에 도시한 액정 장치(31)에 의해서 구성할 수 있다.
상기 휴대 전화기(50)에서는, 키 스위치(53) 및 마이크로폰(54)을 통하여 입력되는 신호나, 안테나(52)에 의해서 수신한 수신 데이터 등이 제어 회로 기판(57)상의 제어회로로 입력된다. 그리고, 그 제어회로는 입력한 각종 데이터에 의거하여 액정 장치(60)의 표시면내에 숫자, 문자, 그림 등과 같은 상을 표시하여, 더욱이, 안테나(52)로부터 송신 데이터를 송신한다.
(그 밖의 실시예)
이상, 바람직한 실시예를 들어 본 발명을 설명하였지만, 본 발명은 그 실시예에 한정되는 것이 아니고, 청구의 범위에 기재한 발명의 범위 내에서 여러 가지로 변경할 수 있다.
예를 들면, 도 1 및 도 6에 도시한 실시예에서는 2개의 액정 구동용 IC를 실장하는 것으로 하였지만, 3개 이상의 액정 구동용 IC를 실장하는 경우에도 본 발명을 적용할 수 있는 것은 물론이다.
도 2에 도시한 실시예에서는, 액정 구동용 IC(12a, 12b)에서, 단자열 사이의 중앙선(L1, L2)이 그들의 IC의 단자열이 형성된 측의 외형 중심선에 거의 일치하는 경우를 예로 들었다. 그렇지만 액정 구동용 IC의 종류에 따라서는, 도 9에 도시하는 바와 같이, 범프(14a)가 액정 구동용 IC(12c)의 중심으로부터 벗어나도록 형성되고, 그 결과, 단자열 사이의 중앙선(L1)이 액정 구동용 IC(12c)의 외형 중심선(L0)으로부터 어긋나는 구조의 액정 구동용 IC가 있다.
이러한 액정 구동용 IC(12c)를 사용하는 경우에도, 액정 구동용 IC(12c, 12b)를 실장할 때는, 도 9 및 도 10에 도시하는 바와 같이, 액정 구동용 IC(12c)의 외형 중심선(L0)을 다른 액정 구동용 IC(12b)의 단자열 사이 중앙선(L2)에 일치시키는 것은 아니며, 액정 구동용 IC(12c)의 단자열 사이 중앙선(L1)을 액정 구동용 IC(12b)의 단자열 사이 중앙선(L2)에 거의 일치시킨다.
이상의 구성에 의하면, 액정 구동용 IC(12c)에 관해서 압착 헤드(21; 도 10)에 의한 가압력이 모든 범프(14a)에 대하여 거의 균일하게 가해지게 되고, 그 결과, 범프(14a)와 기판측 단자(16a)와의 사이의 도전 접속의 접속 신뢰성을 높게 유지할 수 있다.
또한, 본 발명의 실시예를, 전기 광학 장치의 일 예로서 액정 장치를 사용하여 설명하였지만, 액정 장치 이외의 전기 광학 장치에 본 발명을 적용하여도 좋다. 예를 들면, 발광 폴리머를 사용한 전계 발광(EL)이나, 플라즈마 디스플레이(PDP)나, 전계 방출 소자(FED) 등에 있어서, 본 발명을 적용할 수도 있다.
이상 설명한 바와 같이, 본 발명에 따른 멀티칩의 실장 전기 광학 장치 및 전자기기에 의하면, 복수의 IC 칩의 각각에 관한 단자열 사이의 중앙선이 그것들의 IC 칩 사이에서 서로 거의 일치하도록 그것들의 IC 칩이 기판 상에 실장되기 때문에, 압착 헤드 등과 같은 제조용 치구를 일정 위치에 설치하고, IC 칩을 포함하는 피가공 재료를 직선적으로 반송하여 그 치구로 공급하며, 그리고 그 치구를 사용하여 피가공 재료에 가공을 가할 때, 제조용 치구를 복수의 IC 칩 사이에서 이동시킬 필요가 없어진다.
또한, 복수의 IC 칩의 각각 관한 단자열 사이의 중앙선이 그것들의 IC 칩 사이에서 서로 거의 일치하도록 그것들의 IC 칩이 기판 상에 실장되도록 되어 있으면, ACF 등과 같은 접착제를 복수의 IC 칩에 걸쳐 직선적으로 설치하는 것만으로 좋아진다.
이상의 결과, 본 발명에 의하면, 복수의 IC 칩을 효율적으로, 생산성이 좋고, 더욱이 적은 제조장치에 의해서 기판 상에 실장할 수 있다.

Claims (17)

  1. 기판측 단자를 구비한 기판 상에, 각각 IC측 단자를 구비한 복수의 IC 칩을, 상기 기판측 단자와 상기 IC측 단자가 도전 접속하도록 실장하여 이루어지는 멀티칩의 실장 구조에 있어서,
    상기 복수의 IC 칩에 설치된 상기 IC측 단자는 각각, 서로 대향하는 한 쌍의 단자열을 형성하고,
    상기 복수의 IC 칩은 각각에 형성된 상기 한 쌍의 단자열 사이의 중앙선이 서로 거의 일치하도록 상기 기판 상에 압착에 의해 실장되어 이루어지는 것을 특징으로 하는 멀티칩의 실장 구조.
  2. 제 1 항에 있어서,
    상기 복수의 IC 칩들 중의 적어도 하나는 상기 한 쌍의 단자열이 형성된 측의 외형폭 치수가 다른 IC 칩의 상기 한 쌍의 단자열이 형성된 측의 외형폭 치수와는 다른 것을 특징으로 하는 멀티칩의 실장 구조.
  3. 제 1 항에 있어서,
    상기 복수의 IC 칩들 중의 적어도 하나는 상기 단자열 사이의 중앙선이 상기 IC 칩의 상기 단자열이 형성된 측의 외형 중심선으로부터 어긋나 있는 것을 특징으로 하는 멀티칩의 실장 구조.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 기판은 가요성을 갖는 수지 재료에 의해 형성되는 것을 특징으로 하는 멀티칩의 실장 구조.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 기판은 가요성을 갖지 않는 재료에 의해 형성되는 것을 특징으로 하는 멀티칩의 실장 구조.
  6. 기판과, 상기 기판에 지지되는 전기 광학 물질과, 상기 기판에 접속되는 멀티칩의 실장 구조를 가지며,
    상기 멀티칩의 실장 구조는, 기판측 단자를 구비하는 기판 상에, 각각이 IC측 단자를 구비한 복수의 IC 칩이 상기 기판측 단자와 상기 IC측 단자가 도전 접속하도록 압착에 의해 실장되어 이루어지며,
    상기 복수의 IC 칩에 설치된 상기 IC측 단자는 각각, 서로 대향하는 한 쌍의 단자열을 형성하고,
    상기 복수의 IC 칩은 각각에 형성된 상기 한 쌍의 단자열 사이의 중앙선이 서로 거의 일치하도록 상기 기판 상에 압착되어 이루어지는 것을 특징으로 하는 전기 광학 장치.
  7. 제 6 항에 있어서,
    상기 전기 광학 물질로서 액정을 사용한 것을 특징으로 하는 전기 광학 장치.
  8. 전기 광학 장치에 있어서,
    기판측 단자를 구비한 기판과, 상기 기판에 지지되는 전기 광학 물질과, 각각 IC측 단자를 구비한 복수의 IC 칩을 가지며,
    상기 기판측 단자와 상기 IC측 단자가 도전 접속하도록 상기 복수의 IC 칩을 상기 기판 상에 압착에 의해 실장되고,
    상기 복수의 IC 칩에 설치된 상기 IC측 단자는 각각, 서로 대향하는 한 쌍의 단자열을 형성하고,
    상기 복수의 IC 칩은 각각에 형성된 상기 한 쌍의 단자열 사이의 중앙선이 서로 거의 일치하도록 상기 기판 상에 압착되어 이루어지는 것을 특징으로 하는 전기 광학 장치.
  9. 제 8 항에 있어서,
    상기 전기 광학 물질로서 액정을 사용한 것을 특징으로 하는 전기 광학 장치.
  10. 전기 광학 장치와, 상기 전기 광학 장치를 수용하는 본체를 갖는 전자기기에 있어서,
    상기 전기 광학 장치는 청구항 6에 기재된 전기 광학 장치에 의해서 구성되는 것을 특징으로 하는 전자 기기.
  11. 전기 광학 장치와, 상기 전기 광학 장치를 수용하는 본체를 갖는 전자기기에 있어서,
    상기 전기 광학 장치는 청구항 8에 기재된 전기 광학 장치에 의해서 구성되는 것을 특징으로 하는 전자 기기.
  12. 삭제
  13. 삭제
  14. 멀티칩의 실장 구조에 있어서,
    복수의 IC 칩이 공통의 수지 필름을 통해 기판에 고착되어 있는 것을 특징으로 하는 멀티칩의 실장 구조.
  15. 제 14 항에 있어서,
    상기 기판은 기판측 단자를 구비하고,
    상기 복수의 IC 칩은 각각 IC 측 단자를 구비하며,
    상기 기판측 단자와 상기 IC측 단자는 도전 접속되며,
    각 상기 복수의 IC 칩의 상기 IC 칩 단자는 각각, 서로 대향하는 한 쌍의 단자열을 형성하며,
    상기 복수의 IC 칩은 각각에 형성된 상기 한 쌍의 단자열 사이의 중앙선이 서로 거의 일치하도록 상기 기판 상에 압착되어 이루어지는 것을 특징으로 하는 멀티칩의 실장 구조.
  16. 전기 광학 장치에 있어서,
    기판측 단자를 구비한 기판과, 상기 기판에 지지되는 전기 광학 물질과, 각각 IC 측 단자를 구비한 복수의 IC 칩을 가지며,
    상기 기판측 단자와 IC 측 단자가 도전 접속하도록 상기 복수의 IC 칩이 상기 기판 상에 압착에 의해 실장되며,
    복수의 IC 칩이 공통의 수지 필름을 통해 기판에 고착되어 이루어지는 것을 특징으로 하는 전기 광학 장치.
  17. 전기 광학 장치와, 그 전기 광학 장치를 수용하는 본체를 갖는 전자기기에 있어서,
    상기 전기 광학 장치는 청구항 16에 기재된 전기 광학 장치에 의해서 구성되는 것을 특징으로 하는 전자 기기.
KR10-2000-0029239A 1999-06-02 2000-05-30 멀티칩의 실장 구조, 전기 광학 장치 및 전자 기기 KR100420880B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP15523499A JP3543676B2 (ja) 1999-06-02 1999-06-02 マルチチップの実装構造及びその実装構造の製造方法、ならびに電気光学装置及び電子機器
JP99-155234 1999-06-02

Publications (2)

Publication Number Publication Date
KR20010066809A KR20010066809A (ko) 2001-07-11
KR100420880B1 true KR100420880B1 (ko) 2004-03-02

Family

ID=15601479

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0029239A KR100420880B1 (ko) 1999-06-02 2000-05-30 멀티칩의 실장 구조, 전기 광학 장치 및 전자 기기

Country Status (5)

Country Link
US (1) US6775149B1 (ko)
JP (1) JP3543676B2 (ko)
KR (1) KR100420880B1 (ko)
CN (1) CN1218394C (ko)
TW (1) TW491957B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3767474B2 (ja) * 2001-01-15 2006-04-19 セイコーエプソン株式会社 表示装置及びその製造方法
KR20010069358A (ko) * 2001-03-14 2001-07-25 임종철 공정합금계의 이방성 전도필름을 이용한 반도체 칩본딩공정 및 그 제조방법
JP4532460B2 (ja) * 2001-03-22 2010-08-25 シチズンホールディングス株式会社 液晶表示装置
KR100460062B1 (ko) * 2002-04-23 2004-12-04 주식회사 하이닉스반도체 멀티 칩 패키지 및 그 제조 방법
KR100633159B1 (ko) * 2004-11-26 2006-10-11 삼성전자주식회사 Ａｃｆ공급장치
US20080020605A1 (en) * 2006-07-24 2008-01-24 Gigno Technology Co., Ltd. Circuit board module
CN101285972B (zh) * 2007-04-10 2012-08-22 奇美电子股份有限公司 接合方法、显示装置以及显示器
US8041160B2 (en) * 2009-04-15 2011-10-18 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Optical communications device having a mounting core and method
KR101230196B1 (ko) * 2010-10-29 2013-02-06 삼성디스플레이 주식회사 터치 스크린 패널 내장형 액정표시장치
CN104582263A (zh) * 2015-01-23 2015-04-29 京东方科技集团股份有限公司 柔性电路板及其组装方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6290953A (ja) * 1985-10-01 1987-04-25 Fujitsu Ltd 樹脂封止型半導体装置
JPH0297052A (ja) * 1988-10-03 1990-04-09 Toto Ltd セラミック多層配線基板
JPH0487359A (ja) * 1990-07-31 1992-03-19 Sanyo Electric Co Ltd 混成集積回路装置
JPH05114693A (ja) * 1991-10-23 1993-05-07 Toshiba Corp 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4767170A (en) * 1985-11-20 1988-08-30 Brother Kogyo Kabushiki Kaisha Optical deflector device
JPH0778590B2 (ja) * 1987-08-19 1995-08-23 キヤノン株式会社 光スイッチアレ−
AU646223B2 (en) * 1989-05-19 1994-02-17 Bt&D Technologies Limited Housing for an opto-electronic device
JPH05152381A (ja) * 1991-05-09 1993-06-18 Hitachi Ltd 電子部品搭載モジユール
JP2801487B2 (ja) * 1992-04-30 1998-09-21 シャープ株式会社 パネルの実装構造および実装方法並びに樹脂供給硬化方法
EP0867942B1 (en) * 1992-09-08 2002-04-24 Seiko Epson Corporation Liquid crystal display apparatus
KR0144283B1 (ko) * 1993-10-28 1998-07-15 쯔지 하루오 리워킹이 용이한 소형경량 표시장치 및 그 실장방법
JP2692620B2 (ja) 1994-12-20 1997-12-17 日本電気株式会社 マルチチップモジュールの実装構造
JPH08304845A (ja) * 1995-04-27 1996-11-22 Nec Corp 液晶表示装置
JPH0944100A (ja) * 1995-07-28 1997-02-14 Toshiba Corp 表示装置及びこれに使用されるｉｃチップ
JPH09297318A (ja) 1996-03-06 1997-11-18 Seiko Epson Corp 液晶装置、液晶装置の製造方法および電子機器
JP3343642B2 (ja) * 1996-04-26 2002-11-11 シャープ株式会社 テープキャリアパッケージ及び液晶表示装置
JP3928753B2 (ja) 1996-08-06 2007-06-13 日立化成工業株式会社 マルチチップ実装法、および接着剤付チップの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6290953A (ja) * 1985-10-01 1987-04-25 Fujitsu Ltd 樹脂封止型半導体装置
JPH0297052A (ja) * 1988-10-03 1990-04-09 Toto Ltd セラミック多層配線基板
JPH0487359A (ja) * 1990-07-31 1992-03-19 Sanyo Electric Co Ltd 混成集積回路装置
JPH05114693A (ja) * 1991-10-23 1993-05-07 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
CN1276587A (zh) 2000-12-13
KR20010066809A (ko) 2001-07-11
JP3543676B2 (ja) 2004-07-14
TW491957B (en) 2002-06-21
US6775149B1 (en) 2004-08-10
JP2000347590A (ja) 2000-12-15
CN1218394C (zh) 2005-09-07

Similar Documents

Publication Publication Date Title
US6729888B2 (en) Connecting structure, electro-optical device, and electronic apparatus
CN110416264B (zh) 显示装置的绑定方法及显示装置
KR19990014200A (ko) 집적 회로 실장 구조, 액정 장치 및 전자 기기
EP1420285A2 (en) Liquid crystal display device, method of manufacturing the same and electronic equipment
WO2007039960A1 (ja) 配線基板及びそれを備えた表示装置
KR100420880B1 (ko) 멀티칩의 실장 구조, 전기 광학 장치 및 전자 기기
KR100479299B1 (ko) 표시 장치 및 회로 기판의 제조 방법
KR100487013B1 (ko) 표시 모듈
US6767763B1 (en) Component mounting method and method of producing electro-optical device
JP2000250031A (ja) 電気光学装置
KR100485967B1 (ko) 압착 접속 기판, 액정 장치 및 전자 기기
KR100485966B1 (ko) 압착 접속 기판, 액정 장치 및 전자 기기
KR101084877B1 (ko) 액정 표시 장치 및 그 제조 방법
JP2005167274A (ja) 半導体装置、半導体装置の製造方法並びに液晶表示装置
JP2002344097A (ja) 実装用基板及びこの基板を有する表示装置
KR100863504B1 (ko) 회로기판 및 이를 구비한 액정표시장치
JP2001215896A (ja) 電気光学装置及びその製造方法並びに電子機器
JP3911931B2 (ja) 液晶装置、液晶装置の製造方法及び電子機器
JP2000275672A (ja) 液晶装置、液晶装置の製造方法及び電子機器
KR100568508B1 (ko) 액정표시장치
JP2000068694A (ja) 電子部品の実装方法、および圧着装置
JP3482881B2 (ja) 半導体実装構造、液晶装置及び電子機器
JP2003179091A (ja) Ｉｃチップ、ｉｃチップの実装構造、液晶パネル、液晶装置及びインクジェット装置
JP2004087939A (ja) 電気光学装置、電子機器及び電気光学装置の製造方法
JP2005123324A (ja) 実装構造体の製造装置及び製造方法並びに実装構造体及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150120

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180202

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20190201

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20200206

Year of fee payment: 17