JPH08500211A - 集積回路チップの一体化積重ね体用の非導電性端部層 - Google Patents

Abstract

(57)【要約】 複数個のＩＣチッブ層を備えた層の一体化した積重ね体が、誘電性材料から形成された（または誘電性材料にて被覆された）端部層を有する。該端部層の外部表面は、多数個のリード用端子を間隔をおいて配置するための実質的な領域を提供し、該端子に外部回路が容易に連結される。好ましい態様においては、該端部層の外部表面上の各リード用端子は、該端部層を通過する孔部中の導電性材料および該孔部から該端部層の端部に延長している該端部層の内部表面上の導電体（トレース）によって、該積重ね体中に埋設されたＩＣ回路に連結されている。ここで該端子は、該積重ね体の接近容易な平面上の金属化部分とＴ結線によって連結されている。

Description

【発明の詳細な説明】 集積回路チップの一体化積重ね体用の非導電性端部層発明の背景 本発明は、立体的な電子回路パッケージの製造に関する。該パッケージにおい て多数個の集積回路（ＩＣ）チップが、非常に高密度の電子回路パッケージを提 供する積重ね体（ｓｔａｃｋ）中にて接合固定されている。 本出願と同一の譲受人の出願（ファイル番号ＩＳＣ−３０）を参考用として記 載し、製造工程の詳しい開示を提供する。本出願の譲受人は、はじめに光ディテ クター用の焦点面回路を提供するモジュールとしてそして次にコンピューター用 メモリイ等に適当なユニットとして、ＩＣチップ積重ね体の用途を開発した。米 国特許４，５２５，９２１号および４，６４６，１２８号は、メモリイ用デバイ スおよび他の非焦点面パッケージとして一般的に使用するために設計された積重 ね体に関するものである。 このような立体的（３Ｄ）ＩＣチップ積重ね体の製造用の方法は、非常に複雑 化されてきた。ＳＲＡＭおよひＤＲＡＭメモリイチッブに該立体的開発が適用さ れ、満足な結果が達成されている。。メモリイチップの積重ねは、０．２２０イ ンチ×０．５２０インチ×０．５２０インチの積重ね体中にて７０個のチップの 密度レベルに到達し、そして各チップは１メガビットのメモリイを有する。 メモリイ用デバイスとして使用される積重ね体にそしてまた非焦点面式パッケ ージに関連する一つの問題は、完成した積重ね体の接近可能な平面（ａｃｃｅｓ ｓ ｐｌａｎｅ）上の多数個の導電体に、外部回路を連結する困難性である。焦 点面式チップ積重ね体のモジュールは複合回路を含有し、そしてモジュールの出 力連結の数を非 常に低減させている，。しかしメモリイ用デバイスの出力連結を提供することに は、より大きな問題がある。 リード用（Ｉｅａｄ−ｏｕｔ）プレートもしくは基材に対するモジュール中の 積重ねＩＣチップの構造的関係を表す、二つの認識されている傾向がある。該プ レ一卜もしくは基材は、多数個の電気リード材（端子）へ外部の電気回路を連結 可能にする。該リード材は、該モジュールの接近可能な平面上に形成され、そし て該モジュール中に埋設されたＩＣ回路に到達している。一つの配置においては 該モジュールの層は、リード用のプレートもしくは基材の平面に垂直な平面にて 延長している。他の配置においては該モジュールの層は、リード用プレートもし くは基材の平面に平行な平面にて延長している。 該リード用プレートもしくは基材は、積重ねチップのモジュールの下方、上方 または側面にそって配置し得る。この二つの非常に一般的な構造は、スライスし たパン型の積重ね体としてまたはパンケーキ型積重ね体として記述される。本譲 受人の米国特許４，７０６，１６６号は、積重ねたモジュール中のＩＣチップが 積重ね体を支持する基体に垂直な平面にある、スライスパン型の積重ね体を開示 している。。該基体は導電体を含有し、そして該導電体は外部回路に達している 。該積重ね体の接近可能な平面は該支持基体に面している。該積重ね体の面と該 基体との間の電気的連結は、相面した表面をハンダ付して形成される。この工程 を表面マウント技術ということがある。このような構造において、リード用端子 は互いに非常に近接して配置することが必要である。満足なリード用連結が困難 な場合もある。 パンケーキ型積重ね体は、支持用基体に平行な平面に存在するＩＣチッブから なる。該積重ね体の接近可能な平面上の多数の端子からの電気リード材は、外部 回路に連結するために、該積重ね体の底部または頂部に設けるのが好ましい。こ のようなパンケーキ型積重 ね体は、本譲受人の他の出願（ファイル番号ＩＳＣ−３０）に開示されている。 パンケーキ型積重ね体は、下記の点にてもスライスパン型と区別される。パンケ ーキ型積重ね体は、積重ね層のモジュール中に相対的により小数のＩＣチップを 含有する場合に採用される傾向が多い。チップが小数となる理由は、特定のモジ ュール用にチップの必要数がより少ない場合、または該モジュールが配置される 室すなわち有効空間が限定される場合に原因する。 本発明は、パンケーキ型積重ね体中のＩＣチップの回路を、外部回路への連結 に使用する適当なリード用端子に連結する問題に主に関連する。発明の概要 本発明は、積重ね体の一つの一体化部材でありそして該積重ね体内の回路を外 部回路に相互連結する手段を提供する、非導電性端部層すなわちキャップ層を利 用するものである。本発明の有意義な効果は、リードーアウト用端子の配置に有 効な領域が大きく増大することである。該キャップ層の内部の非露出表面は、積 重ね体の表面上に形成された金属化部分から該キャップ層を通って延長している 開孔部に達する電気的導線（トレース）を有する。このような開孔部は、該キャ ップ層の外部の露出表面への導電性経路を提供する。該露出表面上に、外部回路 と連結する端子が形成される。 キャップ層は、該積重ね体の頂部層、または底部層、または頂部および底部の 両層として採用できる。該キャップ層は、絶縁化した層であり、そして誘電性材 料から形成するかまたは誘電性材料にて被覆され得る。好ましいキャップ層は、 積重ね体のＩＣチップ層を構成する半導体材料と近似した熱膨張係数を有する、 誘電性材料から形成される。図面の簡単な説明 第１図は、関連出願（ファイル番号ＩＳＣ−３０）の第２図に相当するもので あり、層の大型積重ね体の接近可能な平面の正面図で ある。該大型積重ね体は多数個の小型積重ね体を含有し、そして該小型積重ね体 はキャッブ層および複数個のＩＣチッブ層を含有する。 第２図は、該関連出願の第４図に相当するものであり、第１図の大型積重ね体 から分割された短型積重ね体の斜視図である。 第３図は、第２図の短型積重ね体の中央部の金属化部分の拡大図である。 第４図は、キャップ層の内部表面の平面図である。 第５図は、キャップ層の外部表面の平面図である。 第６図は、該キャップ層を通って延長している孔部中の金属化を示す該キャッ プ層の断面図である。好ましい態様の記述 本発明は、大型のチッブ積重ね体または小型のチップ積重ね体に関する。しか し大型の積重ね体は、パンケーキ形状よりもむしろスライスパン形状に積層され る傾向がある。小型の積重ね体は、個々に製造することも可能であるが、通常は 大型の積重ね体を分割することによって製造される。。本出願の関連出願（ファ イル番号ＩＳＣ−３０）は、大型積重ね体を製造し、該大型積重ね体の接近容易 な平面を処理しそして該大型積重ね体を多数個の小型積重ね体に分割することに よる、小型積重ね体の形成方法に関するものである。 第１図において、大型積重ね体２０は、既に製造および処理されており、そし て分割加工できる状態にある。大型積重ね体２０に分離用工具を作用させて、第 ２図に示す短型積重ね体を分離する。第１および２図に図示するように、該積重 ね体の前平面は外部回路への連結に使用する接近容易な平面である。 第２図の短型積重ね体は、直角平行六面体の形状を有する。該積重ね体は、４ 個の活性（ＩＣ）チップ層２６上に形成された４個のリード伝達表面２４を含有 する。該短型積重ね体のそれぞれ底部および頂部に、２個の不活性層２８および ３０が設置されている。これによって接近容易な平面上に形成された金属化部分 を除き、該活 性層は外部回路から絶縁される。不活性端部層を採用する理由は、該積重ね体の 内部からの各リード材と積重ね体の接近容易な平面に形成された金属化部分との 間に、Ｔ結線を可能とするためである。 第１図の大型積重ね休は、それぞれ４個の活性チップを有する９個の短型積重 ね体２２を設備している。大型および小型の積重ね体中のチップの数は、特定の 積重ね体の製造要件に適合するように変更することができる。しかし、既製の大 型積重ね体から形成される多数個の短型積重ね体は、それぞれ通常は寸法が同一 であり得る。 第１および２図に図示するように、大型および小型の積重ね体の接近容易な平 面は、多数個の垂直に延長している母線３２および各チップに個々に接近可能な パッド３３の形状にて、該平面上に形成された導電性金属化部分を有する。これ らの母線およびパッドは、本出願人に譲渡されている特許および特許出願にて開 示されている形式の多数個のＴ結線によって、該積重ね体中に埋設された回路に 電気的に連結されている。Ｔ結線という用語は、該層のＩＣ部分から層端部に達 する平らな各リード材が、両方向（第１〜３図の上方向および下方向）のリード 体を越えて延長している金属のストリップまたはパッドに電気的に接触している ことを意味する。経験的に、ハンダ付等の通常技術が適用できない場合に、Ｔ結 線の価値が実証される。Ｔ結線の金属化ストリップは、頂部の（不活性）層３０ の下方部分まで延長していることが注目される。 活性ＩＣチッブ層および不活性端部層を含む層の積重ね体は、隣接する層間に 配設された薄い接着剤層によって積重ね固定物に集成される。積重ねた層および 固定物は、次にオーブンに入れそしてキュア温度にて所定の時間焼成される。該 積重ね体の表面は、研磨仕上げおよびラップ仕上げされそして次にプラズマエッ チング処理されて、各活性チップ上の金属リード部分を露出させる。該リード部 分は、厚さ１マイクロメーターそして幅１２５マイクロメーターの単位である。 充分にエッチングした後に、多数個のポリイミド層を 該積重ね体の表面に付着させ、露出させた金属リード部分の長さよりも若干大き い寸法の深さに被覆する。このポリイミドは、シリコンチップとこの工程にて後 に設置される金属パッド／母線との間の不動態層として作用する。該ポリイミド 層をキュア処理した後に、該積重ね体の表面を薄くラップ仕上げして、金属リー ド端部からキュアしたポリイミドを除去する。 写真平版技術［浮上げ除去（ｌｉｆｔ−ｏｆｆ）またはエッチング］および金 属のスパッター付着法を採用して、積重ね体表面にパッドおよび母線が形成され る。形成される金属リード部分の相互連結は好ましくはＴ結線である。 第１図に示す大型積重ね体を第２図に示す複数個の小型積重ね体に分割するた めに、該積重ね体全体を数個の短型積重ね体に分離する手段の工夫が必要である 。短型積重ね体間の平面上に熱可塑性接着剤を適用し、該接着剤の軟化温度まで 加熱し、そして剪断力を適用して一つの短型積重ね体を他から滑動させることに よって、この作業は達成された。該短型積重ね体内の層間の接着は、もちろんそ の時点で剛性でありそして該剪断力に影響されない。 第２図の短型積重ね体において、４個の活性チップ層は、半導体材料であるシ リコンから通常形成される。不活性層すなわちキャップ層３０は、非導電性（誘 電性）材料から形成されるのが好ましい。必要に応じて底部層２８も、同じ非導 電性（誘電性）材料から形成し得る。該キャップ層３０は、ＩＣチップと同じ材 料から形成でき、そして次に絶縁性材料にて被覆することができる。このような 絶縁体被覆シリコン層の利点は、同一の熱膨張係数（ＣＴＥ）であり得る。しか し該キャップ層３０として誘電性材料を使用し、そしてＩＣチップ材料と非常に 近似した熱膨張係数を有する材料を選定することが、好ましいと思考される。近 似した熱膨張係数を有することは、積重ね層標準品が受ける温度変化によるスト レスを回避する点において非常に重要である。 キャップ層３０用の好ましい材料はチッ化アルミニウムであり、これは４．６ ｐｐｍの熱膨張係数を有する。この数値は、ＩＣチップ材料として一般に使用さ れる半導体シリコンの熱膨張係数と近似している。シリコンの熱膨張係数は約４ ．０ｐｐｍである。またチッ化アルミニウムは、良好な機械的強度を有しそして 所望の層の厚さが得られる。 チッ化アルミニウム（セラミック）キャップ層は積重ね層標準品の一体化性部 分であるので、該層を前もって形成し、そして積重ね体中に挿入する前に該層上 に回路を加工することが必要である。その後に一体化されそして次に種々の処理 工程に移行される。 内部の短型積重ね回路（ＩＣチップ）と外部回路との間の相互連結は、キャッ プ層の内部（下部）表面の端部上のＴ結線から始まり、該キャップ層３０を通っ て達成される。これらのＴ結線は、母線３２およびパッド３３を該キャップ層の 内表面上に形成されたリード線（トレース）に連結する。 第４図はキャップ層３０の内部表面４０を示し、そして第５図はキャップ層３ ０の外部表面４２を示す。内部表面４０上の平行なトレースすなわち導体４４は 、Ｔ結線が形成されている端部４６から外部表面４２に延長している孔部４８の 一つに、それぞれ延長されている。外部表面４２上にて、各孔部４８は末端パッ ド５０にて囲まれており、そして該パッドは例えば電線結合によって外部回路に 次いで連結される。 本発明の有意な利点は、リード用端部５０に有用な領域が実質的に増大してい ることである。層３０の外部表面４２の全領域が、該端部の配置に使用し得る。 これによって電線結合等のリード用連結が、短絡回路を構成することなく容易に 形成できる。 該孔部４８を通る導体連結は、該孔部中に適当に付着する材料そして好ましく は金属材料によって提供される。熱変化または他のストレスと無関係に、この材 料はパッド５０とトレース４４との間に 電気的連続性を維持することが必要である。孔部４８を通って延長している導体 ５２（第６図参照）を提供する現時点で好ましい方法は、該孔部の内壁に適当な 金属を付着させて達成される。 接近容易な平面のＴ結線からトレース４４にそってそして孔部４８中の導体５ ２にそって外部端部５０に、連続した導電性を提供することは、適当な方法によ って達成し得る。このような一つの方法は電気メッキ法である。頂部層３０がチ ッ化アルミニウム（セラミック）から形成されている場合、該セラミック材料上 に非常に薄い金属の「播種用」（ｓｅｅｄｉｎｇ）層を形成するために、予備の 「無電気性の」工程を達成する必要がある。次いで電気メッキ（電解）工程にお けるカソードとして、種金属（ｓｅｅｄｅｄ ｍｅｔａｌ）が適用可能である。 該電気メッキ工程は、金属導体を所望の程度まで厚くするために採用される。ト レース４４、孔部４８の壁部上の金属導体、およびパッド５０は、該播種層用工 程および電気メッキ工程によって同時に形成し得る。 該層３０上のそして該層を通る連続した導電性を提供する、他の可能な方法は 金属スパッタリング法である。該層３０が充分に薄くそして孔部４８が充分に大 きい場合に、この方法は実用的である。金または銅等の第一の導電性金属上にス パッタリングする前に、チタンータングステン等の接着金属層が誘電性表面上に スパッターされる。更に他の可能な方法は、該孔部４８を導電性材料にて充填す ることであろう。 前記のようにトレース４４と組合わせて孔部４８を採用することによって、近 接可能平面の連結をＴ結線とすることが可能となる。該Ｔ結線は、信頼性のある 導体接合として好ましい。しかし、積重ね体の近接可能平面上の金属化ストリッ プを、キャップ層３０の外部表面４２まで延長し、そして次に外部表面４２上の トレースまで直接に達する包み式連結を採用することも可能であろう。この場合 には孔部４８は不要となる。このような導電方法において、リード 用端部の配置用に外部表面４２の全領域が有効である、本発明の重要な領域的利 点は保持される。 第２図に示すパンケーキ型積重ね体の頂部のように、リード用端部５０を有す る表面が露出している場合、パッド５０への外部回路の接近は例えば電線結合に よって容易に達成される。外部回路が積重ね体の底部に連結される場合には、直 接のハンダ付等の表面設置技術が、米国特許４，７０６，１６６号のようにして 採用し得る。リード用導体が頂部および底部のキャップ層の両者に設置し得る。 積重ね体の非露出の端部表面上にリード用端部を形成する場合、露出した表面上 にこのような端部を形成する場合と同じ領域的利点が得られる。 外部回路の接近が積重ね体の頂部だけである場合、積重ねチップ標準品の底部 層にもセラミック層を使用するのが望ましい。大型積重ね体に実施される工程の 一つ（前記のＩＳＣ−３０参照）は、接近可能な平面をポリイミド等の材料にて 不動態化する前に、該接近可能な平面から若干の半導体材料をエッチングして除 去することである。このシリコンエッチング工程は、チッ化アルミニウム材料を 有意にはエッチングしない。各短型積重ね体の頂部および底部の両者にチッ化ア ルミニウム層が配置される場合、エッチング工程後に対称的な接近可能な平面が 存在するであろう。大型積重ね体から隣接する小型積重ね体を分離することは同 一材料から形成された層の分離に関与する事実から、他の利点が得られる。最終 のラップ仕上げ処理によって達成される接近可能な平面の平坦化によって、セラ ミックの層は積重ね体の接近可能平面から突出しないことが理解される。 本出願に開示された方法および構造が本明細書のはじめの導入部分に要約した 有意義な機能的利点を提供することは、上記の記述から明らかである。 本発明の請求の範囲は、開示した特定の態様ならびに従来技術に 関連して記述した発明の概念の両者を、包含することを意図するものである。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ Ｈ０１Ｌ 25/18

Claims (1)

1. 【特許請求の範囲】 １． 下記の構成部材を含むことを特徴とする、接近可能な平面を有しそして埋 設された一体化回路（ＩＣ）を含有する、直角平行六面体を形成する層の一体化 積重ね体： ＩＣチップを設備した複数個の層、該各層はその接近可能な平面に多数個の電 気リード材を有する； 該積重ね体の一端部に存在するキャップ層；該キャップ層は誘電性材料から形 成され、そして内部表面と外部表面との間に延長している複数個の孔部を有する ； 該キャップ層の内部表面上の複数個のトレース材、各トレース材は孔部から該 接近可能な平面に達している； 該孔部の一つにそれぞれ配置されている、キャップ層の外部表面上の複数個の 端子； 各孔部を通って延長してトレース材を端子に連結する導電性材料；および 一個または二個以上のＩＣ層の各電気リード材に各トレース材を連結する、該 接近可能な平面上の導電性材料。 ２． 該ＩＣチップ層を形成する材料の熱膨張係数と近似した熱膨張係数を、該 キャップ層の材料が有する、請求の範囲第１項の層の一体化積重ね体。 ３． 該ＩＣチップ層を形成する材料がシリコンでありそして該キャップ層を形 成する材料がチッ化アルミニウムである、請求の範囲第２項の層の一体化積重ね 体。 ４． 第一のキャップ層から離れて該積重ね体の他端部に配置されている第二の キャップ層を更に含有し、その結果該積重ね体の両端部が誘電性材料からなる層 によって被覆されている、請求の範囲第１項の層の一体化積重ね体。 ５． 連続的な金属化処理が各トレース材、該孔部を通る導電体お よび端子によって達成され、そして該連続的金属化処理が電気メッキ法によって 該キャップ層上に形成されている、請求の範囲第１項の層の一体化積重ね体。 ６． 該電気メッキ工程が、該誘電性材料上に薄い金属の播種用の層を無電気的 に形成する工程、および該金属化部分を所望の厚さにする引続く電解メッキ工程 を含む、請求の範囲第５項のチップを含む層の一体化積重ね体。 ７． 下記の構成部材を含むことを特徴とする、接近可能な平面を有しそして埋 設された一体化回路（ＩＣ）を含有する、直角平行六面体を形成する層の一体化 積重ね体： ＩＣチップを設備した複数個の層、該各層はその接近可能な平面に多数個の電 気リード材を有する; 誘電性の内部および外部の表面を有するキャップ層； 外部回路との連結に用いられる、該キャップ層の外表面に形成された端子; 該接近可能な平面上に形成されそして該チップ層上の電気リード材に連結され た導電体；および 該接近可能な平面上の導電体を該キャップ層の外部表面上の個々の端子に連結 する導電体。 ８． 下記の構成を更に特徴とする、請求の範囲第７項の層の一体化積重ね体： 該キャップ層はその内部表面からその外部表面上の個々の端子に延長している 複数個の孔部を有し； 複数個の導電体が該キャップ層の内部表面上に形成されており、各導電体は該 孔部の一つから該積重ね体の接近可能平而上の導体に達しており；そして 導電体は該キャップ層中の孔部を通って延長しており、該各導電体は該キャッ プ層の内部表面上に形成された導電体の一つを該層の外部表面上に形成された端 子の一つと連結している。 ９． 下記の工程を含むことを特徴とする、電子回路パッケージの製造方法： ＩＣチップから形成される複数個の層を積重ねる工程、該各層は埋設されたＩ Ｃ回路を有しそして該層端部に延長しているリード材を有し、そして該層のリー ド材を有する端部は接近可能な積重ね体の平面を構成している； 平らな内部表面および平らな外部表面を有する、誘電性材料の端部層を形成す る工程； 該端部層を通って延長している孔部を形成する工程； 該端部層の内部表面上に導電体を形成する工程、該各導電体は該積重ね体の接 近可能平面に該孔部の一つを連結している； 該端部層の外部表面上に端子を形成する工程、該各端子は該孔部の各一つに配 置されている； 各端子から該積重ね体の接近可能平面に達する連続した電気伝導を得るために 、該端部層中の孔部を通って延長している導電体を形成する工程； 複数個のＩＣチップ層に該端部層を付加する工程；および 該端部層を含有する一体化した層の積重ね体を形成する工程。