JPH08502631A - 半導体チップを3次元で相互接続する方法及びこれによって得られる部品 - Google Patents

半導体チップを3次元で相互接続する方法及びこれによって得られる部品

Info

Publication number
JPH08502631A
JPH08502631A JP7506783A JP50678395A JPH08502631A JP H08502631 A JPH08502631 A JP H08502631A JP 7506783 A JP7506783 A JP 7506783A JP 50678395 A JP50678395 A JP 50678395A JP H08502631 A JPH08502631 A JP H08502631A
Authority
JP
Japan
Prior art keywords
stack
wafers
leads
pad
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7506783A
Other languages
English (en)
Inventor
クリスチャン バル
Original Assignee
トムソン−セーエスエフ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トムソン−セーエスエフ filed Critical トムソン−セーエスエフ
Publication of JPH08502631A publication Critical patent/JPH08502631A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06517Bump or bump-like direct electrical connections from device to substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06551Conductive connections on the side of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06575Auxiliary carrier between devices, the carrier having no electrical connection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06579TAB carriers; beam leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06582Housing for the assembly, e.g. chip scale package [CSP]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 本発明の方法によれば、各々が1つ又はそれ以上の半導体チップで形成されるウエハ(P)が、チップのパッド(Pc)に接続されかつ積重ね体の側面に向かう例えばワイヤであるリード(F)を備えるようになされ(11)、次いでチップが積重ねられ(12)、その後選択的に除去可能な材料(40)内に埋封される(13)。次に、上述したリードの断面が露出するように積重ね体の側面が切断され(14)、これらリードを電気的に相互接続するための接続体(Cx)が積重ね体の面上に形成され(15)、次いで埋封材料が選択的に除去される(16)。

Description

【発明の詳細な説明】 半導体チップを3次元で相互接続する方法及びこれによって得られる部品 本発明は、半導体チップを3次元で相互接続する方法及びこれによって得られ る電子部品に関する。各チップは、例えば、電子部品、集積回路又はセンサを含 んでおり、全体として例えばマイクロ機械を構成可能なものである。 最近の民生用及び軍事用の両方の電子システムの構成は、さらに多くの回路が 使用されるためにコンパクト化へのより強い要望を考慮に入れなければならない 。 これを考慮に入れて、例えばトムソンCSFによって出願された仏国特許出願 第2,670,323号に記載されているように、いわゆる「3次元」(3D) と呼ばれる集積回路の積層体(積重ね体)を製造することが提案されている。こ の構造によれば、複数の半導体チップは、その積重ね体の側面に向かって伸びた 接続ワイヤを設けた後に積重ねられ、次いで、例えば樹脂内に埋封されることに よってこれらは共に統合固定され、その後、チップの相互接続が積重ね体の側面 上でなされる。 本発明の目的は、得られる3D部品が例えば宇宙のごとき過酷な環境における より厳しい仕様に適合できるように、この処理を修正することにある。この目的 は、特に、半導体チップが樹脂内に最終的に埋封されるのを避 けることによって達成される。即ち、これによって高い周波数においてより優れ た性能が得られ、さらに温度変化中にチップに与えられる機械的なストレスが減 少せしめられる。 より詳細には、本発明の方法によれば、各々が1つ又はそれ以上の半導体チッ プで形成されるウエハが、チップのパッドに接続されかつ積重ね体の側面に向か う例えばワイヤであるリードを備えるようになされ、次いでチップが積重ねられ 、その後選択的に除去可能な材料内に埋封される。次に、上述したリードの断面 が露出するように積重ね体の側面が切断され、これらリードを電気的に相互接続 するための接続体が積重ね体の面上に形成され、次いで埋封材料が選択的に除去 される。 本発明の他の目的、構成及び効果は、次の添付の図面に示されかつ例として与 えられた以下の記載により明らかとなるであろう。 図1は、本発明の方法の一実施例を示しており、 図2aは、本発明の方法における第1のステップの実施態様の展開透視図であ り、 図2bは、図2aの部分断面図であり、 図3、図4、図5a及び図5bは、本発明の方法における第1のステップの種 々の実施態様を示しており、 図6は、上述した実施態様の1つに基づいて得られる積重ね体の断面図であり 、 図7は、その面を切断して得られる積重ね体を示して おり、 図8a及び図8bは、埋封材料を除去して得られる積重ね体の2つの変更実施 態様を示しており、 図8cは、上述した図の変更態様を示している。 これら種々の図において、同一の参照番号は同一の要素に関している。さらに 、より分かり易くするため、図面は実尺ではない。同様に、単純化するため、以 下の記述は、積重ねられたウエハの各々がただ1つの半導体チップからなる場合 である。しかしながら、本発明が各ウエハ又は基板が数個のチップからなる場合 にも適用可能であることはもちろんである。 図1は、従って、本発明の方法の1つの実施例を説明するものである。 11で示された第1のステップは、積重ねしようとする半導体チップの各パッ ドにリードを電気的に接続することからなる。 このステップは、種々の方法で実行可能である。 第1の実施態様が図2a及び図2bに表わされている。図2aは、数個の、例 えば2つのチップ及びそれらの接続手段の展開斜視図であり、図2bは、単一の チップ及びその接続手段の断面図である。 図2aにおいては、従って、2つのチップがPで表わされている。任意の集積 回路、例えばメモリ、が例えばこれらチップの各々内に形成されている。例えば 図に表されているように配置されたパッドPcが、チップPの 2つのエッジの近傍のチップPの表面か又はチップの面のうちの1つの表面全体 にわたって現れている。これらパッドPcは、チップ内の回路と外部との電気的 な接続を可能とする。 各チップの接続手段は、チップPがその中心に置かれるであろうフレームの形 態の電気絶縁性の基板又はフィルム21と、基板21上に配置された導電性堆積 体又は導電性トラック(導電路)22と、チップのパッドPc及び基板21のト ラック22間を接続する、例えばワイヤ又はストリップ等の電気的リードFとを 備えている。 図3は、チップPの接続手段の他の実施態様を断面で示している。 この実施態様によれば、ここではフレームよりもむしろプレートの形態である 、23で示す電気絶縁性基板が用いられている。この基板23上には、導電層2 5によってチップPが配置されている。 前述した例と同様に、基板23は金属リード又はトラック24を担持しており 、チップPの各パッドPcは例えばワイヤであるリードFによってトラック24 に接続されている。 図4は、半導体チップのパッド用接続手段のさらに他の実施態様を表わしてい る。 この図にもパッドPcを備えたチップPが示されている。この例における接続 は、TAB(テープオートマチックボンディング)として公知の技術を利用して いる。 この技術によれば、チップPは、フレームの形態の電気絶縁性フィルム26によ って囲まれている。フィルム26は、パッドPcの列と直角となるようにフレー ム26にオーバーハングした比較的硬い導電ストリップ27を担持している。ス トリップ27の一部は、上述したリードFの役割を果たすべくフレーム26を越 えて伸長している。パッドPcは、バンプを形成するように、付加的な導電層2 8によって補強されている。全てのバンプは、1回又はそれ以上の処理によって ストリップ27に接続される。 図2a〜図4に説明されている種々の実施態様において、リードFを担持する 絶縁性基板(21、23、26)は例えば有機材料で形成される。 図5aは、チップPのパッドへのリードの接続手段の他の実施態様を表わして いる。 チップの上面全体にわたって分布配置されたパッドPcを担持するチップPが 、この図においては断面で示されている。パッドPcの各々は、バンプを形成す るように、非常に厚い導電材料29によって覆われている。このチップPの接続 手段はここでは例えばセラミック(例えば、アルミナ、窒化アルミニウム又はダ イアモンド等)で形成される電気絶縁性支持体30からなっている。この支持体 30は、この支持体30の下面32及び上面31上にそれぞれ形成された金属堆 積体36及び37の形態のリードを担持している。これら2つの面は、例 えば、支持体30を厚み方向に貫通して形成された金属孔33によって導通して いる。リード36及び37は、バンプ29に接続されており、これによってパッ ドPcを支持体30の周囲へ接続させている。 この実施態様においては、上述のリードFの役割を果たすのがトラック36及 び37である。より単純化するために、以下「リード」とは、リードF又はトラ ック36、37を区別なしに示すものとする。 本発明の方法における次のステップ(12)は、接続手段を備えたチップを次 々に積重ねることにある。必要であれば、スペーサ又はシムを積重ね体のチップ 間に付加する。 図5bは、例えば、図5aに示すようにして形成された、2つのチップ及びそ れらの接続手段の積重ね体を表わしている。 2つのチップPが従って図5bに示されている。各チップは、支持体30に担 持されたトラックにバンプ29によって接続されたパッドPcをその上面に担持 している。支持体30は、一例として、ここでは2つの層34及び35からなる 多層で構成可能である。接続経路の設定を容易にするため、リード36及び37 が、支持体30の上面及び中間面にそれぞれ位置しており、これによって下面に はいかなるトラックも存在しない。 パッドPcを担持していない、チップPの下面は、同様に一例として、金属バ ンプ38を備えている。これら 金属バンプ38は、チップの下側の支持体30によって担持された金属パッド3 9と対向するようになされている。この組み合わせ体は、チップと支持体とのセ ンタリングを容易にするためになされている。即ち、公知のように、要素(バン プ及びパッド)38及び39がそれらの融点まで加熱された時に、生じた表面張 力によってそれらの自動位置合わせ(セルフセンタリング)が促進されるのであ る。 この実施態様の効果は、セルフセンタリングの可能性以外に、チップ上に高密 度でパッドを形成できる点にある。 次のステップ(図1の13)は、前述のごとくして得られた積重ね体を、その 後に選択的に除去可能な補助材料内に埋封することからなる。 この種の材料は、例えば樹脂、感光性樹脂等の有機材料であり得る。重合が埋 封材料のその後の除去を妨げないのであれば、必要に応じて、最小限の機械的な 結合を与えるために、埋封材料は重合することができる。 図6は、ステップ11が例えば図2a及び図2bに示したように実行された場 合に、このような処理によって得られる結果を表わしている。 例えば5つのチップPの積重ね体が図6に表わされている。各チップは、チッ プPのパッドPcがワイヤFによって接続されているトラック22を担持する絶 縁性フレーム21によって囲まれている。この例では、シム又 はスペーサ41がフレーム21間に配置されている。断面で示されているが理解 を容易にするためにハッチングが描かれていない例えば樹脂等の材料40によっ て、全体が覆われかつ埋封されている。変更態様においては、シム41はチップ P自体の間に配置され、最終的な積重ね体内にそのまま存在している。この変更 態様は、最終的な積重ね体を機械的に硬くするため及び/又は熱に対して適応さ せるために効果的である。 次のステップ(図1の14)は、積重ね体の側面にチップPのパッドPcに接 続されているリード(リードF又はトラック36〜37)の断面を露出させるた めに積重ね体のそれら面を、実施態様に応じて切断又は研磨することによって処 理することからなる。 図2b、図3、図4又は図6の実施態様においては、この処理は、破線Cに沿 って、換言すればチップPのパッドPcとリードFがその一端に接続されている トラックとの間のリードFのレベルで、切断することからなる。図6により特定 的に示されているように、この切断は、後に除去される埋封材料40以外の有機 材料を積重ね体に残留させずにスペーサ41及びフレーム21を除去する効果を 有するものである。これは、図2及びず4の実施態様においてその通りである。 図5a又は図5bに示した実施態様において、このステップ14は、トラック 36及び37の断面を露出させるために、前もって切断又は単なる研磨を行うこ とから なり得る。 この処理の結果が図7に表わされている。 切断後の積重ね体は、例えば同図に示すように矩形の平行六面体形状であるが 、これは、矩形ではない平行六面体形状、直角若しくは斜めの円柱形状、又は他 のいかなる形状であってもよい。積重ね体の外側表面は、埋封材料40と内側に 存在しておりこの埋封材料40に端面を合わせたリード(F、36、37)の断 面とによって構成される。リードの断面は、同図では、ワイヤの例として円形で あるが、ストリップの例では矩形である等、他の任意の形状であり得る。 次のステップ(図1の15)は、積重ね体の外側表面上に、リード(F、36 、37)の断面に電気的に接続される接続体を形成することからなる。 これら接続体は種々の方法で形成可能である。例えば、例えば金属である導電 層を公知の任意の方法(化学的又は電気的デポジション、真空デポジション、そ の他)でデポジットし、接続体を形成すべくこの層を前述した特許出願に記載さ れているようにレーザによって又はフォトリソグラフィによってエッチングする ことによって形成可能である。また、シルクスクリーン法又はレーザを用いるこ とによって、導電性のトラックを直接的にデポジットすることによっても形成で きる。後者のレーザを用いる技術においては、積重ね体が有機金属材料内に浸漬 され、接続体として所望のパターンに従ってレーザ 照射された部分を除いた有機金属材料が除去される。公知のように、レーザは、 有機金属材料の構成間の化学結合を変えることによって、金属を積重ね体に接着 させることができる。この方法によって、例えばパラジウム又は銅をデポジット することができる。得られた導体層の厚さが不十分の場合には、任意の公知技術 を用いてその層上にさらに積層することにより、その厚さを増大させることがで きる。 ある変更態様において、ステップ14及び/又は15では、リード(F、36 、37)が積重ね体の側面に端面を合わせられるのではなく、その側面から突出 するように構成される。これは、例えばレーザ又は後述する方法によって、例え ば側面のリードの回りにピット若しくは凹部を形成するか又は数個のリードを結 合する溝を形成することによって実行される。この変更態様は、ステップ15に よる接続体を容易に形成することができ、及び/又はその品質を向上させること ができる。一例として、埋封材料が感光性樹脂である場合に、ステップ15によ る接続体及びリード(F、36、37)の断面間の電気的接触を補強するために 、以下のようにして溝が形成される。ステップ14の後、リードは、積重ね体の 側面に端面を合わせられる。次いで、感光性樹脂が接続体として要求されるパタ ーンに従って照射される。この樹脂は、照射された部分のみがこれに続く溶解処 理において侵蝕されるようなものに適切に選択される。これによ って、リードの端を露出しておりかつ接続体のパターンに応じた浅い溝(一般に 約10マイクロメータのオーダ)が得られる。その結果、これに続く処理で得ら れる接続体は、リードの断面部のみならずリード全体にわたって接着することが できる。 次のステップ(図1の16)は、埋封材料40を選択的に除去することからな る。 これは、液体又はガス状の特別の溶剤によってなされる。一例としては、感光 性樹脂を除去するために、アセトン又は酸素プラズマを使用することができる。 図8aは、これも一例として図2a及び図2bに示す実施態様の場合の埋封材 料を除去した後の積重ね体を示す斜視図である。 図8aには、3つのチップPとリードFが接続されたそれらチップのパッドP cとが示されている。同図においては、単なる説明用としてリードFがワイヤ及 びストリップの両方の形態で示されているが、一般には、積重ね体がワイヤのみ 又はストリップのみと共に形成されるであろうことは理解できるであろう。複数 のリードFは、例えばより幅広のストリップの形態の垂直接続体Cxによって互 いに接続されている。 図8bは、図8aと同様であるが、図5a及び図5bの実施態様に対応するも のである。 トラック36及び/又は37は、絶縁性基板30にさらに支持された垂直接続 体Cxによって共に接続されて いる。 支持体30に平行な面内のこの支持体の断面図である図8cに示されている実 施態様において、リード又はトラック36、37間に垂直接続体を設けたい場合 、絶縁性支持体30は、金属化され(43)かつ一列に整列された半孔(スプラ イン溝とも称される)42を具備することができる。 垂直接続体Cxとの電気的接触は、金属化部43の2つのエッジ44及び45 に沿ってなされ、これによって接触する断面積が増大することによりより優れた 電気的接触が得られる。 以上の処理により、埋封材料が除去されかつこれらの特定の実施態様において あらゆる有機材料が除かれた積重ね体が得られる。この積重ね体においては、チ ップはそれらの電気的接続体(F、36、37、Cx)によって機械的に支持さ れており、基板(30)はこれら接続体をおそらくはスペーサ(41)により適 切に支持している。 他の実施例においては、本発明の方法は、付加的なステップ(図1の17)を 含むことができる。このステップでは、前述のようにして得た積重ね体の外側を 例えば酸化シリコン等の好ましくは無機材料の電気的絶縁層で被覆される。この 被覆により、腐食が防止できかつアセンブリの機械的な凝集力を補強することが できる。この絶縁層は、例えばプラズマ活性ガス相内で化学的にデポ ジットすることができる。この技術は、PECVD(プラズマエンハンストCV D)として公知であり、低温度(一般に100〜150℃)で処理できるという 有利な点がある。 以上、機械的に互いに固定されしかも埋封材料や有機接着剤を含まない、複数 の半導体チップを3次元に積重ねてなる部品について記載した。この構成によれ ば、積重ね体内にマイクロモータ又は可動部を含むセンサを搭載したウエハを内 蔵することができる。さらに、半導体材料の温度膨張係数と有機埋封材料の温度 膨張係数とが通常は非常に異なるため、半導体チップの破壊を招く原因となるス トレスが発生するごとき温度変化に対しても、この構成がより優れた機械的接着 力を有することも効果の1つである。従って本発明による部品は、非常に高い信 頼性を要求されるような及び/又は著しい温度変化を受けるような環境下におい て使用可能である。さらに本発明によれば、種々のリードは、埋封材料ではなく 空気に囲まれているので、リード間に存在する媒体の誘電率(ε)に応じた値と なる、リード間のストレイキャパシタンスが非常に低くなる(一般にエポキシ樹 脂でε=4、空気がε=1)。このため、本発明による部品はより高い周波数で 動作可能となる。さらに、埋封材料のない又は適切であれば支持体部分のない本 発明による3D部品が、これらを含む同じタイプの部品に比して寸法を小さくで きることはもちろんである。
───────────────────────────────────────────────────── 【要約の続き】

Claims (1)

  1. 【特許請求の範囲】 1.半導体チップを相互接続するためのパッドを有する1つ又はそれ以上の該半 導体チップを備えたウエハを3次元で相互接続する方法であって、 前記ウエハのパッド(Pc)にリード(F、36、37)を接続するステップ (11)と、 前記ウエハ(P)を積重ねるステップ(12)と、 選択的に除去可能な材料(40)によって該積重ね体を埋封するステップ(1 3)と、 前記リードを露出するために前記積重ね体の面を処理するステップ(14)と 、 前記リードを相互接続するために、前記積重ね体の面上に接続体(Cx)を形 成するステップ(15)と、 前記埋封材料を除去するステップ(16)との一連のステップを備えたことを 特徴とする方法。 2.前記第1のステップ(11)の際に前記ウエハ(P)の各々が導電性堆積体 (22)を担持する電気絶縁性材料のフレーム(21)の内側に配置されており 、前記リード(F)が前記パッド(Pc)及び前記導電性堆積体間に接続されて おり、前記第4のステップ(14)の際に前記積重ね体の面が前記フレームを除 去するように処理されることを特徴とする請求項1に記載の方法。 3.前記第1のステップ(11)の際に前記ウエハ(P )の各々が導電性堆積体(24)を担持する電気絶縁性材料のプレート(23) 上に配置されており、前記リード(F)が前記パッド(Pc)及び前記導電性堆 積体間に接続されていることを特徴とする請求項1に記載の方法。 4.前記第1のステップ(11)の際に前記ウエハ(P)の各々が電気絶縁性材 料のフレーム(26)の内側に配置されており、前記フレーム(26)が前記パ ッド(Pc)の上まで伸びて該パッドと接続されるように該フレームを越えて伸 長する(F)導電性ストリップ(27)を担持しており、前記第4のステップ( 14)の際に前記積重ね体の面が前記フレームを除去するように処理されること を特徴とする請求項1に記載の方法。 5.前記第1のステップ(11)の際に前記各ウエハの前記パッド(Pc)がバ ンプ(29)によって被覆されており、電気絶縁性基板(30)がパッドを担持 する前記ウエハの面の上に配置されており、該基板がその上面及び下面上に前記 バンプに接続された金属堆積物(36、37)を担持しており、前記第4のステ ップ(14)の際に前記積重ね体の面が前記金属体積物の面を合わせるように処 理されることを特徴とする請求項1に記載の方法。 6.ウエハ(P)の各々が前記パッド(Pc)を担持していないその面の1つに 形成された第2の一連のバンプ(38)をさらに備えており、前記積重ね体内で 隣接するウエハに割り付けられた基板(30)が前記第2の一連のバンプに接続 されるパッド(39)を担持していることを特徴とする請求項5に記載の方法。 7.前記基板(30)の各々がそれらの側面に形成された金属化半孔(42、4 3)を備えており、積重ね体の接続体(Cx)が形成されかつこれら半孔に接触 せしめられることを特徴とする請求項5又は6に記載の方法。 8.前記第5のステップの際に前記積重ね体内に接続体(Cx)のパターンに従 って溝が形成され、該溝が前記リードの端を露出させることを特徴とする請求項 1に記載の方法。 9.積重ねの際にスペーサ(41)が前記ウエハ間に配置されることを特徴とす る請求項1に記載の方法。 10.前記積重ね体を無機材料の電気絶縁性層によって被覆するステップ(17 )をさらに備えたことを特徴とする請求項1から9のいずれか1項に記載の方法 。 11.半導体チップを相互接続するためのパッドを有す る1つ又はそれ以上の該半導体チップを備えたウエハをが相互接続された部品で あって、積重ねられた複数のウエハ(P)と、前記ウエハのパッド(Pc)に接 続されておりかつ前記積重ね体の面まで伸長しているリード(F、36、37) と、前記積重ね体の面上に配置されており、前記リードを相互接続しかつ前記ウ エハの支持体を形成するための接続体(Cx)とを備えたことを特徴とする部品 。
JP7506783A 1993-08-13 1994-08-05 半導体チップを3次元で相互接続する方法及びこれによって得られる部品 Pending JPH08502631A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR9309964A FR2709020B1 (fr) 1993-08-13 1993-08-13 Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant.
FR93/09964 1993-08-13
PCT/FR1994/000986 WO1995005677A1 (fr) 1993-08-13 1994-08-05 Procede d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en resultant

Publications (1)

Publication Number Publication Date
JPH08502631A true JPH08502631A (ja) 1996-03-19

Family

ID=9450196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7506783A Pending JPH08502631A (ja) 1993-08-13 1994-08-05 半導体チップを3次元で相互接続する方法及びこれによって得られる部品

Country Status (8)

Country Link
US (1) US5637536A (ja)
EP (1) EP0638933B1 (ja)
JP (1) JPH08502631A (ja)
KR (1) KR950703793A (ja)
CA (1) CA2146868A1 (ja)
DE (1) DE69420917T2 (ja)
FR (1) FR2709020B1 (ja)
WO (1) WO1995005677A1 (ja)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5354695A (en) 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
US5985693A (en) * 1994-09-30 1999-11-16 Elm Technology Corporation High density three-dimensional IC interconnection
US6714625B1 (en) * 1992-04-08 2004-03-30 Elm Technology Corporation Lithography device for semiconductor circuit pattern generation
US6329711B1 (en) 1995-11-08 2001-12-11 Fujitsu Limited Semiconductor device and mounting structure
US6159770A (en) * 1995-11-08 2000-12-12 Fujitsu Limited Method and apparatus for fabricating semiconductor device
US6072239A (en) 1995-11-08 2000-06-06 Fujitsu Limited Device having resin package with projections
US6376921B1 (en) 1995-11-08 2002-04-23 Fujitsu Limited Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame
US6861290B1 (en) * 1995-12-19 2005-03-01 Micron Technology, Inc. Flip-chip adaptor package for bare die
US5817530A (en) * 1996-05-20 1998-10-06 Micron Technology, Inc. Use of conductive lines on the back side of wafers and dice for semiconductor interconnects
US5778522A (en) * 1996-05-20 1998-07-14 Staktek Corporation Method of manufacturing a high density integrated circuit module with complex electrical interconnect rails having electrical interconnect strain relief
US5915167A (en) * 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory
US6551857B2 (en) 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
USRE43112E1 (en) 1998-05-04 2012-01-17 Round Rock Research, Llc Stackable ball grid array package
US6072233A (en) 1998-05-04 2000-06-06 Micron Technology, Inc. Stackable ball grid array package
US6121576A (en) * 1998-09-02 2000-09-19 Micron Technology, Inc. Method and process of contact to a heat softened solder ball array
JP3575001B2 (ja) 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
USRE40112E1 (en) 1999-05-20 2008-02-26 Amkor Technology, Inc. Semiconductor package and method for fabricating the same
JP3398721B2 (ja) 1999-05-20 2003-04-21 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
JP2001077301A (ja) * 1999-08-24 2001-03-23 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
FR2802706B1 (fr) * 1999-12-15 2002-03-01 3D Plus Sa Procede et dispositif d'interconnexion en trois dimensions de composants electroniques
KR20010064907A (ko) * 1999-12-20 2001-07-11 마이클 디. 오브라이언 와이어본딩 방법 및 이를 이용한 반도체패키지
US6414396B1 (en) 2000-01-24 2002-07-02 Amkor Technology, Inc. Package for stacked integrated circuits
FR2805082B1 (fr) 2000-02-11 2003-01-31 3D Plus Sa Procede d'interconnexion en trois dimensions et dispositif electronique obtenu par ce procede
KR100559664B1 (ko) 2000-03-25 2006-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지
US6452278B1 (en) 2000-06-30 2002-09-17 Amkor Technology, Inc. Low profile package for plural semiconductor dies
US6552416B1 (en) 2000-09-08 2003-04-22 Amkor Technology, Inc. Multiple die lead frame package with enhanced die-to-die interconnect routing using internal lead trace wiring
US6885106B1 (en) 2001-01-11 2005-04-26 Tessera, Inc. Stacked microelectronic assemblies and methods of making same
US20020117753A1 (en) * 2001-02-23 2002-08-29 Lee Michael G. Three dimensional packaging
US6542376B1 (en) * 2001-03-30 2003-04-01 L-3 Communications Corporation High density packaging of electronic components
US6748994B2 (en) * 2001-04-11 2004-06-15 Avery Dennison Corporation Label applicator, method and label therefor
US20030002267A1 (en) * 2001-06-15 2003-01-02 Mantz Frank E. I/O interface structure
US20020190367A1 (en) * 2001-06-15 2002-12-19 Mantz Frank E. Slice interconnect structure
US20050156322A1 (en) * 2001-08-31 2005-07-21 Smith Lee J. Thin semiconductor package including stacked dies
US6573461B2 (en) 2001-09-20 2003-06-03 Dpac Technologies Corp Retaining ring interconnect used for 3-D stacking
US6573460B2 (en) * 2001-09-20 2003-06-03 Dpac Technologies Corp Post in ring interconnect using for 3-D stacking
US7335995B2 (en) * 2001-10-09 2008-02-26 Tessera, Inc. Microelectronic assembly having array including passive elements and interconnects
WO2003032370A2 (en) * 2001-10-09 2003-04-17 Tessera, Inc. Stacked packages
US6977440B2 (en) * 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
FR2832136B1 (fr) * 2001-11-09 2005-02-18 3D Plus Sa Dispositif d'encapsulation hermetique de composant devant etre protege de toute contrainte
JP4159778B2 (ja) * 2001-12-27 2008-10-01 三菱電機株式会社 Icパッケージ、光送信器及び光受信器
US6765288B2 (en) * 2002-08-05 2004-07-20 Tessera, Inc. Microelectronic adaptors, assemblies and methods
WO2004015764A2 (en) 2002-08-08 2004-02-19 Leedy Glenn J Vertical system integration
US7053485B2 (en) * 2002-08-16 2006-05-30 Tessera, Inc. Microelectronic packages with self-aligning features
US7294928B2 (en) * 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
US7071547B2 (en) * 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
AU2003279215A1 (en) * 2002-10-11 2004-05-04 Tessera, Inc. Components, methods and assemblies for multi-chip packages
US6856010B2 (en) * 2002-12-05 2005-02-15 Staktek Group L.P. Thin scale outline package
US20040207990A1 (en) * 2003-04-21 2004-10-21 Rose Andrew C. Stair-step signal routing
FR2857157B1 (fr) * 2003-07-01 2005-09-23 3D Plus Sa Procede d'interconnexion de composants actif et passif et composant heterogene a faible epaisseur en resultant
US7071012B2 (en) * 2003-07-05 2006-07-04 Micron Technology, Inc. Methods relating to the reconstruction of semiconductor wafers for wafer-level processing
US7061121B2 (en) 2003-11-12 2006-06-13 Tessera, Inc. Stacked microelectronic assemblies with central contacts
DE102004008135A1 (de) * 2004-02-18 2005-09-22 Infineon Technologies Ag Halbleiterbauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
FR2875672B1 (fr) * 2004-09-21 2007-05-11 3D Plus Sa Sa Dispositif electronique avec repartiteur de chaleur integre
FR2884049B1 (fr) * 2005-04-01 2007-06-22 3D Plus Sa Sa Module electronique de faible epaisseur comprenant un empilement de boitiers electroniques a billes de connexion
FR2894070B1 (fr) * 2005-11-30 2008-04-11 3D Plus Sa Sa Module electronique 3d
FR2895568B1 (fr) * 2005-12-23 2008-02-08 3D Plus Sa Sa Procede de fabrication collective de modules electroniques 3d
KR100761468B1 (ko) * 2006-07-13 2007-09-27 삼성전자주식회사 반도체 장치 및 그 형성 방법
US7999383B2 (en) 2006-07-21 2011-08-16 Bae Systems Information And Electronic Systems Integration Inc. High speed, high density, low power die interconnect system
US7545029B2 (en) * 2006-08-18 2009-06-09 Tessera, Inc. Stack microelectronic assemblies
FR2905198B1 (fr) * 2006-08-22 2008-10-17 3D Plus Sa Sa Procede de fabrication collective de modules electroniques 3d
FR2911995B1 (fr) * 2007-01-30 2009-03-06 3D Plus Sa Sa Procede d'interconnexion de tranches electroniques
US9466545B1 (en) 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
US7763983B2 (en) * 2007-07-02 2010-07-27 Tessera, Inc. Stackable microelectronic device carriers, stacked device carriers and methods of making the same
FR2923081B1 (fr) * 2007-10-26 2009-12-11 3D Plus Procede d'interconnexion verticale de modules electroniques 3d par des vias.
CN102144176B (zh) * 2008-09-08 2013-11-06 皇家飞利浦电子股份有限公司 具有转换片和互连层堆栈的辐射探测器的生产方法
FR2940521B1 (fr) 2008-12-19 2011-11-11 3D Plus Procede de fabrication collective de modules electroniques pour montage en surface
FR2943176B1 (fr) 2009-03-10 2011-08-05 3D Plus Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee
US8012802B2 (en) * 2010-02-04 2011-09-06 Headway Technologies, Inc. Method of manufacturing layered chip package
FR3048123B1 (fr) * 2016-02-19 2018-11-16 3D Plus Procede d'interconnexion chip on chip miniaturisee d'un module electronique 3d
CN107994011B (zh) * 2016-10-26 2020-06-02 晟碟信息科技(上海)有限公司 半导体封装体和制造半导体封装体的方法
US11031341B2 (en) * 2017-03-29 2021-06-08 Intel Corporation Side mounted interconnect bridges
CN109950209A (zh) * 2017-12-20 2019-06-28 晟碟信息科技(上海)有限公司 具有增强的侧壁平坦度的半导体存储立方体

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3239719A (en) * 1963-07-08 1966-03-08 Sperry Rand Corp Packaging and circuit connection means for microelectronic circuitry
US3746934A (en) * 1971-05-06 1973-07-17 Siemens Ag Stack arrangement of semiconductor chips
FR2456388A1 (fr) * 1979-05-10 1980-12-05 Thomson Brandt Microboitier de circuit electronique, et circuit hybride comportant un tel microboitier
FR2485262A1 (fr) * 1980-06-19 1981-12-24 Thomson Csf Boitier d'encapsulation resistant a de fortes pressions externes
FR2485796A1 (fr) * 1980-06-24 1981-12-31 Thomson Csf Resistance electrique chauffante et tete d'imprimante thermique comportant de telles resistances chauffantes
US4525921A (en) * 1981-07-13 1985-07-02 Irvine Sensors Corporation High-density electronic processing package-structure and fabrication
FR2525815B1 (fr) * 1982-04-27 1985-08-30 Inf Milit Spatiale Aeronaut Substrat composite a haute conduction thermique et application aux boitiers de dispositifs semi-conducteurs
FR2527039A1 (fr) * 1982-05-14 1983-11-18 Inf Milit Spatiale Aeronaut Dispositif de protection d'un dispositif electronique contre les tensions engendrees par un champ electromagnetique
FR2538618B1 (fr) * 1982-12-28 1986-03-07 Inf Milit Spatiale Aeronaut Boitier pour composant electronique comportant un element fixant l'humidite
JPS59205747A (ja) * 1983-05-09 1984-11-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
FR2547113B1 (fr) * 1983-06-03 1986-11-07 Inf Milit Spatiale Aeronaut Boitier d'encapsulation de composant electronique, durci vis-a-vis des radiations
FR2550009B1 (fr) * 1983-07-29 1986-01-24 Inf Milit Spatiale Aeronaut Boitier de composant electronique muni d'un condensateur
US5237204A (en) * 1984-05-25 1993-08-17 Compagnie D'informatique Militaire Spatiale Et Aeronautique Electric potential distribution device and an electronic component case incorporating such a device
FR2591801B1 (fr) * 1985-12-17 1988-10-14 Inf Milit Spatiale Aeronaut Boitier d'encapsulation d'un circuit electronique
US4868712A (en) * 1987-02-04 1989-09-19 Woodman John K Three dimensional integrated circuit package
FR2614134B1 (fr) * 1987-04-17 1990-01-26 Cimsa Sintra Procede de connexion d'un composant electronique pour son test et son montage, et dispositif de mise en oeuvre de ce procede
US5138438A (en) * 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
US5198888A (en) * 1987-12-28 1993-03-30 Hitachi, Ltd. Semiconductor stacked device
EP0354708A3 (en) * 1988-08-08 1990-10-31 Texas Instruments Incorporated General three dimensional packaging
US5075253A (en) * 1989-04-12 1991-12-24 Advanced Micro Devices, Inc. Method of coplanar integration of semiconductor IC devices
US4956695A (en) * 1989-05-12 1990-09-11 Rockwell International Corporation Three-dimensional packaging of focal plane assemblies using ceramic spacers
US5104820A (en) * 1989-07-07 1992-04-14 Irvine Sensors Corporation Method of fabricating electronic circuitry unit containing stacked IC layers having lead rerouting
FR2666190B1 (fr) * 1990-08-24 1996-07-12 Thomson Csf Procede et dispositif d'encapsulation hermetique de composants electroniques.
US5239199A (en) * 1991-01-14 1993-08-24 Texas Instruments Incorporated Vertical lead-on-chip package
FR2674680B1 (fr) * 1991-03-26 1993-12-03 Thomson Csf Procede de realisation de connexions coaxiales pour composant electronique, et boitier de composant comportant de telles connexions.
FR2688629A1 (fr) * 1992-03-10 1993-09-17 Thomson Csf Procede et dispositif d'encapsulation en trois dimensions de pastilles semi-conductrices.
US5343366A (en) * 1992-06-24 1994-08-30 International Business Machines Corporation Packages for stacked integrated circuit chip cubes

Also Published As

Publication number Publication date
US5637536A (en) 1997-06-10
CA2146868A1 (fr) 1995-02-23
DE69420917D1 (de) 1999-11-04
KR950703793A (ko) 1995-09-20
FR2709020B1 (fr) 1995-09-08
EP0638933B1 (fr) 1999-09-29
DE69420917T2 (de) 2000-02-17
FR2709020A1 (fr) 1995-02-17
EP0638933A1 (fr) 1995-02-15
WO1995005677A1 (fr) 1995-02-23

Similar Documents

Publication Publication Date Title
JPH08502631A (ja) 半導体チップを3次元で相互接続する方法及びこれによって得られる部品
JP5621155B2 (ja) 3d電子モジュールをビアにより垂直に相互接続する方法
JP3544974B2 (ja) 一体化積層体
US5104820A (en) Method of fabricating electronic circuitry unit containing stacked IC layers having lead rerouting
US6818998B2 (en) Stacked chip package having upper chip provided with trenches and method of manufacturing the same
US4486945A (en) Method of manufacturing semiconductor device with plated bump
JPS5839048A (ja) フレキシブル領域接着テ−プ
CN105637633A (zh) 具有预形成过孔的嵌入式封装
US7910406B2 (en) Electronic circuit device and method for manufacturing same
US20020158345A1 (en) Electronic component with semiconductor chips, electronic assembly composed of stacked semiconductor chips, and methods for producing an electronic component and an electronic assembly
US20020089043A1 (en) Semiconductor package with shortened electric signal paths
US6323058B1 (en) Semiconductor device, tab tape for semiconductor device, method of manufacturing the tab tape and method of manufacturing the semiconductor device
JP3483280B2 (ja) 電子コンポーネントパッケージの3次元相互接続方法及びそれによって形成される3次元コンポーネント
JP2002184934A (ja) 半導体装置及びその製造方法
EP0694965B1 (fr) Boítier BGA de circuit intégré et procédé de réalisation d'un tel boítier
JPS5896760A (ja) 半導体装置の製法
CN106169428A (zh) 用于减缓电磁干扰的芯片封装结构及封装方法
TW527698B (en) Method to produce semiconductor-modules and said module produced by said method
US20020129477A1 (en) Method for making a sonoprobe
US20020025668A1 (en) Wiring pattern formation method and original substrate used for the method
JPS62230027A (ja) 半導体装置の製造方法
EP0511218B1 (en) Fabricating eletronic circuitry unit containing stacked ic layers having lead rerouting
WO1990015438A1 (en) Beam lead and semiconductor device structure and method for fabricating integrated structure
JP3394696B2 (ja) 半導体装置及びその製造方法
US20040089930A1 (en) Simplified stacked chip assemblies