JPH07101728B2 - 多層配線構造体 - Google Patents

多層配線構造体

Info

Publication number
JPH07101728B2
JPH07101728B2 JP4112204A JP11220492A JPH07101728B2 JP H07101728 B2 JPH07101728 B2 JP H07101728B2 JP 4112204 A JP4112204 A JP 4112204A JP 11220492 A JP11220492 A JP 11220492A JP H07101728 B2 JPH07101728 B2 JP H07101728B2
Authority
JP
Japan
Prior art keywords
layer
wiring
unit
planar
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4112204A
Other languages
English (en)
Other versions
JPH05145006A (ja
Inventor
トマス・エンエムエン・バイエルン
ヨハン・エンエムエン・グレシユネア
ヴイリー・エンエムエン・ヒルデンブラント
バーンド・エンエムエン・マーカルト
ローラント・アール・シユトア
オラフ・エンエムエン・ボルテア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH05145006A publication Critical patent/JPH05145006A/ja
Publication of JPH07101728B2 publication Critical patent/JPH07101728B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はモジユール式多層相互配
線構造体に関し、特に半導体ＶＬＳＩパツケージ技術に
用いて好適な、相互配線基板として機能する新しい形式
の多層構造体について、新奇なモジユール式の概念を導
入することによつて、種々の形式の多層相互配線基板を
柔軟かつ低コストで製造できるようにする。本発明の技
術を用いれば、例えば外側寸法又は配線の複雑さに関す
るような製品の変更は、標準化された処理ステツプによ
つて容易に実行できる。
【０００２】
【従来の技術】現在のコンピユータ技術においては高性
能を要求されるので、通常複数の集積回路が機能ユニツ
トに組み合わせられる。これらのユニツトは数百もの集
積回路を含むことがあり、これらは普通、基板要素の表
面に隣接して配置される。各集積回路間を転送すべき多
数のデータ信号が存在するので、一般的に基板は稠密か
つ複雑な相互配線構造を有する。さらに集積回路の温度
はそれらの実際の作動レベルによつて大幅に変化するの
で、このような相互配線構造体は機械的応力及び熱応力
に対して安定でなければならない。
【０００３】要求された特性を有するそれぞれの構造
は、周知の多層セラミツク基板（ＭＬＣ）において実現
される。一般的にこの形式の基板はアルミナからなり、
多くの場合アルミナは例えばガラスなどの他の要素と混
合される。一般に集積回路半導体デバイスは、2.5 ×10
-6／Ｋの熱膨張率を有する単結晶シリコンからなる基板
に付着し、かつ基板と面接触する。アルミナは異なる熱
膨張率（ 5.8×10-6／Ｋ）を有するので、基板及び動作
中に発熱する集積されたデバイス間に作用力が生ずる。
これにより回路及び基板ユニツト全体の寿命を短くす
る。従つて標準的ＭＬＣ基板を使用する場合には、効果
的な冷却、チツプサイズの制限及びコントロールド圧壊
チツプ接続（Ｃ４）のような特殊な接続技術を含む応力
低減技術が必要である。
【０００４】ＭＬＣ加工においては、電力分配及び信号
転送のための導電性ラインを導く種々の層が、複数の水
平及び垂直相互接続を含む配線網構造体に積み重ねられ
る。十分な剛性を有する基板を得るために焼結処理にお
いて基板全体を「焼く」。この高温ステツプは基板の著
しい収縮のためにクリテイカルである。従つて垂直配線
のための多数のバイアを含む個々の層は、その幾何学的
形状及びその積層構造体内の他の層に対する方向性を厳
密に維持しなければならない。等質性を正確に維持しな
がら焼結処理が行われなければ、例えば垂直にコンタク
トするバイアの位置がずれることによつて内部導電パス
が開いたり短くなつたりする。このような内部配線の失
敗は修復できないので、この場合再生できない欠陥を有
するＭＬＣ基板になる。
【０００５】
【発明が解決しようとする課題】現在のＭＬＣ基板製造
は全シーケンスに亘つて種々の高精度処理ステツプを必
要とするので、一般的に上述のことは以後の結果に大き
な影響を与える。こうした依存性のため、一般的に再生
の可能性は大幅に制限される。従つてＭＬＣレイアウト
のサイズ又は内部配線デザインに顕著な修正を加えるご
とに、費用のかかる大幅な変更が装置及びプロセスに必
要となる。また製造中には設備の入替え又は更新が何度
も必要となるのが普通である。このことにより不必要な
パラメータの変更が生じ、欠陥を有する製品が生ずるこ
とがある。多くの場合に再生は事実上できないので、Ｍ
ＬＣ加工におけるこれらの固有の困難性が歩留りをかな
り制約する。
【０００６】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、各層が、一緒にラテラル方向に配
置される平坦な配線ユニツト１からなるモジユール式多
層相互配線構造体において、当該層を小さな距離だけ離
隔し、この間をＳｉＯ2 、Ｓｉ3 Ｎ4 又は合成材料から
なる絶縁材料又は空気で充填することによつて当該層を
電気的に分離するようにする。
【０００７】
【作用】本発明は、新しい形式の相互配線基板及びこれ
を製造するための改善された技術を提供するものであ
る。
【０００８】この新しい概念が開示するモジユール式の
基板構造体は、比較的小さなサイズの種々の部品を「サ
ブユニツト」として各別に製造し、これを最後に組み合
わせて多層相互配線構造体を形成する。こうしたユニツ
ト部品は好適には（例えば四角形、三角形又は六角形な
どの）幾何学的形状である平坦なピースであり、間隔を
残さずにこれらユニツト部品を隣接して配置することが
できる。この場合これらのユニツトのすべてが同一の形
状である必要はない。
【０００９】それぞれのユニツト部品のセツトを１つの
平面に接合することによつて、最終的構造体の個々の層
を得ることができる。次にこれらの層を積み重ねること
によつて多層基板全体を構築する。その際１つの層から
他の層にラテラル方向に位置をずらして、垂直に隣接す
るユニツト部品のエツジが一直線に揃わないのが好まし
い。これによつて個々のユニツト間に間隙を置かずに稠
密な層を実現するためにすべてのユニツトを利用するこ
とができる。また少なくとも部分的には、間隔又は空所
を残置するユニツトを選択することができ、この間隔又
は空白は最終的な多層基板において、例えば空気又は他
の冷却剤の流れによつて冷却するのに好適なチヤネルを
形成し得る。
【００１０】ユニツト部品それ自身は例えばセラミツ
ク、ガラス、ガラス−セラミツク、シリコン又は複合材
料などの絶縁材料又は半導体材料からなつており、これ
らユニツト部品の前面及び又は後面には個別に種々の相
互接続ラインのパターンを描くことができる少なくとも
１つの導電性材料の層が連続している。導電性材料が充
填されたバイアホールすなわち開口の所望のセツト又は
標準化されたアレイによつてユニツトの前面から後面に
貫通接続が得られ、これがユニツトを貫通する電気的パ
スとなる。所望の貫通接続を各導電ライン又は導電層の
前面及び又は後面に接続することによつて、各ユニツト
は一段と複雑な多層相互配線構造体の個々の部品を形成
することができる。
【００１１】最終的な多層相互配線構造体の組立てに際
し、例えばろう付け技術又ははんだ付け技術によつて異
なるユニツトを組み合わせる。このため各ユニツト部品
は、はんだ付け又はろう付けに好適かつ上下のユニツト
の各パツドに合致するように配列される面パツドの独自
のセツト又は標準化されたアレイを含む。これにより所
望のろう付け又ははんだ付けパツドを各ユニツトのそれ
ぞれの導電ライン又は導電層に接続し得るので、垂直に
隣接するユニツト部品間の電気的相互接続が同時に形成
される。
【００１２】相互配線基板の１つの層のラテラル方向に
隣接するユニツト部品間の配線は、他の層のユニツトの
連続する導電ラインによつてなし得、この導電ライン
は、積み重ねられた層の位置がずれるために他の平面の
ユニツトのエツジ横切る。
【００１３】最終的基板の別個の層間を例えばＳｉ
Ｏ2 、Ｓｉ3Ｎ4 又はポリイミドなどの絶縁材料によつ
て電気的に分離することができる。これによつて当分野
において周知の標準的技術によつて作られる各開口又は
バイアのために、ユニツトをろう付け又ははんだ付けす
る所望の面コンタクトパツドを被覆せずに残す。
【００１４】積み重ねられたすべての層間の距離を小さ
くする、すなわち平面において物理的にコンタクトする
ことがないように維持することもできる。このためろう
付け又ははんだ付け用のパツドは、ろう付け又ははんだ
付けの後、ユニツトの導電面領域又は面相互接続ライン
を離しておくのに十分な間隔がユニツト部品間に残るよ
うにユニツトの表面から突き出るように配列される。か
くして処理ステツプの数を減らすと共に、寄生容量の減
少による（空気の誘電率が低いことに起因する）優れた
電気的性能を提供する、絶縁被覆されないユニツトが必
要である。
【００１５】本発明に特有の利点は、このモジユール式
概念が、プロセスにも設備にも大きな変更を加えること
なく相互配線基板に極めて多様な構造を与えることがで
きる。ユニツト部品を付加又は除去して層の領域を変更
することにより、大きな修正にも容易に対応することが
できる。また例えば一段と複雑な新しい集積回路のため
の付加的配線に関する基板の機能変更を容易に実現する
ことができる。このため必要に応じて付加的な層の追加
又はユニツト部品の組合せの変更及び又は基板の特定ユ
ニツト部品の修正を行う。進行中の技術開発において通
常基板に求められるのは全体的変更ではなく部分的変更
のみであるので、多くの場合大部分は変更せずに少数の
個々のユニツト部品のみを修正すれば十分である。かく
して極めて多様な多層基板に標準化ユニツト部品を使用
することができる。
【００１６】本発明のモジユール式概念に従えば、サブ
ユニツト（複雑性が少ない）を個別に検査し欠陥のない
部品のみを選択して次の処理に進むことができるので、
欠陥のない多層基板を容易に組み立てることができる。
これにより品質及び歩留り率がそれぞれ向上する。
【００１７】本発明の新しい概念の有する他の利点は、
独特の形状及び又は配線機能を有する別個のユニツトを
同時に製造して所望の基板に最後に接合することができ
ることである。これは現行のＭＬＣ加工とは明確に異な
り、現行のＭＬＣ加工は、欠陥のない最終製品を得るた
めに全体に亘つて連続する高精度処理ステツプを必要と
する。この新しいモジユール式技術においては処理ステ
ツプの大部分を個別に実行し、かつ最適化することがで
きる。
【００１８】
【実施例】以下図面について、本発明の一実施例を詳述
する。
【００１９】本発明のモジユール式概念によるこの新し
い相互配線基板は、例えばろう付け技術又ははんだ付け
技術によつて接合され積み重ねられた層から構成され
る。各層それ自身は隣接して配置された個別サブユニツ
トのセツトを含む。図１は四角形の上面２を有する本発
明の好適な実施例の一般的なユニツト１を示す。またこ
れ以外の形式のユニツトを選択して最終的基板の各層を
構築することもできる。冷却用チヤネルを生成するた
め、ユニツト間に局部的な小さな空間を残しても良い。
この好適な実施例における各層の隣接するユニツトは、
空所を残さずに稠密にパツクされた平面を構成する。
【００２０】各ユニツトは絶縁材料又は半導体材料７か
らなり、一組の面コンタクトパツド３を含むのが好まし
い。これらのパツドは、例えば次の層への所望の垂直導
電パスに従つてその個別の配置を決定するか又は標準化
されたアレイとして個別に配置されても良い。図１は標
準化されたアレイとして個別に配置された好適な実施例
であり、各面コンタクトパツドは貫通接続６の終端領域
を表す。これは、標準化されたアレイ又は貫通接続のマ
トリクスを生成しており、各面コンタクトパツドは、そ
れぞれ対になつた前側及び後側の面導電パツドを電気的
に接続する。この均一のデザインに従えば、同一の部品
として一様なこのプロセスに精通しつつユニツトの大部
分を製造することができる。次に特定のコンタクトパツ
ド３を相互に接続する特定の面導電ライン５を適用する
ことによつて個別化（専用化）することができる。
【００２１】この好適な実施例のユニツトは単結晶シリ
コンからなり、半導体技術において使用される標準ウエ
ハから切り出される。これにより当分野において周知の
ドライエツチング（反応性イオンエツチング）又はウエ
ツトエツチング技術を含む異方性エツチングを用いてバ
イア６を生成することができるが、例えばマイクロドリ
リング、レーザビームエツチング又はマイクロエレクト
ロ腐食などの他の方法も考えられる。結晶方位（１０
０）の標準的なＳｉウエハを用いて、異方性ウエツトエ
ツチングにより四角錐の形状を有するホールを残す。所
望の幅のバイアを確保するのに十分な量だけ角錐の「先
端」が重複するまで、前面及び後面の両側から同時にエ
ツチングして開口を作る。次にこれらの構造体に例えば
スパツタリング（蒸着）、化学気相成長、めつき浴又は
当分野において周知の他の技術などの堆積技術によつて
導電性材料又は超伝導材料を充填することによつて、ユ
ニツトの一方から他方に電気的接続を形成する。この処
理の前に貫通接続ホールの壁をＳｉＯ2 （サーマルＳｉ
Ｏ2 が好適である）又はＳｉ3 Ｏ4 のような絶縁物質に
より被覆して導電性の内部材料を絶縁層によつて周囲の
単結晶シリコンから分離する。
【００２２】同時にこの層を拡張してユニツトの前面及
び後面の一次被覆として用いることもできる（図４の符
号１１を参照）。
【００２３】図１に示すように各ユニツトの前面及び後
面は、例えば金属、合金又はドープした半導体などの導
電性材料の薄膜層８及び９により被覆され、この薄膜層
８及び９を上述の技術によつて堆積することができる。
電気的性能を良好なものにするためには、銅（copper)
、アルミ銅(aluminum-copper) 、タングステン−シリ
サイド(tungsten-silicide) 、チタン−シリサイド(tit
anium-silicide) 又は当分野で周知の他の低電気抵抗物
質を選択することが好ましい。特定の応用のためには、
薄膜層８及び９として超伝導材料を使用しても良い。ま
たユニツトの前面及び後面に異なる材料を用いることも
できる。一般に前面及び後面の面コンタクトパツド３は
例えば分離空間４によつて周囲の導電層８及び９から電
気的に絶縁され、分離空間４は当分野で周知の標準的な
構造技術により形成される。特定のコンタクトパツドを
それぞれの導電層８及び９又は導電ライン５に接続する
必要がある場合には、この分離空間を除去すれば良い。
【００２４】面導電ライン５は、標準的リソグラフイー
技術又はフオトリソグラフイー技術によつて導電層８及
び９により形成することができる。図１に示す好適な実
施例においてはユニツトの前面２のみに導電ラインが形
成され、後面はコンタクトパツド絶縁に必要な分離空間
すなわち分離リング４以外は全面的に導電性材料８によ
つて被覆される。他の実施例においては、両面に導電ラ
インを設けることにより一段と複雑な配線をすることが
できる。しかしながらこの好適な実施例の利点は、こう
した連続的な導電性平面が電磁遮蔽及び又は多層配線構
造内における低抵抗の電源及び接地母線層として使用し
得ることである。
【００２５】図２に示すように、特定の面コンタクトパ
ツドを相互に接続する面導電ライン５が、マトリスク配
列を妨害せずにこれらのパツド間を走る。これは現行の
ＭＬＣ技術とは対照的である。現行のＭＬＣ技術の各相
互接続ライン１０２は図３に示すようにパツド１０３の
格子上のラインに置かれるので、利用し得るコンタクト
パツドの数が少なくなる。図２のように構成すれば、集
積回路製造の分野のパターン作成技術を用いて導電ライ
ンの寸法を一段と小さくすることができるので、２つの
パツド間にいくつものラインを通すことができる（３本
のラインを通した例を図２に示す）。
【００２６】図４はユニツトの面コンタクトのラインに
平行になるように切断方向を選択したサブユニツトの拡
大断面図である。導電層８及び９並びに貫通接続６をシ
リコンベース材料７から分離するため、貫通接続６を導
電性材料を堆積する前に絶縁層１１で被覆する。絶縁層
１１はＳｉＯ2 又はＳｉ3Ｎ4 からなるのが好ましい
が、他の絶縁材料又はこれらの組合せであつても良い。
バイアの種々の壁又は表面部分のために厚さ及び材料の
異なる絶縁層を使用することもできる。
【００２７】この好適な実施例のバイア６はシリコンベ
ース材料７の異方性ウエツトエンチングにより作られ、
かくして一般的な双−角錐形を示す。電気的相互接続の
ためにすべてのバイアは導電性材料で充填されるが、電
気伝導率及び熱伝導率が高い銅を用いるのが好ましい。
複数の貫通接続は導電性材料からなる面コンタクトパツ
ド３を両面に支持し、この導電性材料ははんだ付け又は
ろう付けの土台として機能するのに好適なように濡らす
ことができるものである。これらのパツドはろう付け又
ははんだ付け後の積層されたユニツトに小さな隔りを保
持させるのに十分な厚さを有する。かくして、これらの
パツドは同時に、垂直に隣接するユニツトの導電層間に
空間を作る距離保持機構として機能する。ユニツトの少
なくとも一方の面のコンタクトパツド３上に新たに導電
性材料１０が堆積され、この導電性材料１０は、はんだ
付け又はろう付けの材料として役立つように金属、合金
又は当分野において周知の構成物から選択される。この
物質は後に処理シーケンスの中で、積み重ねられたユニ
ツト層を接合する際に溶解される。
【００２８】複雑な配線ネツトワークを実現するため、
個々のユニツトの特定の貫通接続が上又は下のユニツト
の面コンタクトと電気的コンタクトを持たないように要
求される。例えばラテラル方向に隣接するユニツトへの
電気的架橋が、他の１つの層のみのユニツト上の配線に
よつて形成される必要がある。すなわち最終的構造体内
の貫通接続の縦に重なつているそれぞれのラインは、局
部的に電気的コンタクトをするだけである。このため、
選択された貫通接続の終端領域（及びそれぞれ垂直に隣
接するユニツトの貫通接続の対応する領域）上にコンタ
クトパツド３並びにはんだ付け及びろう付け用材料１０
を堆積する処理は省略される（符号１１３及び１１５を
参照）。
【００２９】図５はユニツトの接合を示す断面図であ
る。最終的構造体の各平面には各ユニツトが隣接して配
置されるので、この好適な実施例には空所すなわち空間
は残らない。組立てに際しこれらユニツトの側面を一直
線に揃つたエツジ１４として直接的に使用することによ
つて、ユニツト相互の位置決めが容易になる。単結晶シ
リコンからなるユニツトを薄いウエハデイスクから切り
出すことができるので、現代の高精度ダイシング工具を
用いれば所望の精度を得ることができる。垂直に隣接す
るユニツト間にラテラル方向の位置ずれが生ずるように
層を積み重ね、次にろう付け又ははんだ付け用のパツド
１５によつて接続する。大多数のユニツトは、上下に隣
接する層の貫通接続アレイと一直線に揃つている、隙間
のない標準的な貫通接続アレイを支持するのが良い。か
くしてろう付け又ははんだ付け後の最終的基板は、垂直
に走る貫通接続の直線状の鎖を含む。バイアの容積は銅
で充填されるのが好ましいという事実があるので、最終
的な多層基板の本体内に熱伝導性の「バー」の束すなわ
ち「バー」の格子が形成され、こうした「バー」の束は
放熱を最適とする。
【００３０】距離保持具によつて離してセツトされる上
述のユニツト配置においては、面導電ライン５を含む導
電層８及び９を非導電性材料により被覆する必要がな
く、これは本発明の独特の利点であり、この距離保持具
によつて分離されていなければ、非導電性材料で被覆し
て絶縁することが必要となる。従つて空気に露出された
導電性材料はすべて腐食作用を有する空気に対する耐性
を有する物質から選択する必要がある点に注意を要す
る。
【００３１】この設計によれば、信号を運ぶ配線のほと
んどすべてが主として空気によつて囲まれ、すなわち１
に近い誘電率をもつ媒質によつて互いに分離される。か
くして寄生容量が大幅に減少し、その結果一段と速い信
号伝播及び少ない漏話を最終的多層構造体内に実現する
ことができる。
【００３２】特殊な目的のためには、被覆された表面及
び又は面導電ラインを有するユニツトによる他の実施例
が優れているかも知れない。最終的な表面層として好適
な種々の物質が当分野において知られており、例えばポ
リイミド、ＳｉＯ2 、ＰＳＧ又はＢＰＳＧ（燐を含むＳ
ｉＯ2 又はこれにホウ素を追加したもの）などがある。
この場合最終的多層基板の積層の少なくとも一部分は、
直接の物理的コンタクトを有する。これによりコンパク
トな層接続ができることになるが、この場合選択自由な
研磨ステツプが先行する。この実施例においては距離保
持具を使用しなくても良く、上述のように形成しても良
く、若しくは突き出ているピン又はソケツトのような他
の構造によつて実現しても良い。
【００３３】多層基板の側面は図５の右側に示すよう
に、例えば表面保護のために最終プレートすなわち最終
層１２によつて被覆し得る。これにより、周囲の大気及
び基板内部間の必要のない交換を防ぐシーリング効果を
同時に得ることができる。同様に隣接するユニツトの終
端のダイシングエツジを毛管現象を回避するためにシー
ル１３によつて密封することができる。
【００３４】図１〜図５はユニツトの両面に１つの導電
層８及び９だけを示すが、標準的な技術を使用して絶縁
性材料によつて分離され、例えばリソグラフイー技術に
よつて構造化されるいくつかの導電性平面を設けること
もできる。これらの層の個々の導電ラインの相互接続は
それぞれのバイアによつて形成することができる。この
場合、既にこのようなユニツトは上述の実施例に述べら
れているような一段と複雑な基板の一部となるのに適す
る「低レベル」多層相互配線構造体を表している。
【００３５】抵抗又はコンデンサなどの受動電子素子若
しくはダイオード又はトランジスタなどの能動電子素子
（図示せず）さえも、ユニツトの部品として含むことが
できる。特にユニツトが半導体材料からなつている場合
には、標準的集積技術を使用することによつて、ユニツ
トの部品として直接にこれらの素子を形成することがで
きる。かくして最終的多層相互配線基板は予め電子的機
能を含むことができる。
【００３６】図６は最終的多層相互配線基板の好適な実
施例を示す。ユニツト１７の積層品が構造体全体の上部
２２を構成する。最上層はそれぞれの集積回路２１に対
応するように配列された面コンタクトパツドを支持する
ユニツト１６からなつており、ユニツト１６は寸法及び
又はコンタクト（図示せず）の数が違つていても良い。
層間の位置がずれているために、基板の側面に凹所が生
ずる。最終的多層基板の側面が平坦である必要がある場
合には、特別な形状を有するユニツト１８をこれらの凹
所に使用しても良い。これらの凹所の少なくとも１つを
プラグインシステムの雌部として使用することもでき
る。対応する挿入部品１９は、この技術分野の卓越した
多様性の中から選択されたマイクロコンタクトのセツト
すなわちアレイを含んでいて良い。
【００３７】このプラグイン機能を種々の目的に使用し
得ることは本発明に独特の利点である。例えばそれぞれ
の導電ラインにより相互に接続されるコンタクトを支持
するプラグイン部品１９を挿入することによつて、多層
基板の完成後にその内部配線網を変更することができ
る。かくして最終的な相互配線基板の修理又は個性化が
できる。プラグイン部品は、特に半導体材料からなつて
いる場合、付加的に受動電子素子又は能動電子素子さえ
も支持することができるので、最終的基板を極めて多様
に改変することができる。プラグイン部品の他の応用
は、機能テストのための使用又は外部デバイスのための
取り外しできる相互接続として使用でき、外部デバイス
のために取り外しできる相互接続として使用できる場合
にはプラグイン部品に配線を取り付けることができる。
【００３８】図６に示す多層基板の下部は第１のセツト
と同様に形成される第２の積層セツト２３からなるのが
好ましく、換言すれば配線を支持するサブユニツト部品
からなるのが良い。一般的に多層基板の裏側は複数のコ
ンタクトピン２０を有するので、下部の層及びそれぞれ
のユニツト部品は一段と大きな形状を有し、かくして優
れた機械的安定性を示す。
【００３９】図７は図６に示す実施例の拡大断面図であ
る。下部スタツク２３の最下層には、例えばはんだ付け
又はろう付け技術によつてコンタクトピン２０が取り付
けられる。下部スタツクの各層を構成するために用いら
れるサブユニツトは単結晶シリコンからなるのが好まし
く、これにより上述した異方性エツチングによつてバイ
アを設けることができる。それぞれ前面のマスク及び裏
面のマスクを調整することによつて、これらのバイアを
容易に非対称とすることができる。得られるバイアすな
わちホールの形状は四角錐となり、これにより最下層の
それぞれの凹所の中に合致するように基部２４を形成さ
れたピンを極めて堅固に保持することができる。これ
は、ピンの組立てに際して自己整合効果を有することを
示し、機械的応力に耐え得る接続となる。
【００４０】図８は多層基板の下層スタツク２３が第１
の層スタツク２２の側面を越えて延びている本発明の他
の実施例である。下層の延長部上に少なくとも１つのプ
ラグインソケツト２６を設けることによつて、基板全体
を対応するコネクタ２５及びそれぞれのケーブル又は線
束２７によつてボード又は他のデバイスに電気的に接合
することができる。かくして裏面のピンアレイをこの実
施例のコネクタ配置に置き換えることができる。
【００４１】下層スタツク２３の延長部を大きくして、
新たな多層スタツク部品２２（図示せず）を直接支持し
得るようにすることもできる。何組もの個別多層スタツ
ク部品２２をそれぞれの寸法に合わせて作られた下層ス
タツク２３によつて相互接続することができ、これは従
来技術による第２レベルのパツケージングボードに置き
替わるものである。
【００４２】
【発明の効果】上述のように本発明によれば、１つの層
から他の層にラテラル方向に位置をずらして、垂直に隣
接するユニツト部品のエツジが一直線に揃わないように
層を積み重ねることによつて、種々の形式の多層相互配
線構造体を柔軟かつ低コストで製造できる。
【図面の簡単な説明】
【図１】図１はモジユール式の好適な実施例を、内部を
開示した１つのサブユニツトについて示す斜視図であ
る。
【図２】図２は面コンタクトの好適な配列及び面導電ラ
インのレイアウトを示すコンタクトの上面図である。
【図３】図３は従来の（ＭＬＣ）技術によるユニツトの
上面図である。
【図４】図４はユニツトの１つの側縁と平行に切断方向
を選択したサブユニツトの拡大断面図である。
【図５】図５は好適な相互配線構造体の積み重ねられた
２つのユニツトを示す図３の切断方向と同一の断面図で
ある。
【図６】図６は特定の素子及び好適な実施例の特徴を含
む最終的な相互配線構造体の全体を示す斜視図である。
【図７】図７は積み重ねた配線層２２に加えてターミナ
ルピンを有する基盤層２３を示す図６による相互配線構
造体の拡大断面図である。
【図８】図８はターミナルピンが、拡張した基盤の前面
に配置されたプラグインソケツトに置き換えられた他の
実施例を示す斜視図である。
【符号の説明】
１、１６、１７、１８……ユニツト、２……ユニツトの
上面、３……面コンタクトパツド、４……分離空間、５
……面導電ライン、６……貫通接続、７……絶縁材料又
は半導体材料、８、９……導電性材料の薄膜層、１０…
…付加的な導電性材料、１１……絶縁層、１２……最終
プレート、１３……シール、１４……エツジ、１５……
ろう付け又ははんだ付け用パツド、１９……プラグイン
部品、２０……コンタクトピン、２１……集積回路、２
２……積層された構造体の上部スタツクすなわち第１セ
ツト、２３……積層された構造体の下部スタツクすなわ
ち第２セツト、２４……ピン２０の基部、２５……コネ
クタ、２６……プラグインソケツト、２７……ケーブ
ル、１１３、１１５……はんだ付け及びろう付け用材料
１０を省いた領域。
フロントページの続き (72)発明者 ヴイリー・エンエムエン・ヒルデンブラン ト ドイツ国、マークシユタツト7037、シユツ ベーク ３番地 (72)発明者 バーンド・エンエムエン・マーカルト ドイツ国、バイル・イム・シヨーンブーク ス３ 7039、シラーシユトラーサ 32番地 (72)発明者 ローラント・アール・シユトア ドイツ国、ヌーフリンガン7045、ニービス ベーク ２番地 (72)発明者 オラフ・エンエムエン・ボルテア ドイツ国、エートリンガン３ 7042、バク ソルダーベーク ８番地

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】少くとも一方が導電性材料で作られている
    頂部及び底部表面層をそれぞれ有し、互いに重ね合せる
    ような位置関係に配設されていることにより２又は３層
    以上のプレナ配線ユニツトの層を形成できるようになさ
    れた複数のプレナ配線ユニツトと、 上記各プレナ配線ユニツトを貫通して延長することによ
    り上記プレナ配線ユニツトの上記頂部表面層を上記底部
    表面層に電気的に導通させる複数のスルー接続部と、 上記複数のスルー接続部に選択的に付着した複数のコン
    タクトパツドと を具え、上記表面層は対応する上記スルー接続部及び又
    はコンタクトパツドの少くとも一部をそれぞれ受ける複
    数の開口を有し、上記開口のうち選択された開口は、上
    記表面層と上記選択された開口内に受け入れられたスル
    ー接続部及び又はコンタクトパツドとの間にギヤツプ間
    隔をあけるような大きさに選定され、これにより上記ス
    ルー接続部及び又はコンタクトパツドが上記表面層とは
    電気的に絶縁されている ことを特徴とする多層配線構造
    体。
  2. 【請求項２】上記コンタクトパツドは上記表面層の厚み
    を越えて突出するような大きさに選定されていることに
    より、上記配線ユニツトが２又は３以上の隣接プレナ層
    内に配設されたとき、１つのプレナ層が隣接するプレナ
    層内の配線ユニツトの上記底部表面層から離間し、これ
    により隣接する層間にプレナギヤツプを形成する ことを
    特徴とする請求項１に記載の多層配線構造体。
  3. 【請求項３】上記複数の配線ユニツトの選択された１つ
    は選択されたスルー接続部に電気的に接続する位置に配
    設された１又は２以上の表面導電ラインを含み、上記導
    電ラインは上記選択されたスルー接続部以外のスルー接
    続部に電気的に接続することを避けるように配設され、
    上記各導電ラインは上記表面層の１つの厚み内の少くと
    も一部に位置するように配設された ことを特徴とする請
    求項１に記載の多層配線構造体。
  4. 【請求項４】厚みを挟んで両側にある第１及び第２の表
    面を有し、その少くとも一方の表面が導電性材料層によ
    つて覆われているプレナ基板をそれぞれ有する複数の配
    線ユニツトであつて、当該各配線ユニツトが互いに重ね
    合せる関係に配設されることにより上記配線ユニツトの
    １又は２以上の層を形成できるようになされた複数の配
    線ユニツトと、 上記各配線ユニツトをそれぞれ貫通するように延長して
    上記プレナ基板の上記第１の表面から上記第２の表面に
    電流を流す複数のスルー接続部と、 上記プレナ基板の上記第１及び第２の表面の少くとも一
    方に堆積された１又は２以上の導電ラインであつて、当
    該導電ラインは選択された上記スルー接続部と電気的に
    接続されていると共に、上記導電ラインが上記導電性材
    料層の厚さ内に配設されている１又は２以上の導電ライ
    ンと を具えることを特徴とする多層配線構造体。
  5. 【請求項５】上記配線構造部の一部の層の周縁の近傍に
    設けられた窪み内に配設できるような大きさ及び形状を
    有する少くとも１つのプラグ差込み型コネクタを具える
    ことを特徴とする多層配線構造体。
  6. 【請求項６】（ａ）少くとも一方が厚みを貫通するよう
    に延長する複数の開口を有する導電性材料層に覆われか
    つ厚みを挟んで両側にある第１及び第２の表面と、
    （ｂ）幅を挟んで両側にある側縁と、を有するプレナ基
    板をそれぞれ含む複数の配線ユニツトであつて、上記各
    配線ユニツトは互いに側方に隣接するような関係に配設
    されることにより、当該隣接する配線ユニツトの上記側
    縁が互いに向い合いかつ上記配線ユニツトが当該配線ユ
    ニツトでなる配線ユニツトプレナ層を形成できるように
    なされた複数の配線ユニツトと、 上記複数の配線ユニツト又は１つの配線ユニツトプレナ
    層が上記第１の表面が上記隣接する配線ユニツトの上記
    第２の表面と対向するように重ね合され、かつ上記複数
    の配線ユニツト又は１つの配線ユニツトプレナ層の上記
    側縁が隣接する 上記配線ユニツトの上記側縁と垂直方向
    に一線に揃わないように並ぶように配設されることによ
    り構成された２又は３層以上の配線ユニツトプレナ層
    と、 上記配線ユニツトの厚みを貫通するように延長すること
    により上記配線ユニツトの上記第１の表面から上記第２
    の表面に電流を流す複数のスルー接続部と、 （ａ）上記導電性材料層の上記開口の内部及び（ｂ）上
    記導電性材料層の厚み内の少くとも一部に配設された１
    又は２以上の導電ラインであつて、選択されたスルー接
    続部間に延長しかつ電気的に接続するようになされ、か
    つ（１）上記選択されたスルー接続部以外のスルー接続
    部と（２）上記導電性材料層とに電気的に接続されない
    ような大きさ及び位置に選定されている１又は２以上の
    導電ラインと を具えることを特徴とする多層配線構造
    体。
  7. 【請求項７】さらに上記配線構造部の外側縁上に堆積す
    ることにより配線ユニツトの隣接層間のギヤツプを封止
    する材料層を含む ことを特徴とする請求項６に記載の多
    層配線構造体。
JP4112204A 1991-05-03 1992-04-04 多層配線構造体 Expired - Lifetime JPH07101728B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE91107214.8 1991-05-03
EP91107214A EP0516866A1 (en) 1991-05-03 1991-05-03 Modular multilayer interwiring structure

Publications (2)

Publication Number Publication Date
JPH05145006A JPH05145006A (ja) 1993-06-11
JPH07101728B2 true JPH07101728B2 (ja) 1995-11-01

Family

ID=8206693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4112204A Expired - Lifetime JPH07101728B2 (ja) 1991-05-03 1992-04-04 多層配線構造体

Country Status (3)

Country Link
US (1) US5283107A (ja)
EP (1) EP0516866A1 (ja)
JP (1) JPH07101728B2 (ja)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5354695A (en) * 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
US6714625B1 (en) * 1992-04-08 2004-03-30 Elm Technology Corporation Lithography device for semiconductor circuit pattern generation
KR0179404B1 (ko) * 1993-02-02 1999-05-15 모리시타 요이찌 세라믹기판과 그 제조방법
DE4314913C1 (de) * 1993-05-05 1994-08-25 Siemens Ag Verfahren zur Herstellung eines Halbleiterbauelements mit einer Kontaktstrukturierung für vertikale Kontaktierung mit weiteren Halbleiterbauelementen
JP2870371B2 (ja) * 1993-08-05 1999-03-17 株式会社村田製作所 積層電子部品、その製造方法およびその特性測定方法
US5698895A (en) * 1994-06-23 1997-12-16 Cubic Memory, Inc. Silicon segment programming method and apparatus
US5891761A (en) * 1994-06-23 1999-04-06 Cubic Memory, Inc. Method for forming vertical interconnect process for silicon segments with thermally conductive epoxy preform
US5675180A (en) * 1994-06-23 1997-10-07 Cubic Memory, Inc. Vertical interconnect process for silicon segments
US6080596A (en) * 1994-06-23 2000-06-27 Cubic Memory Inc. Method for forming vertical interconnect process for silicon segments with dielectric isolation
US6255726B1 (en) 1994-06-23 2001-07-03 Cubic Memory, Inc. Vertical interconnect process for silicon segments with dielectric isolation
US6124633A (en) * 1994-06-23 2000-09-26 Cubic Memory Vertical interconnect process for silicon segments with thermally conductive epoxy preform
US6486528B1 (en) 1994-06-23 2002-11-26 Vertical Circuits, Inc. Silicon segment programming apparatus and three terminal fuse configuration
US5657206A (en) * 1994-06-23 1997-08-12 Cubic Memory, Inc. Conductive epoxy flip-chip package and method
US5476719A (en) * 1994-08-17 1995-12-19 Trw Inc. Superconducting multi-layer microstrip structure for multi-chip modules and microwave circuits
JPH09107162A (ja) * 1995-10-13 1997-04-22 Murata Mfg Co Ltd プリント回路基板
US6551857B2 (en) 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
US5915167A (en) * 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory
US6020049A (en) * 1997-12-02 2000-02-01 Cucinotta; Anthony J Product for producing viaholes in reinforced laminates and the related method for manufacturing viaholes
US6369444B1 (en) * 1998-05-19 2002-04-09 Agere Systems Guardian Corp. Packaging silicon on silicon multichip modules
US6483736B2 (en) 1998-11-16 2002-11-19 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US8575719B2 (en) 2000-04-28 2013-11-05 Sandisk 3D Llc Silicon nitride antifuse for use in diode-antifuse memory arrays
US6391669B1 (en) 2000-06-21 2002-05-21 International Business Machines Corporation Embedded structures to provide electrical testing for via to via and interface layer alignment as well as for conductive interface electrical integrity in multilayer devices
EP1312120A1 (en) 2000-08-14 2003-05-21 Matrix Semiconductor, Inc. Dense arrays and charge storage devices, and methods for making same
US7352199B2 (en) 2001-02-20 2008-04-01 Sandisk Corporation Memory card with enhanced testability and methods of making and using the same
US6843421B2 (en) 2001-08-13 2005-01-18 Matrix Semiconductor, Inc. Molded memory module and method of making the module absent a substrate support
US6593624B2 (en) 2001-09-25 2003-07-15 Matrix Semiconductor, Inc. Thin film transistors with vertically offset drain regions
US6525953B1 (en) 2001-08-13 2003-02-25 Matrix Semiconductor, Inc. Vertically-stacked, field-programmable, nonvolatile memory and method of fabrication
US6624485B2 (en) 2001-11-05 2003-09-23 Matrix Semiconductor, Inc. Three-dimensional, mask-programmed read only memory
US6661085B2 (en) * 2002-02-06 2003-12-09 Intel Corporation Barrier structure against corrosion and contamination in three-dimensional (3-D) wafer-to-wafer vertical stack
US6731011B2 (en) 2002-02-19 2004-05-04 Matrix Semiconductor, Inc. Memory module having interconnected and stacked integrated circuits
US6762076B2 (en) * 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
US6853049B2 (en) 2002-03-13 2005-02-08 Matrix Semiconductor, Inc. Silicide-silicon oxide-semiconductor antifuse device and method of making
US6737675B2 (en) 2002-06-27 2004-05-18 Matrix Semiconductor, Inc. High density 3D rail stack arrays
AU2003255254A1 (en) * 2002-08-08 2004-02-25 Glenn J. Leedy Vertical system integration
US7087538B2 (en) * 2004-08-16 2006-08-08 Intel Corporation Method to fill the gap between coupled wafers
US7767493B2 (en) 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
US7560813B2 (en) 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7851348B2 (en) 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US8154131B2 (en) 2005-06-14 2012-04-10 Cufer Asset Ltd. L.L.C. Profiled contact
US7781886B2 (en) 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US7838997B2 (en) 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US7786592B2 (en) * 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
KR101419548B1 (ko) * 2005-06-14 2014-07-25 쿠퍼 에셋 엘티디. 엘.엘.씨. 포스트 및 관통 접속부
US7687400B2 (en) 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US7687397B2 (en) 2006-06-06 2010-03-30 John Trezza Front-end processed wafer having through-chip connections
KR101175393B1 (ko) 2006-10-17 2012-08-20 쿠퍼 에셋 엘티디. 엘.엘.씨. 웨이퍼 비아 형성
US7705613B2 (en) 2007-01-03 2010-04-27 Abhay Misra Sensitivity capacitive sensor
US7598163B2 (en) 2007-02-15 2009-10-06 John Callahan Post-seed deposition process
US7705632B2 (en) 2007-02-15 2010-04-27 Wyman Theodore J Ted Variable off-chip drive
US7803693B2 (en) 2007-02-15 2010-09-28 John Trezza Bowed wafer hybridization compensation
US7670874B2 (en) 2007-02-16 2010-03-02 John Trezza Plated pillar package formation
US7748116B2 (en) 2007-04-05 2010-07-06 John Trezza Mobile binding in an electronic connection
US7850060B2 (en) 2007-04-05 2010-12-14 John Trezza Heat cycle-able connection
US7960210B2 (en) 2007-04-23 2011-06-14 Cufer Asset Ltd. L.L.C. Ultra-thin chip packaging
US7927975B2 (en) * 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
US8283566B2 (en) * 2009-03-14 2012-10-09 Palo Alto Research Center Incorporated Printed circuit boards by massive parallel assembly
US8853857B2 (en) 2011-05-05 2014-10-07 International Business Machines Corporation 3-D integration using multi stage vias
DE102012200343A1 (de) * 2012-01-11 2013-07-11 E.G.O. Elektro-Gerätebau GmbH Bauteilträger, elektrischer Leiter und Verfahren zur Herstellung eines Bauteilträgers sowie eines elektrischen Leiters
US9478495B1 (en) 2015-10-26 2016-10-25 Sandisk Technologies Llc Three dimensional memory device containing aluminum source contact via structure and method of making thereof
US20180005887A1 (en) * 2016-06-30 2018-01-04 International Business Machines Corporation Through-silicon via with injection molded fill

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112399A (ja) * 1984-11-07 1986-05-30 日本電気株式会社 半導体装置の実装方法
JPS63252456A (ja) * 1987-04-08 1988-10-19 Nec Corp 多層セラミツク基板構造体とその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5837948A (ja) * 1981-08-31 1983-03-05 Toshiba Corp 積層半導体記憶装置
US4631636A (en) * 1984-03-26 1986-12-23 Harris Corporation High density packaging technique for electronic systems
US4811082A (en) * 1986-11-12 1989-03-07 International Business Machines Corporation High performance integrated circuit packaging structure
JPS63245952A (ja) * 1987-04-01 1988-10-13 Hitachi Ltd マルチチップモジュ−ル構造体
US4858072A (en) * 1987-11-06 1989-08-15 Ford Aerospace & Communications Corporation Interconnection system for integrated circuit chips
FR2640457B1 (fr) * 1988-12-09 1991-01-25 Thomson Csf Dispositif de raccordement de composants et module fonctionnel l'utilisant
US4990462A (en) * 1989-04-12 1991-02-05 Advanced Micro Devices, Inc. Method for coplanar integration of semiconductor ic devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112399A (ja) * 1984-11-07 1986-05-30 日本電気株式会社 半導体装置の実装方法
JPS63252456A (ja) * 1987-04-08 1988-10-19 Nec Corp 多層セラミツク基板構造体とその製造方法

Also Published As

Publication number Publication date
US5283107A (en) 1994-02-01
JPH05145006A (ja) 1993-06-11
EP0516866A1 (en) 1992-12-09

Similar Documents

Publication Publication Date Title
JPH07101728B2 (ja) 多層配線構造体
US4549200A (en) Repairable multi-level overlay system for semiconductor device
US4954875A (en) Semiconductor wafer array with electrically conductive compliant material
JP3544974B2 (ja) 一体化積層体
US5943213A (en) Three-dimensional electronic module
US5343366A (en) Packages for stacked integrated circuit chip cubes
US4991000A (en) Vertically interconnected integrated circuit chip system
JP4268339B2 (ja) 多層相互連結モジュール及びその製造方法
US4646128A (en) High-density electronic processing package--structure and fabrication
US4472876A (en) Area-bonding tape
US5552633A (en) Three-dimensional multimodule HDI arrays with heat spreading
US5241456A (en) Compact high density interconnect structure
TW425647B (en) A mounting assembly for an integrated circuit and a method of routing signal paths on first and second insulative members
US4692839A (en) Multiple chip interconnection system and package
US4695872A (en) High density micropackage for IC chips
US4237522A (en) Chip package with high capacitance, stacked vlsi/power sheets extending through slots in substrate
JP2000164765A (ja) 電源及び接地ラップを具備したクロスト―クノイズ低減形の高密度信号介挿体、並びに、介挿体の製造方法
EP0073149A2 (en) Semiconductor chip mounting module
JPH0393258A (ja) デイスクリートチップを使用した３次元集積回路構成
JPH06132471A (ja) 半導体チップに対する３ｄカプセル封じの方法および装置
EP0236493A1 (en) MICROELECTRONIC BOX.
JPH09134979A (ja) 集積回路チップモジュール用の電力分配構造及びその製造方法
JP4354545B2 (ja) セラミック体のための導電性フィードスルー及びその製造方法
JPH022699A (ja) 高密度ハイブリッド集積回路
US5561593A (en) Z-interface-board