JPS61112399A - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法Info
- Publication number
- JPS61112399A JPS61112399A JP59234501A JP23450184A JPS61112399A JP S61112399 A JPS61112399 A JP S61112399A JP 59234501 A JP59234501 A JP 59234501A JP 23450184 A JP23450184 A JP 23450184A JP S61112399 A JPS61112399 A JP S61112399A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- printed wiring
- wiring board
- mounting
- stacked
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の属する技術分野
本発明は半導体装置の実装方法に関する。
（２）従来技術の説明
従来、半導体装置に個々セラミ、クケースあるいは、樹
脂モールド等にエリ気密封止された後、前記気密封止さ
れた半導体装置の電気的引き出し用リードに工ってプリ
ント配線板に半田付され、機械的固定及び電気的接続を
得る方法に＝り実装されてｈた。
脂モールド等にエリ気密封止された後、前記気密封止さ
れた半導体装置の電気的引き出し用リードに工ってプリ
ント配線板に半田付され、機械的固定及び電気的接続を
得る方法に＝り実装されてｈた。
（３） 発明の目的
本発明に、多層プリント配線板の製造工程において、上
記半導体装置の気密封止・機械的固定・電気的接続を、
同時に成し得る工うＶこした実装方法を提供するもので
ある。
記半導体装置の気密封止・機械的固定・電気的接続を、
同時に成し得る工うＶこした実装方法を提供するもので
ある。
（４）発明の構成
本発明に多層プリント配線板製造の積層工程において、
積層前の少くとも１枚のプリント配線板の内層される面
に気密封止されていない半導体装置全単体のまま取り付
けておき、少くとも他のもう１枚のプリント配線板で前
記半導体装置を挾んで積層することに工り、前記半導体
装置を気密封止していることを特徴とする特許念、前記
半導体装置の取り付けであるプリント配線板の内層配線
層とプリント配線板の表裏等、他の配線層との電気的接
続をスルーホール（導通穴）［ｊって行なう工程を有す
ること全特徴と−「る半導体装置の実装方法である。
積層前の少くとも１枚のプリント配線板の内層される面
に気密封止されていない半導体装置全単体のまま取り付
けておき、少くとも他のもう１枚のプリント配線板で前
記半導体装置を挾んで積層することに工り、前記半導体
装置を気密封止していることを特徴とする特許念、前記
半導体装置の取り付けであるプリント配線板の内層配線
層とプリント配線板の表裏等、他の配線層との電気的接
続をスルーホール（導通穴）［ｊって行なう工程を有す
ること全特徴と−「る半導体装置の実装方法である。
（５）実施例
次に本発明の実装方法の一実施例について、工程順に断
面図張水し説明する。
面図張水し説明する。
第１１ａ Ａ・グ、たとえばガラス・エボキン材等から
なる基板の両面ＶＣ鋼箔全張り合わせた両面プリント配
線板１の片面に半導体装置接続用リード配線２をフォト
・エツチング法等にエフ形成した後、バンプ法を用いて
単体の半導体装置３０半田パン１４を前記リード配線２
に接続固定し友工程をボテ。
なる基板の両面ＶＣ鋼箔全張り合わせた両面プリント配
線板１の片面に半導体装置接続用リード配線２をフォト
・エツチング法等にエフ形成した後、バンプ法を用いて
単体の半導体装置３０半田パン１４を前記リード配線２
に接続固定し友工程をボテ。
第１図Ｂに第１図Ａの工程にエリ取り付けられｔ半導体
装置３の上への積み重ね金防ぐ之めの保護用スペーサー
板として、半導体装置３と重なり合う領域をプレス等に
工り打ち抜き加工した絶縁板５全接着材等にエリ接着し
積み重ねた工程を示す。
装置３の上への積み重ね金防ぐ之めの保護用スペーサー
板として、半導体装置３と重なり合う領域をプレス等に
工り打ち抜き加工した絶縁板５全接着材等にエリ接着し
積み重ねた工程を示す。
８１図Ｃは第１図Ｂの上に、さらに片面プリント配線板
６を前工程同様に接着材等にエリ積み重ねた後、力ｎ熱
圧縮して積層し前記半導体装置３を気密封止し念工程を
示す。
６を前工程同様に接着材等にエリ積み重ねた後、力ｎ熱
圧縮して積層し前記半導体装置３を気密封止し念工程を
示す。
第１図りに第１図Ｃの積層工程にエリ多層化され之プリ
ント配ａ榎７において、該プリント配線板７Ｖ：Ｊ部に
収容した半導体装置３に電気的接続されている前記リー
ド配線２と該プリント配線板７０表裏面の配線層８．９
との電気的接続を取るため、穴明け・銅メッキ等の処理
によりスルーホール（導通穴）１０ｆｃ形成した工程を
示す。
ント配ａ榎７において、該プリント配線板７Ｖ：Ｊ部に
収容した半導体装置３に電気的接続されている前記リー
ド配線２と該プリント配線板７０表裏面の配線層８．９
との電気的接続を取るため、穴明け・銅メッキ等の処理
によりスルーホール（導通穴）１０ｆｃ形成した工程を
示す。
第２図は第１図の工程にＬり形成され次前記プリント配
線板７０表裏面配線層８．９ｅ、７オト・工、チング法
等による処理に工り任意な配線１１全形成した本実施例
の完成工程を示す、驚 斜断面図である。
線板７０表裏面配線層８．９ｅ、７オト・工、チング法
等による処理に工り任意な配線１１全形成した本実施例
の完成工程を示す、驚 斜断面図である。
尚、本実施例におけるプリント配線板の材質として、ガ
ラス・エポキシを用いているが、放熱性あるいは気密性
の信頼度の観点からセラミック材等の利用も考えられ、
本実施例の材料に限るものでにない。また、第１図Ｂの
工程において半導体装＃３にグラスチック樹脂等金１カ
バーコートすることにより気密性の向上を図ることもで
きる。
ラス・エポキシを用いているが、放熱性あるいは気密性
の信頼度の観点からセラミック材等の利用も考えられ、
本実施例の材料に限るものでにない。また、第１図Ｂの
工程において半導体装＃３にグラスチック樹脂等金１カ
バーコートすることにより気密性の向上を図ることもで
きる。
さらに、本実施例における第１図Ａで半導体装置３の接
続固定方法にバンプ法を用いたがこの他ボンディング法
等も考えられ、本実施例の方法に限るものではない。ま
た、第１図Ｂでスペーサー用に絶縁板５を積み重ねてい
るが、これは第１図Ｃで積み重ねられる片面プリント配
線板６において、半導体装置３と重なり合う部分に切削
加工等にエリ、積層後、半導体装置３を収容できる程度
のくぼみ全役は前記保護とすることもでさる。
続固定方法にバンプ法を用いたがこの他ボンディング法
等も考えられ、本実施例の方法に限るものではない。ま
た、第１図Ｂでスペーサー用に絶縁板５を積み重ねてい
るが、これは第１図Ｃで積み重ねられる片面プリント配
線板６において、半導体装置３と重なり合う部分に切削
加工等にエリ、積層後、半導体装置３を収容できる程度
のくぼみ全役は前記保護とすることもでさる。
また、第１図Ｃの片面プリント配線板６に両面プリント
配線板でも構成可能であるし、第１図Ａから第１図Ｃま
での工程を繰り返すことに工り、さらに多層化も可能で
ある。
配線板でも構成可能であるし、第１図Ａから第１図Ｃま
での工程を繰り返すことに工り、さらに多層化も可能で
ある。
（６）発明の効果
本発明に以上説明した＝９に単体の半導体装置を多層プ
リント配線板内に収容することに工り、セラミックケー
スあるいに樹脂モールド等のパッケージング全不用とし
、かつ半導体装置がプリント配線板に直接接続されるこ
とに：り接続ポイントが減り信頼性の同上も図られる。
リント配線板内に収容することに工り、セラミックケー
スあるいに樹脂モールド等のパッケージング全不用とし
、かつ半導体装置がプリント配線板に直接接続されるこ
とに：り接続ポイントが減り信頼性の同上も図られる。
第１図に本実施例の工程断面図。
第２図ｆ工本実施例ｃ′ｃよる半導体装置実装斜断面図
。 １・・・・両面プリント配線板、２・・・・・・半導体
装置接続用リード配線、３・・・・・半導体装置、４・
・・・・・半田バンプ、５・・・・・スペーサー用絶縁
板、６・・・・片面プリント配線板、７・・・・・・多
層プリント配線板、８・・・・・表面配線層、９・・・
・・裏面配線層、１０・・・・・スルーホール、１１・
・・・・表裏面配線。
。 １・・・・両面プリント配線板、２・・・・・・半導体
装置接続用リード配線、３・・・・・半導体装置、４・
・・・・・半田バンプ、５・・・・・スペーサー用絶縁
板、６・・・・片面プリント配線板、７・・・・・・多
層プリント配線板、８・・・・・表面配線層、９・・・
・・裏面配線層、１０・・・・・スルーホール、１１・
・・・・表裏面配線。
Claims (2)
- （１）多層プリント配線板の製造工程において、少なく
とも１枚のプリント配線板に接続固定された半導体装置
を前記プリント配線板以外の少なくとも、もう１枚のプ
リント配線板で挾んで積層し、前記半導体装置を気密封
止してなることを特徴とする半導体装置の実装方法。 - （２）前記半導体装置の取り付けられた内層配線と他の
配線層との電気的接続をスルーホールにより行なう工程
を有する特許請求の範囲第（１）項記載の半導体装置の
実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59234501A JPS61112399A (ja) | 1984-11-07 | 1984-11-07 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59234501A JPS61112399A (ja) | 1984-11-07 | 1984-11-07 | 半導体装置の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61112399A true JPS61112399A (ja) | 1986-05-30 |
Family
ID=16972013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59234501A Pending JPS61112399A (ja) | 1984-11-07 | 1984-11-07 | 半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61112399A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05145006A (ja) * | 1991-05-03 | 1993-06-11 | Internatl Business Mach Corp <Ibm> | モジユール式多層相互配線構造体 |
-
1984
- 1984-11-07 JP JP59234501A patent/JPS61112399A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05145006A (ja) * | 1991-05-03 | 1993-06-11 | Internatl Business Mach Corp <Ibm> | モジユール式多層相互配線構造体 |
| JPH07101728B2 (ja) * | 1991-05-03 | 1995-11-01 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 多層配線構造体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3838331B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| CA1037615A (en) | Functional package for complex electronic systems and method of fabrication | |
| JPS5826826B2 (ja) | 集積回路用セラミック・パッケ−ジ | |
| JP4074040B2 (ja) | 半導体モジュール | |
| JP2001085603A (ja) | 半導体装置 | |
| JPH0730215A (ja) | 混成集積回路装置 | |
| JPH07142283A (ja) | コンデンサ及びこれを用いた実装構造 | |
| JPS61112399A (ja) | 半導体装置の実装方法 | |
| JPH08236940A (ja) | 多層配線基板 | |
| JP2784524B2 (ja) | 多層電子部品搭載用基板及びその製造法 | |
| JP2636602B2 (ja) | 半導体装置 | |
| JPH02146792A (ja) | 半導体装置の実装構造 | |
| JP2665914B2 (ja) | 半導体装置及びその製造方法 | |
| JP2996507B2 (ja) | 金属板ベース回路基板 | |
| JP2002359340A (ja) | 多層回路基板 | |
| JP3934284B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3934284B6 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3447025B2 (ja) | 表面実装型電子部品及びその製造方法 | |
| US6750537B2 (en) | Substrate structure | |
| JP2784521B2 (ja) | 多層電子部品塔載用基板及びその製造法 | |
| JPH02222598A (ja) | 半導体装置モジュール | |
| JP2664440B2 (ja) | 混成集積回路 | |
| JPH0721820B2 (ja) | Ｉｃカード | |
| JPH06260736A (ja) | Ｉｃモジュ−ルの組立体及びｉｃモジュ−ルの取付け方法 | |
| JPS61166148A (ja) | 多層混成集積回路装置 |