JP2002100726A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2002100726A
JP2002100726A JP2000290869A JP2000290869A JP2002100726A JP 2002100726 A JP2002100726 A JP 2002100726A JP 2000290869 A JP2000290869 A JP 2000290869A JP 2000290869 A JP2000290869 A JP 2000290869A JP 2002100726 A JP2002100726 A JP 2002100726A
Authority
JP
Japan
Prior art keywords
circuit
chip holder
semiconductor device
resin layer
circuit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000290869A
Other languages
English (en)
Inventor
Ryuzo Fukao
隆三 深尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxell Holdings Ltd
Original Assignee
Hitachi Maxell Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Maxell Ltd filed Critical Hitachi Maxell Ltd
Priority to JP2000290869A priority Critical patent/JP2002100726A/ja
Publication of JP2002100726A publication Critical patent/JP2002100726A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 高密度にして接合部やスルーホールが存在せ
ず、小型で信頼性に優れた半導体装置を提供すること、
並びに、この種の半導体装置を高精度かつ高能率に製造
する方法を提供すること。 【解決手段】 ＩＣチップ１、コンデンサ２及びフィル
タ３と、これの各回路部品１，２，３を一体に埋設する
チップ保持体４と、これら各回路部品１，２，３とチッ
プ保持体４の表面を覆う絶縁樹脂層５と、絶縁樹脂層５
の表面に電解鋳造され、前記回路部品の端子部に形成さ
れたバンプ１ａ，２ａ，３ａと電気的に接続された回路
パターン６とをもって半導体装置を構成する。製造方法
については、チップ保持体４に形成された凹部４ａ又は
透孔４ｂ内に各回路部品を収納・固定した後、これら各
回路部品とチップ保持体の表面を絶縁樹脂層にて覆い、
次いで、当該絶縁樹脂層の表面を研磨してバンプを露出
させ、当該バンプと電気的に接続された回路派他オンを
形成するという構成にする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＩＣチップとこれ
に接続された回路パターンとを有する半導体装置と、当
該半導体装置の製造方法とに係り、特に、ＩＣチップを
含む所要の回路部品を一体に保持するチップ保持体の構
成に関する。
【０００２】
【従来の技術】従来より、小型電子部品等の実装におい
て、ＩＣチップとこれに接続された回路パターンとを有
する半導体装置としては、金属箔エッチングや導電ペー
スト印刷などによって所要の回路パターンが形成された
回路基板上にＩＣチップをフェースダウン実装し、回路
パターンとＩＣチップのパッド部（端子部）に施された
バンプとをはんだ、導電ペースト或いは異方性導電接着
剤などを介して電気的に接続したものや、前記と同一構
成の回路基板上にＩＣチップをフェースアップ実装し、
回路パターンとＩＣチップのパッド部とをワイヤボンデ
ィングによって電気的に接続したものなどが知られてい
る。
【０００３】また、アンテナコイルを有する無線通信用
の半導体装置においては、アンテナコイルを金属箔エッ
チングや導電ペースト印刷などによって回路パターンと
一体に形成したもののほか、巻線コイルをもってアンテ
ナコイルを形成し、当該巻線コイルをＩＣチップのパッ
ド部又は回路基板上に形成された回路パターンに接続し
たものや、ＩＣチップ上に絶縁層を介してアンテナコイ
ルを直接パターン形成したものが提案されている。
【０００４】
【発明が解決しようとする課題】ところで、近年におけ
る各種電子機器の小型化及び高密度化の進展に伴い、こ
れらの各種電子機器に搭載又は接続される半導体装置の
小型化及び高密度化が強く求められている。半導体装置
の小型化及び高密度化を図るためには、配線の高密度化
と配線長の短縮による遅延やノイズの低減が重要な課題
となるが、特に、数百ＭＨｚ以上の周波数の無線を利用
する高周波対応型の半導体装置においては、配線又は接
合部に生じる微小な容量成分が通信特性に影響を及ぼす
ため、配線長の短縮化と接合部の微小化及び均質化がき
わめて重要な課題となる。なお、各種電子機器に搭載又
は接続されない半導体装置、例えば非接触通信式ＩＣカ
ードや非接触通信式ＩＣタグにおいても、特性の改善を
図るためには、配線長の短縮化と接合部の微小化及び均
質化を図る必要がある。
【０００５】金属箔エッチングや導電ペースト印刷によ
る回路パターンの加工精度は、通常数十μｍが最小限度
であるため、これらの方法によっては、要求される半導
体装置の小型化及び高密度化を図ることができない。な
お、最近では、ウエハ中に貫通孔を開設して所要の配線
を立体的に行ういわゆる三次元実装も研究されている
が、未だ実用の域に達していない。
【０００６】また、前記したように、従来の半導体装置
においては、ＩＣチップのパッド部と回路基板に形成さ
れた回路パターンや巻線コイルとが、はんだや導電ペー
スト或いは異方性導電接着剤などの異種材料を介して接
合されているので、接合状態が不安定になりやすく、イ
ンピーダンスが増加したり寄生容量が発生したりして、
特性が劣化しやすいという問題がある。
【０００７】さらに、複数ターンのアンテナコイルが所
望の配線と共に回路基板上にパターン形成される従来の
半導体装置にあっては、必然的に回路基板にスルーホー
ルやビアを形成せざるを得ず、基板設計や製造工程が複
雑化して製品コストが高価になるばかりでなく、特性に
対する信頼性が低下するおそれがある。
【０００８】本発明は、かかる従来技術の不備を解消す
るためになされたものであって、高密度にして接合部や
スルーホールが存在せず、小型で信頼性に優れた半導体
装置を定供すこと、並びに、この種の半導体装置を高精
度かつ高能率に製造する方法を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】本発明は、前記目的を達
成するため、半導体装置に関して、第１に、少なくとも
１つのＩＣチップを含む１乃至複数個の回路部品と、当
該回路部品を埋設するチップ保持体と、前記回路部品及
びチップ保持体の表面を覆う絶縁樹脂層と、前記回路部
品の端子部に形成され、前記絶縁樹脂層の表面より露出
されたバンプと、前記絶縁樹脂層の表面に電解鋳造さ
れ、前記バンプと電気的に接続された回路パターンとを
有するという構成にした。
【００１０】回路パターンの電解鋳造は、バンプが露出
された絶縁樹脂層の表面に導体膜を一様にスパッタ形成
した後、当該導電膜上にフォトレジストを一様に塗布
し、次いで、当該フォトレジストの露光と現像とを行っ
てフォトレジスト層に所要の回路パターン（アンテナを
含むこともできる。）に相当するくぼみを形成して当該
部分の導体膜を露出し、しかる後に、前記導体膜を一方
の電極として電解鋳造を行い、前記露出された導体膜に
選択的にメッキ層を形成するので、金属箔エッチングや
導電ペースト印刷などによって回路パターンを形成する
場合に比べて、回路パターンを格段に高精度に形成する
ことができる。よって、回路パターンを高密度化するこ
とができると共に配線長を短縮することができ、半導体
装置の小型化と遅延やノイズの低減を図ることができ
る。また、回路部品の端子部にバンプを形成し、当該バ
ンプに電解鋳造により回路パターンを接続すると、バン
プと回路パターンとの間に異物が介在されず、その接続
状態を安定化することができるので、インピーダンスの
増加や寄生容量の発生による特性劣化を防止することが
できる。さらに、回路部品をチップ保持体に埋設し、こ
れら回路部品及びチップ保持体の表面に形成された絶縁
樹脂層を介してバンプと電気的に接続された回路パター
ンを電解鋳造したので、回路パターンが形成された回路
基板上に回路部品を搭載し、回路パターンと回路部品に
形成されたバンプとを電気的に接続する場合に比べて、
半導体装置を薄形化することができ、この点からも半導
体装置の小型化を図ることができる。なお、本構成によ
れば、１ターンのアンテナコイルを備えた無線通信用の
半導体装置を得ることができる。
【００１１】本発明は、半導体装置に関して、第２に、
少なくとも１つのＩＣチップを含む１乃至複数個の回路
部品と、当該回路部品を埋設するチップ保持体と、前記
回路部品及びチップ保持体の表面を覆う絶縁樹脂層と、
前記回路部品の端子部に形成され、前記絶縁樹脂層の表
面より露出されたバンプと、前記絶縁樹脂層の表面に電
解鋳造され、前記バンプと電気的に接続された第１回路
パターンと、当該第１回路パターンの一部を覆う絶縁層
と、当該絶縁層の表面側に電解鋳造され、前記第１回路
パターンと電気的に接続された第２回路パターンとを有
するという構成にした。
【００１２】本構成によると、前記第１の手段と同様の
作用効果を奏するほか、バンプと電気的に接続された第
１回路パターンの上に、絶縁層を介して第２回路パター
ンを形成するので、スルーホールやビアを形成すること
なく、回路パターンを２層に形成することができ、例え
ば２ターン以上の巻線数を有するアンテナコイルを備え
た無線通信用の半導体装置を得ることができる。そし
て、スルーホールやビアを有しないので、基板設計や製
造工程の複雑化を防止できると共に、特性に対する信頼
性の低下も防止できる。
【００１３】本発明は、半導体装置に関して、第３に、
前記チップ保持体として、前記回路部品を収納するため
の凹部が形成されたものを用いるという構成にした。
【００１４】本構成によると、回路部品をチップ保持体
に形成された凹部内に収納するので、凹部が形成されて
いないチップ保持体上に回路部品を設定する場合に比べ
て、半導体装置を薄形化することができる。また、凹部
の底面に回路部品の設定位置を表示するマーキングを施
すことができるので、チップ保持体に対する回路部品の
設定位置を厳密に規制することができ、回路パターン等
の寸法精度が高く、特性に優れた半導体装置を得ること
ができる。
【００１５】本発明は、半導体装置に関して、第４に、
前記チップ保持体として、前記回路部品を収納するため
の透孔が形成されたものを用いるという構成にした。
【００１６】本構成によると、チップ保持体の厚さを回
路部品の高さと同程度に抑制できるので、凹部が形成さ
れたチップ保持体を用いる場合に比べて、より薄形の半
導体装置を得ることができる。
【００１７】本発明は、半導体装置に関して、第５に、
前記回路パターン中にアンテナを形成するという構成に
した。
【００１８】本構成によると、回路パターン中にアンテ
ナを形成したので、無線通信式の半導体装置を得ること
ができる。
【００１９】本発明は、半導体装置に関して、第６に、
前記回路パターンが形成されたチップ保持体の外周を絶
縁性の外装材でカバーするという構成にした。
【００２０】本構成によると、回路パターンが形成され
たチップ保持体の外周を絶縁性の外装材でカバーしたの
で、取り扱いを容易化することができ、実用性を高める
ことができる。
【００２１】一方、本発明は、前記目的を達成するた
め、半導体装置の製造方法に関して、第１に、端子部に
バンプが形成された回路部品を用意する工程と、回路部
品を収納するための凹部が形成されたチップ保持体を用
意する工程と、前記バンプを上向きにして前記凹部内に
前記回路部品を固定する工程と、前記チップ保持体及び
当該チップ保持体に固定された前記回路部品の表面に樹
脂層をコーティングして前記バンプの先端部を覆う工程
と、前記樹脂層の表面を研磨して、当該樹脂層の表面に
前記バンプを露出させる工程と、前記樹脂層の表面に、
前記バンプと電気的に接続された回路パターンを電解鋳
造する工程とを含む工程を経て半導体装置を製造すると
いう構成にした。
【００２２】本構成によると、チップ保持体に形成され
た凹部内に回路部品を収納して固定するので、回路部品
のハンドリングが容易で所要の半導体装置を高能率に製
造できると共に、凹部が形成されていないチップ保持体
の表面に回路部品を搭載する場合に比べて薄形の半導体
装置を製造することができる。また、研磨された樹脂層
の表面にバンプを露出させ、当該バンプが露出された樹
脂層の表面にバンプと電気的に接続された回路パターン
を電解鋳造するので、バンプと回路パターンとの間に異
物が介在されず、両者の接続状態を安定化できることか
ら、インピーダンスの増加や寄生容量の発生による特性
劣化を防止できると共に、金属箔エッチングや導電ペー
スト印刷などによって回路パターンを形成する場合に比
べて回路パターンを格段に高精度に形成できることか
ら、回路パターンの高密度化と配線長の短縮化を図るこ
とができ、半導体装置の小型化と高性能化を図ることが
できる。なお、本構成によれば、１ターンのアンテナコ
イルを備えた無線通信用の半導体装置を製造することが
できる。
【００２３】本発明は、半導体装置の製造方法に関し
て、第２に、端子部にバンプが形成された回路部品を用
意する工程と、回路部品を収納するための透孔が開設さ
れたチップ保持体を用意する工程と、前記チップ保持体
をベース板上に設定する工程と、前記バンプを上向きに
して、前記透孔と前記ベース板とで構成される凹部内に
前記回路部品を固定する工程と、前記チップ保持体及び
当該チップ保持体に固定された前記回路部品の表面に樹
脂層をコーティングして、前記バンプの先端部を覆う工
程と、前記樹脂層の表面を研磨して、当該樹脂層の表面
に前記バンプを露出させる工程と、前記樹脂層の表面
に、前記バンプと電気的に接続された回路パターンを電
解鋳造する工程と、前記チップ保持体及び回路部品を前
記ベース板との界面から剥離する工程とを含む工程を経
て半導体装置を製造するという構成にした。
【００２４】本構成によると、前記第１の手段と同様の
作用効果を奏するほか、チップ保持体として透孔が開設
されたものを用い、当該透孔内に回路部品を設定するの
で、チップ保持体として回路部品を収納するための凹部
が形成されたものを用いる場合に比べて、薄形の半導体
装置を製造することができる。
【００２５】本発明は、半導体装置の製造方法に関し
て、第３に、端子部にバンプが形成された回路部品を用
意する工程と、回路部品を収納するための凹部が形成さ
れたチップ保持体を用意する工程と、前記バンプを上向
きにして前記凹部内に前記回路部品を固定する工程と、
前記チップ保持体及び当該チップ保持体に固定された前
記回路部品の表面に樹脂層をコーティングして、前記バ
ンプの先端部を覆う工程と、前記樹脂層の表面を研磨し
て、当該樹脂層の表面に前記バンプを露出させる工程
と、前記樹脂層の表面に、前記バンプと電気的に接続さ
れた第１回路パターンを電解鋳造する工程と、前記第１
回路パターン上に絶縁層を選択的に形成する工程と、前
記絶縁層の表面側に前記第１回路パターンと電気的に接
続された第２回路パターンを電解鋳造する工程とを含む
工程を経て半導体装置を製造するという構成にした。
【００２６】本構成によると、前記第１の手段と同様の
作用効果を奏するほか、バンプと電気的に接続された第
１回路パターンを電解鋳造した後、絶縁層を介して第２
回路パターンを電解鋳造するので、スルーホールやビア
を形成することなく、回路パターンを２層に形成するこ
とができ、例えば２ターン以上の巻線数を有するアンテ
ナコイルを備えた無線通信用の半導体装置を得ることが
できる。そして、スルーホールやビアを有しないので、
基板設計や製造工程の複雑化を防止できると共に、特性
に対する信頼性の低下も防止できる。
【００２７】本発明は、半導体装置の製造方法に関し
て、第４に、端子部にバンプが形成された回路部品を用
意する工程と、回路部品を収納するための透孔が開設さ
れたチップ保持体を用意する工程と、前記チップ保持体
をベース板上に設定する工程と、前記バンプを上向きに
して、前記透孔と前記ベース板とで構成される凹部内に
前記回路部品を固定する工程と、前記チップ保持体及び
当該チップ保持体に固定された前記回路部品の表面に樹
脂層をコーティングして、前記バンプの先端部を覆う工
程と、前記樹脂層の表面を研磨して、当該樹脂層の表面
に前記バンプを露出させる工程と、前記樹脂層の表面
に、前記バンプと電気的に接続された第１回路パターン
を電解鋳造する工程と、前記第１回路パターン上に絶縁
層を選択的に形成する工程と、前記絶縁層の表面側に前
記第１回路パターンと電気的に接続された第２回路パタ
ーンを電解鋳造する工程と、前記チップ保持体及び回路
部品を前記ベース板との界面から剥離する工程とを含む
工程を経て半導体装置を製造するという構成にした。
【００２８】本構成によると、前記第３の手段と同様の
作用効果を奏するほか、チップ保持体として透孔が開設
されたものを用い、当該透孔内に回路部品を設定するの
で、チップ保持体として回路部品を収納するための凹部
が形成されたものを用いる場合に比べて、薄形の半導体
装置を製造することができる。
【００２９】本発明は、半導体装置の製造方法に関し
て、第５に、前記チップ保持体として、前記凹部の底面
に回路部品の搭載位置を表示するマーキングが施された
ものを用い、当該マーキングを基準として、前記チップ
保持体に対する前記回路部品の固定を行うという構成に
した。
【００３０】本構成によると、凹部の底面に表示された
マーキングを基準として、チップ保持体に対する前記回
路部品の固定を行うことができるので、チップ保持体に
対する回路部品の設定精度を高めることができ、良品の
歩留まりを改善できると共に、作業能率の改善を図るこ
とができる。
【００３１】本発明は、半導体装置の製造方法に関し
て、第６に、前記回路部品をチップ保持体に固定する工
程で、チップ保持体上に半導体装置複数個分の回路部品
を固定し、その後の各工程で、これら半導体装置複数個
分の回路部品を一体に取り扱うという構成にした。
【００３２】本構成によると、１回の製造工程で所要の
半導体装置を多数個取りすることができるので、半導体
装置の製造効率を高めることができる。
【００３３】
【発明の実施の形態】まず、本発明に係る半導体装置の
第１実施形態例を、図１乃至図８に基づいて説明する。
図１は第１実施形態例に係る半導体装置の断面図、図２
は第２実施形態例に係る半導体装置の断面図、図３は第
３実施形態例に係る半導体装置の断面図、図４は第４実
施形態例に係る半導体装置の断面図、図５は第５実施形
態例に係る半導体装置の断面図、図６は第６実施形態例
に係る半導体装置の断面図、図７は第７実施形態例に係
る半導体装置の断面図、図８は第８実施形態例に係る半
導体装置の断面図である。
【００３４】図１に示すように、第１実施形態例に係る
半導体装置は、ＩＣチップ１と、コンデンサ２と、フィ
ルタ３と、これら各回路部品１，２，３を一体に埋設す
るチップ保持体４と、前記回路部品１，２，３及びチッ
プ保持体４の表面を覆う絶縁樹脂層５と、当該絶縁樹脂
層５の表面に電解鋳造され、前記各回路部品１，２，３
の端子部と電気的に接続された回路パターン６とから構
成されている。
【００３５】ＩＣチップ１、コンデンサ２、フィルタ３
の各端子部には、それぞれバンプ１ａ，２ａ，３ａが電
解鋳造されており、これらの各バンプ１ａ，２ａ，３ａ
間が回路パターン６にて接続されている。これらのバン
プ１ａ，２ａ，３ａは、銅をもって形成されており、一
辺が約１００μｍの大きさのパッド部を有するＩＣチッ
プ１については、縦、横、高さがそれぞれ約７０μｍの
バンプ１ａが形成される。コンデンサ２のバンプ２ａ及
びフィルタ３のバンプ３ａについても、これとほぼ同一
サイズに形成される。
【００３６】チップ保持体４は、片面に前記各回路部品
１，２，３を収納可能な凹部４ａが形成された板状体か
らなり、凹部４ａの深さｄは、各回路部品１，２，３の
全高Ｈよりもやや小さい寸法に設定されている。凹部４
ａの深さｄは、チップ保持体４と回路パターン６との間
に介設される絶縁樹脂層５の厚さを考慮して設定され
る。なお、図１の例では、ＩＣチップ１、コンデンサ２
及びフィルタ３が各凹部４ａごとに個別に収納されてい
るが、チップ保持体４にはＩＣチップ１、コンデンサ２
及びフィルタ３を共に収納するための凹部４ａを形成す
ることもできる。尚、このチップ保持体４は、例えばエ
ポキシ樹脂、アクリル樹脂、アクリルシリコン樹脂、ウ
レタン樹脂又はポリイミド樹脂などの樹脂材料、又はこ
れらの樹脂材料にシリカ、アルミナ、炭酸カルシウム、
シリコンビーズ又はガラス繊維等のフィラーを添加した
フィラー添加樹脂、若しくは、例えばアルミニウム又は
アルミニウム合金等の金属材料をもって形成することが
できる。
【００３７】絶縁樹脂層５は、前記チップ保持体４を形
成する樹脂材料と同種又は異種の絶縁性の樹脂材料をも
って形成される。その厚さは、所要の絶縁性を具備可能
な厚さに設定される。
【００３８】回路パターン６は、電解鋳造によって形成
され、メッキ時の電極として使用するシード層と電解鋳
造によってシード層上に積層されるメッキ層とからな
る。シード層及びメッキ層を構成する金属材料として
は、銅やニッケルなどを用いることができるが、メッキ
応力を抑制するため、シード層を構成する金属材料とメ
ッキ層を構成する金属材料とは、同種のものを用いるこ
とが好ましい。回路パターン６には、所要の配線パター
ンのほか、例えばＧＨｚ帯といった高周波を用いる無線
通信式の半導体装置については、アンテナコイルやスト
リップアンテナそれにダイポールアンテナ等を形成する
ことができる。
【００３９】本例の半導体装置は、回路パターン６を電
解鋳造により形成するので、金属箔エッチングや導電ペ
ースト印刷などによって回路パターンを形成する場合に
比べて、回路パターン６を格段に高精度に形成すること
ができる。よって、回路パターン６の高密度化と配線長
の短縮化を図ることができ、半導体装置の小型化と遅延
やノイズの低減を図ることができる。また、回路部品
１，２，３の端子部にバンプ１ａ，２ａ，３ａを形成
し、当該バンプ１ａ，２ａ，３ａに電解鋳造により回路
パターン６を接続したので、バンプ１ａ，２ａ，３ａと
回路パターン６との間に異物が介在されず、インピーダ
ンスの増加や寄生容量の発生による特性劣化を防止する
ことができる。さらに、回路部品１，２，３をチップ保
持体４に形成された凹部４ａ内に埋設し、これら回路部
品１，２，３及びチップ保持体４の表面に形成された絶
縁樹脂層５を介してバンプ１ａ，２ａ，３ａと電気的に
接続された回路パターン６を電解鋳造したので、回路パ
ターンが形成された回路基板上に回路部品を搭載し、回
路パターンと回路部品に形成されたバンプとを電気的に
接続する場合に比べて半導体装置を薄形化することがで
き、この点からも半導体装置の小型化を図ることができ
る。
【００４０】図２に示すように、第２実施形態例に係る
半導体装置は、第１実施形態例に係る半導体装置の外周
を外装材７で密封したことを特徴とする。外装材７とし
ては、透湿性が低いことなどから、ホットメルト接着剤
が塗布されたＰＥＴフィルムなどを用いることができ
る。その他については、第１実施形態例に係る半導体装
置と同じであるので、重複を避けるために説明を省略す
る。
【００４１】本例の半導体装置は、外周を外装材７で密
封したので、強度及び耐久性に優れ、より実用に適す
る。
【００４２】図３に示すように、第３実施形態例に係る
半導体装置は、第１実施形態例に係る半導体装置におけ
る回路パターン（本例においては、「第１回路パター
ン」という。）６の表面側に、絶縁層８を介して第２回
路パターン９を形成し、第１回路パターン６間を電気的
に接続したことを特徴とする。この第２回路パターン９
も、第１回路パターン６と同様に、電解鋳造法にて形成
される。また、絶縁層８は、エポキシ樹脂、アクリル樹
脂、アクリルシリコン樹脂、ウレタン樹脂又はポリイミ
ド樹脂などの樹脂材料を用いて形成することができる。
その他については、第１実施形態例に係る半導体装置と
同じであるので、重複を避けるために説明を省略する。
【００４３】本例の半導体装置は、第１回路パターン６
の表面側に絶縁層８を介して第２回路パターン９を形成
したので、スルーホールやビアを形成することなく、回
路パターンを２層に形成することができ、例えば複数タ
ーンの巻線数を有するアンテナコイルを容易に形成する
ことができる。
【００４４】図４に示すように、第４実施形態例に係る
半導体装置は、第３実施形態例に係る半導体装置の外周
を外装材７で密封したことを特徴とする。その他につい
ては、第２実施形態例に係る半導体装置と同じであるの
で、重複を避けるために説明を省略する。
【００４５】本例の半導体装置も、第２実施形態例に係
る半導体装置と同様に、外周を外装材７で密封したの
で、強度及び耐久性に優れ、実用に適する。
【００４６】図５乃至図８に示すように、第５実施形態
例乃至第８実施形態例に係る半導体装置は、前記第１実
施形態例乃至第４実施形態例に係る半導体装置がチップ
保持体４として凹部４ａが形成されたものを用い、当該
凹部４ａ内に各回路部品１，２，３を収納したのに対し
て、チップ保持体４として透孔４ｂが開設されたものを
用い、当該透孔４ｂ内に各回路部品１，２，３を収納し
たことを特徴とする。第５実施形態例乃至第８実施形態
例の半導体装置に適用されるチップ保持体４の厚さｔ
は、各回路部品１，２，３の全高Ｈよりもやや小さい寸
法に設定される。その他については、第５実施形態例の
半導体装置は前記第１実施形態例の半導体装置と、第６
実施形態例の半導体装置は前記第２実施形態例の半導体
装置と、第７実施形態例の半導体装置は前記第３実施形
態例の半導体装置と、第８実施形態例の半導体装置は前
記第４実施形態例の半導体装置とそれぞれ同じであるの
で、重複を避けるため、対応する部分に同一の符号を付
して説明を省略する。
【００４７】これら第５実施形態例乃至第８実施形態例
に係る半導体装置は、第１実施形態例乃至第４実施形態
例に係る半導体装置とそれぞれ同様の効果を有するほ
か、回路部品１，２，３の全高Ｈよりも薄いチップ保持
体４を用いたので、第１実施形態例に係る半導体装置よ
りも半導体装置を薄形化することができる。
【００４８】以下、本発明に係る半導体装置製造方法の
一実施形態例を、図９乃至図１５に基づいて説明する。
図９はＩＣチップにバンプを形成する工程を示す説明
図、図１０はチップ保持体の構成を示す平面図、図１１
はＩＣチップを含む回路部品をチップ保持体と一体化す
る工程を示す説明図、図１２は絶縁樹脂層の表面の平坦
化処理方法を示す説明図、図１３は回路パターン（第１
回路パターン）の形成工程を示す説明図、図１４は絶縁
層の形成工程を示す説明図、図１５は第２回路パターン
及び保護層の形成工程を示す説明図である。
【００４９】本例の半導体装置製造方法においては、ま
ず最初に、端子部にバンプを有する回路部品１，２，３
を作製する。
【００５０】一例として、ＩＣチップ１にバンプ１ａを
形成する工程を図９にしたがって説明する。まず、図９
（ａ）に示すように、所要のＩＣパターンが形成された
シリコンウエハ１１上のパッド部１２以外の部分に、ポ
リイミド系の絶縁膜１３を約２μｍの厚さに塗布する。
次いで、図９（ｂ）に示すように、当該絶縁膜１３の上
に銅製の第１シード層１４をスパッタによって約５００
０Åの厚さに形成した後、図９（ｃ）に示すように、パ
ッド部１２以外の部分に第１フォトレジスト層１５を形
成する。なお、かかる第１のフォトレジスト層１５は、
シリコンウエハ１１上にフォトレジストを均一に塗布し
た後、パッド部１２に対応する部分を選択的に露光し、
現像処理にて当該露光部分を除去することにより形成で
きる。次いで、前記第１のシード層１４を一方の電極と
して電解鋳造を行い、パッド部１２に銅バンプ１ａを形
成する。次いで、第１のフォトレジスト層１５の除去と
当該第１のフォトレジスト層１５にて覆われていた部分
の第１シード層１４の除去とを行い、図９（ｄ）に示す
ように、パッド部１２に高さが約５０μｍの銅バンプ１
ａが形成されたシリコンウエハ１１を得る。最後に、シ
リコンウエハ１１をダイシングして、図９（ｅ）に示す
ように、パッド部１２に銅バンプ１ａが形成されたＩＣ
チップ１を取り出す。なお、本例においては、シリコン
ウエハ１１の段階で銅バンプ１ａの形成を行ったが、ダ
イシングにより取り出された個々のＩＣチップに銅バン
プ１ａを形成することもできる。また、図示は省略する
が、コンデンサ２やフィルタ３等の他の回路部品につい
ても、同様の方法で端子部に銅バンプ２ａ，３ａが形成
される。
【００５１】これと並行して、図１０に示すように、複
数個の凹部４ａが等間隔に形成された板状のチップ保持
体４が作製される。なお、樹脂製のチップ保持体４につ
いては、射出成型法などの手段をもって、凹部４ａを有
するチップ保持体４を一体に形成することができ、金属
製のチップ保持体４については、素材である板状体に凹
部４ａを座繰ることによって、凹部４ａを有するチップ
保持体４を形成することができる。また、透孔が開設さ
れた第１部材の片面に透孔が開設されていない第２部材
を裏打ちすることによって、凹部４ａを有するチップ保
持体４を形成することもできる。前記凹部４ａの底面に
は、回路部品１，２，３の設定位置を表示するためのマ
ーキングＭ１，Ｍ２，Ｍ３が施される。当該マーキング
Ｍ１，Ｍ２，Ｍ３は、刻印や印刷などによって表示する
ことができる。
【００５２】次に、前記のようにして作製されたチップ
保持体４に、端子部にバンプ１ａ、２ａ、３ａが形成さ
れたＩＣチップ１、コンデンサ２、フィルタ３を搭載す
る。この工程においては、まず、図１１（ａ）に示すよ
うに、マーキングＭ１，Ｍ２，Ｍ３を基準として、チッ
プ保持体４に対する各回路部品１，２，３の位置決めを
行い、チップ保持体４に形成された各凹部４ａごとに各
回路部品１，２，３をフェースアップで収納し、接着等
によって固定する。次に、図１１（ｂ）に示すように、
チップ保持体４及び回路部品１，２，３の表面に樹脂２
１をコーティングし、各回路部品１，２，３に形成され
たバンプ１ａ，２ａ，３ａの先端部を当該コーティング
樹脂２１にて完全に覆う。樹脂硬化後、当該コーティン
グ樹脂２１の表面を機械研磨し、図１１（ｃ）に示すよ
うに、コーティング樹脂２１の樹脂面を平坦化すると共
にバンプ１ａ，２ａ，３ａを当該樹脂面に露出させて、
絶縁樹脂層５を形成する。
【００５３】この状態では、図１２（ａ）に拡大して示
すように、絶縁樹脂層５の表面には、機械研磨に伴う微
細な凹凸２２が形成されているので、この面に精密な回
路パターン６を断線等の不都合なく形成することが困難
な場合を生じる。そこで、かかる不都合を除去するた
め、図１２（ｂ）に示すように、機械研磨終了後、絶縁
樹脂層５のバンプ露出面に当該絶縁樹脂層５を構成する
樹脂材料の溶剤２３を塗布することにより、凹凸２２を
除去して絶縁樹脂層５の表面を平坦化することが好まし
い。なお、溶剤２３の塗布方法としては、スピン塗布、
ロール塗布、スプレー塗布など任意の手段をとることが
できるが、樹脂面に溶剤を均一かつ速やかに塗布するこ
とができて樹脂面の平滑化を高能率かつ高精度に行うこ
とができ、かつ、余剰の溶剤を遠心力によって除去する
ことができて溶剤の塗布と余剰の溶剤の除去とを１工程
で行うことができ、樹脂面の平滑化を高能率に行うこと
ができることから、スピン塗布法を用いることが特に好
ましい。
【００５４】絶縁樹脂層５の形成後、当該絶縁樹脂層５
の表面に所要の回路パターン（第１回路パターン）６が
形成される。この工程においては、まず、図１３（ａ）
に示すように、絶縁樹脂層５の表面に、前記第１シード
層１４と同様の第２シード層３１を形成する。次いで、
当該第２シード層３１上にフォトレジスト層を均一に形
成した後、当該フォトレジスト層の露光を行い、図１３
（ｂ）に示すように、第２シード層３１の回路パターン
（第１回路パターン）６を形成しない部分に第２フォト
レジスト層３２を形成する。次いで、前記第２シード層
３１のうちの前記第２フォトレジスト層３２が形成され
ていない部分の除去と、残存した第２フォトレジスト層
３２の除去とを順次行う。しかる後に、残存した第２シ
ード層３１を一方の電極として第２フォトレジスト層３
２の形成面に電解鋳造を行い、図１３（ｃ）に示す回路
パターン６を形成する。なお、典型的な配線の幅は５０
μｍであり、配線ピッチは１０μｍとした。この段階で
ベース板２１を除去し、所要の整形を施せば、図１に示
した第１実施形態例に係る半導体装置が得られる。ま
た、これを外装体７で密封すれば、図２に示した第２実
施例に係る半導体装置が得られる。
【００５５】第３実施形態例及び第４実施形態例に係る
半導体装置を製造するに際しては、第１回路パターン６
を形成した後、絶縁層８の形成が行われる。この工程に
おいては、図１４（ａ）に示すように、前記第１回路パ
ターン６上の導通端子となる部分に第３のフォトレジス
ト層４１を形成した後、図１４（ｂ）に示すように、該
レジスト４１が塗布された部分以外の領域に例えばアク
リルシリコン樹脂からなる絶縁層８を約５μｍの厚さに
塗布する。しかる後に、前記第３のフォトレジスト層４
１を除去し、図１４（ｃ）に示すように、第２回路パタ
ーン７の接続部４２を作製する。なお、当該絶縁層８の
表面についても、必要に応じて、当該絶縁層８を構成す
る樹脂材料の溶剤を塗布することによって、平滑化する
ことができる。
【００５６】絶縁層８の形成後、当該絶縁層８上には、
第２回路パターン９及び保護層１０が順次形成される。
この工程においては、まず、図１５（ａ）に示すよう
に、前記絶縁層８の表面に、前記第１シード層１４と同
様の第３シード層５１を形成する。次いで、図１５
（ｂ）に示すように、当該第３シード層５１の第２回路
パターン９を形成しない部分に、第１フォトレジスト層
１５と同様にして第４フォトレジスト層５２を形成す
る。しかる後に、前記第３シード層５１を一方の電極と
して電解鋳造を行い、前記第３シード層５１の第４フォ
トレジスト層５２にて覆われていない部分に第２回路パ
ターン９を形成する。次いで、第４フォトレジスト層５
２の除去と当該第４フォトレジスト層５２にて覆われて
いた部分の第３シード層５１の除去とを行い、図１５
（ｃ）に示すように、第１回路パターン６が第２回路パ
ターン９にて電気的に接続されたものを得る。最後に、
図１１（ｄ）に示すように、第２回路パターン９上に例
えばシリコーン樹脂等の保護層１０を形成する。
【００５７】以下、チップ保持体４をスクライビングす
ることにより、図３に示した第３実施例に係る半導体装
置が得られる。また、これを外装体７で密封すれば、図
４に示した第４実施例に係る半導体装置が得られる。
【００５８】本例の製造方法によると、チップ保持体４
に形成された凹部４ａ内に回路部品１，２，３を収納し
て固定するので、回路部品１，２，３のハンドリングが
容易で所要の半導体装置を高能率に製造できると共に、
凹部４ａが形成されていないチップ保持体の表面に回路
部品を搭載する場合に比べて薄形の半導体装置を製造す
ることができる。また、研磨された絶縁樹脂層５の表面
にバンプ１ａ，２ａ，３ａを露出させ、当該バンプ１
ａ，２ａ，３ａが露出された絶縁樹脂層５の表面にバン
プ１ａ，２ａ，３ａと電気的に接続された回路パターン
６を電解鋳造するので、バンプ１ａ，２ａ，３ａと回路
パターン６との間に異物が介在されず、両者の接続状態
を安定化できることから、インピーダンスの増加や寄生
容量の発生による特性劣化を防止できると共に、金属箔
エッチングや導電ペースト印刷などによって回路パター
ンを形成する場合に比べて回路パターンを格段に高精度
に形成できることから、回路パターンの高密度化と配線
長の短縮化を図ることができ、半導体装置の小型化と高
性能化を図ることができる。また、チップ保持体４に半
導体装置複数個分の回路部品１，２，３を固定し、以下
の工程でこれら半導体装置複数個分の回路部品１，２，
３を一体に取り扱うので、一連の製造工程で製品である
半導体装置を多数個取りすることができ、半導体装置の
製造効率を高めることができる。また、チップ保持体４
にマーキングＭ１，Ｍ２．Ｍ３を表示し、当該マーキン
グＭ１，Ｍ２．Ｍ３を基準として、チップ保持体４に対
する各回路部品１，２，３の位置決めを行うので、作業
能率の改善を図ることができるほか、各部の寸法精度が
高い半導体装置を得ることができる。
【００５９】なお、前記実施形態例においては、凹部４
ａが形成されたチップ保持体４を用いて半導体装置の製
造を行ったが、本発明の要旨はこれに限定されるもので
はなく、図１６に示すように、透孔４ｂが開設されたチ
ップ保持体４を用いて半導体装置の製造を行うこともで
きる。
【００６０】この場合には、図１６に示すように、透孔
４ｂが開設されたチップ保持体４をベース板６１上に設
定し、透孔４ｂとベース板６１の表面とをもって構成さ
れる凹部内に回路部品１，２，３を収納して固定する。
ベース板６１は、保護層１０の形成が終了した後に剥離
される。その他については、前記実施形態例に係る製造
方法と同じであるので、重複を避けるために説明を省略
する。なお、半導体装置とベース板６１との剥離を容易
にするため、図１６に示すように、ベース板６１の表面
には予め所要の離型処理６２を施しておくことが好まし
い。
【００６１】本構成によると、前記実施形態例に係る製
造方法と同様の効果を奏するほか、チップ保持体４とし
て透孔４ｂが開設されたものを用いるので、凹部４ａが
形成されたチップ保持体を用いる場合に比べて、薄形の
半導体装置を製造することができる。
【００６２】
【発明の効果】請求項１に記載の発明は、回路パターン
を電解鋳造により形成するので、金属箔エッチングや導
電ペースト印刷などによって回路パターンを形成する場
合に比べて回路パターンを格段に高精度に形成すること
ができ、回路パターンの高密度化と配線長の短縮化を図
ることができて、半導体装置の小型化と遅延やノイズの
低減を図ることができる。また、各回路部品の端子部に
バンプを形成し、当該バンプに電解鋳造により回路パタ
ーンを接続したので、バンプと回路パターンとの間に異
物が介在されず、インピーダンスの増加や寄生容量の発
生による特性劣化を防止することができる。さらに、回
路部品をチップ保持体に埋設し、これら回路部品及びチ
ップ保持体の表面に形成された絶縁樹脂層を介してバン
プと電気的に接続された回路パターンを電解鋳造したの
で、回路パターンが形成された回路基板上に回路部品を
搭載し、回路パターンと回路部品に形成されたバンプと
を電気的に接続する場合に比べて半導体装置を薄形化す
ることができ、この点からも半導体装置の小型化を図る
ことができる。
【００６３】請求項２に記載の発明は、請求項１に記載
の発明と同様の効果を有するほか、バンプと電気的に接
続された第１回路パターンの上に絶縁層を介して第２回
路パターンを形成するので、スルーホールやビアを形成
することなく、回路パターンを２層に形成することがで
き、例えば２ターン以上の巻線数を有するアンテナコイ
ルを備えた無線通信用の半導体装置を得ることができ
る。そして、スルーホールやビアを有しないので、基板
設計や製造工程の複雑化を防止できると共に、特性に対
する信頼性の低下も防止できる。
【００６４】請求項３に記載の発明は、回路部品をチッ
プ保持体に形成された凹部内に収納するので、凹部が形
成されていないチップ保持体上に回路部品を設定する場
合に比べて、半導体装置を薄形化することができる。ま
た、凹部の底面に回路部品の設定位置を表示するマーキ
ングを施すことができるので、チップ保持体に対する回
路部品の設定位置を厳密に規制することができ、回路パ
ターン等の寸法精度が高く、特性に優れた半導体装置を
得ることができる。
【００６５】請求項４に記載の発明は、チップ保持体と
して回路部品を収納するための透孔が形成されたものを
用いるので、チップ保持体の厚さを回路部品の高さと同
程度に抑制でき、凹部が形成されたチップ保持体を用い
る場合に比べて、半導体装置をより薄形化することがで
きる。
【００６６】請求項５に記載の発明は、回路パターン中
にアンテナを形成したので、無線通信式の半導体装置を
得ることができる。
【００６７】請求項６に記載の発明は、回路パターンが
形成されたチップ保持体の外周を絶縁性の外装材でカバ
ーしたので、取り扱いを容易化することができ、実用性
を高めることができる。
【００６８】請求項７に記載の発明は、チップ保持体に
形成された凹部内に回路部品を収納して固定するので、
回路部品のハンドリングが容易で所要の半導体装置を高
能率に製造できると共に、凹部が形成されていないチッ
プ保持体の表面に回路部品を搭載する場合に比べて薄形
の半導体装置を製造することができる。また、研磨され
た樹脂層の表面にバンプを露出させ、当該バンプが露出
された樹脂層の表面にバンプと電気的に接続された回路
パターンを電解鋳造するので、バンプと回路パターンと
の間に異物が介在されず、両者の接続状態を安定化でき
ることから、インピーダンスの増加や寄生容量の発生に
よる特性劣化を防止できる。また、金属箔エッチングや
導電ペースト印刷などによって回路パターンを形成する
場合に比べて回路パターンを格段に高精度に形成できる
ことから、回路パターンの高密度化と配線長の短縮化を
図ることができ、半導体装置の小型化と高性能化を図る
ことができる。
【００６９】請求項８に記載の発明は、請求項７に記載
の発明と同様の効果を有するほか、チップ保持体として
透孔が開設されたものを用い、当該透孔内に回路部品を
設定するので、チップ保持体として回路部品を収納する
ための凹部が形成されたものを用いる場合に比べて、薄
形の半導体装置を製造することができる。
【００７０】請求項９に記載の発明は、請求項７に記載
の発明と同様の効果を有するほか、バンプと電気的に接
続された第１回路パターンを電解鋳造した後、絶縁層を
介して第２回路パターンを電解鋳造するので、スルーホ
ールやビアを形成することなく、回路パターンを２層に
形成することができ、例えば２ターン以上の巻線数を有
するアンテナコイルを備えた無線通信用の半導体装置を
得ることができる。そして、スルーホールやビアを有し
ないので、基板設計や製造工程の複雑化を防止できると
共に、特性に対する信頼性の低下も防止できる。
【００７１】請求項１０に記載の発明は、請求項９に記
載の発明と同様の効果を有するほか、チップ保持体とし
て透孔が開設されたものを用い、当該透孔内に回路部品
を設定するので、チップ保持体として回路部品を収納す
るための凹部が形成されたものを用いる場合に比べて、
薄形の半導体装置を製造することができる。
【００７２】請求項１１に記載の発明は、凹部の底面に
表示されたマーキングを基準として、チップ保持体に対
する前記回路部品の固定を行うので、チップ保持体に対
する回路部品の設定精度を高めることができ、良品の歩
留まりを改善できると共に、作業能率の改善を図ること
ができる。
【００７３】請求項１２に記載の発明は、チップ保持体
上に半導体装置複数個分の回路部品を固定するので、１
回の製造工程で所要の半導体装置を多数個取りすること
ができ、半導体装置の製造効率を高めることができる。
【図面の簡単な説明】
【図１】第１実施形態例に係る半導体装置の断面図であ
る。
【図２】第２実施形態例に係る半導体装置の断面図であ
る。
【図３】第３実施形態例に係る半導体装置の断面図であ
る。
【図４】第４実施形態例に係る半導体装置の断面図であ
る。
【図５】第５実施形態例に係る半導体装置の断面図であ
る。
【図６】第６実施形態例に係る半導体装置の断面図であ
る。
【図７】第７実施形態例に係る半導体装置の断面図であ
る。
【図８】第８実施形態例に係る半導体装置の断面図であ
る。
【図９】ＩＣチップにバンプを形成する工程を示す説明
図である。
【図１０】チップ保持体の構成を示す平面図である。
【図１１】ＩＣチップを含む回路部品をチップ保持体と
一体化する工程を示す説明図である。
【図１２】絶縁樹脂層の表面の平坦化処理方法を示す説
明図である。
【図１３】回路パターン（第１回路パターン）の形成工
程を示す説明図である。
【図１４】絶縁層の形成工程を示す説明図である。
【図１５】第２回路パターン及び保護層の形成工程を示
す説明図である。
【図１６】本発明に係る半導体装置製造方法の他の例を
示す断面図である。
【符号の説明】
１ ＩＣチップ ２ コンデンサ ３ フィルタ １ａ，２ａ，３ａ バンプ ４ チップ保持体 ５ 絶縁樹脂層 ６ 回路パターン（第１回路パターン） ７ 外装材 ８ 絶縁層 ９ 第２回路パターン １０ 保護層

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも１つのＩＣチップを含む１乃
    至複数個の回路部品と、当該回路部品を埋設するチップ
    保持体と、前記回路部品及びチップ保持体の表面を覆う
    絶縁樹脂層と、前記回路部品の端子部に形成され、前記
    絶縁樹脂層の表面より露出されたバンプと、前記絶縁樹
    脂層の表面に電解鋳造され、前記バンプと電気的に接続
    された回路パターンとを有することを特徴とする半導体
    装置。
  2. 【請求項２】 少なくとも１つのＩＣチップを含む１乃
    至複数個の回路部品と、当該回路部品を埋設するチップ
    保持体と、前記回路部品及びチップ保持体の表面を覆う
    絶縁樹脂層と、前記回路部品の端子部に形成され、前記
    絶縁樹脂層の表面より露出されたバンプと、前記絶縁樹
    脂層の表面に電解鋳造され、前記バンプと電気的に接続
    された第１回路パターンと、当該第１回路パターンの一
    部を覆う絶縁層と、当該絶縁層の表面側に電解鋳造さ
    れ、前記第１回路パターンと電気的に接続された第２回
    路パターンとを有することを特徴とする半導体装置。
  3. 【請求項３】 請求項１又は２に記載の半導体装置にお
    いて、前記チップ保持体として、前記回路部品を収納す
    るための凹部が形成されたものを用いたことを特徴とす
    る半導体装置。
  4. 【請求項４】 請求項１又は２に記載の半導体装置にお
    いて、前記チップ保持体として、前記回路部品を収納す
    るための透孔が形成されたものを用いたことを特徴とす
    る半導体装置。
  5. 【請求項５】 請求項１乃至４のいずれかに記載の半導
    体装置において、前記回路パターン中にアンテナを形成
    したことを特徴とする半導体装置。
  6. 【請求項６】 請求項１乃至５のいずれかに記載の半導
    体装置において、前記回路パターンが形成されたチップ
    保持体の外周を絶縁性の外装材でカバーしたことを特徴
    とする半導体装置。
  7. 【請求項７】 端子部にバンプが形成された回路部品を
    用意する工程と、 回路部品を収納するための凹部が形成されたチップ保持
    体を用意する工程と、 前記バンプを上向きにして前記凹部内に前記回路部品を
    固定する工程と、 前記チップ保持体及び当該チップ保持体に固定された前
    記回路部品の表面に樹脂層をコーティングして、前記バ
    ンプの先端部を覆う工程と、 前記樹脂層の表面を研磨して、当該樹脂層の表面に前記
    バンプを露出させる工程と、 前記樹脂層の表面に、前記バンプと電気的に接続された
    回路パターンを電解鋳造する工程とを含むことを特徴と
    する半導体装置の製造方法。
  8. 【請求項８】 端子部にバンプが形成された回路部品を
    用意する工程と、 回路部品を収納するための透孔が開設されたチップ保持
    体を用意する工程と、 前記チップ保持体をベース板上に設定する工程と、 前記バンプを上向きにして、前記透孔と前記ベース板と
    で構成される凹部内に前記回路部品を固定する工程と、 前記チップ保持体及び当該チップ保持体に固定された前
    記回路部品の表面に樹脂層をコーティングして、前記バ
    ンプの先端部を覆う工程と、 前記樹脂層の表面を研磨して、当該樹脂層の表面に前記
    バンプを露出させる工程と、 前記樹脂層の表面に、前記バンプと電気的に接続された
    回路パターンを電解鋳造する工程と、 前記チップ保持体及び回路部品を前記ベース板との界面
    から剥離する工程とを含むことを特徴とする半導体装置
    の製造方法。
  9. 【請求項９】 端子部にバンプが形成された回路部品を
    用意する工程と、 回路部品を収納するための凹部が形成されたチップ保持
    体を用意する工程と、 前記バンプを上向きにして前記凹部内に前記回路部品を
    固定する工程と、 前記チップ保持体及び当該チップ保持体に固定された前
    記回路部品の表面に樹脂層をコーティングして、前記バ
    ンプの先端部を覆う工程と、 前記樹脂層の表面を研磨して、当該樹脂層の表面に前記
    バンプを露出させる工程と、 前記樹脂層の表面に、前記バンプと電気的に接続された
    第１回路パターンを電解鋳造する工程と、 前記第１回路パターン上に絶縁層を選択的に形成する工
    程と、 前記絶縁層の表面側に前記第１回路パターンと電気的に
    接続された第２回路パターンを電解鋳造する工程ととを
    含むことを特徴とする半導体装置の製造方法。
  10. 【請求項１０】 端子部にバンプが形成された回路部品
    を用意する工程と、 回路部品を収納するための透孔が開設されたチップ保持
    体を用意する工程と、 前記チップ保持体をベース板上に設定する工程と、 前記バンプを上向きにして、前記透孔と前記ベース板と
    で構成される凹部内に前記回路部品を固定する工程と、 前記チップ保持体及び当該チップ保持体に固定された前
    記回路部品の表面に樹脂層をコーティングして、前記バ
    ンプの先端部を覆う工程と、 前記樹脂層の表面を研磨して、当該樹脂層の表面に前記
    バンプを露出させる工程と、 前記樹脂層の表面に、前記バンプと電気的に接続された
    第１回路パターンを電解鋳造する工程と、 前記第１回路パターン上に絶縁層を選択的に形成する工
    程と、 前記絶縁層の表面側に前記第１回路パターンと電気的に
    接続された第２回路パターンを電解鋳造する工程と、 前記チップ保持体及び回路部品を前記ベース板との界面
    から剥離する工程とを含むことを特徴とする半導体装置
    の製造方法。
  11. 【請求項１１】 請求項７又は９に記載の半導体装置の
    製造方法において、前記チップ保持体として、前記凹部
    の底面に回路部品の搭載位置を表示するマーキングが施
    されたものを用い、当該マーキングを基準として、前記
    チップ保持体に対する前記回路部品の固定を行うことを
    特徴とする半導体装置の製造方法。
  12. 【請求項１２】 請求項７乃至１２のいずれかに記載の
    半導体装置の製造方法において、前記回路部品をチップ
    保持体に固定する工程で、チップ保持体上に半導体装置
    複数個分の回路部品を固定し、その後の各工程で、これ
    ら半導体装置複数個分の回路部品を一体に取り扱うこと
    を特徴とする半導体装置の製造方法。
JP2000290869A 2000-09-25 2000-09-25 半導体装置及びその製造方法 Withdrawn JP2002100726A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000290869A JP2002100726A (ja) 2000-09-25 2000-09-25 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000290869A JP2002100726A (ja) 2000-09-25 2000-09-25 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002100726A true JP2002100726A (ja) 2002-04-05

Family

ID=18774032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000290869A Withdrawn JP2002100726A (ja) 2000-09-25 2000-09-25 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2002100726A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7791120B2 (en) * 2004-03-17 2010-09-07 Sanyo Electric Co., Ltd. Circuit device and manufacturing method thereof
US8404525B2 (en) 2006-01-10 2013-03-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of semiconductor device, and RFID tag
WO2015108393A1 (ko) * 2014-01-20 2015-07-23 재단법인 다차원 스마트 아이티 융합시스템 연구단 소자 패키지 및 그 제작 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7791120B2 (en) * 2004-03-17 2010-09-07 Sanyo Electric Co., Ltd. Circuit device and manufacturing method thereof
US8404525B2 (en) 2006-01-10 2013-03-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of semiconductor device, and RFID tag
WO2015108393A1 (ko) * 2014-01-20 2015-07-23 재단법인 다차원 스마트 아이티 융합시스템 연구단 소자 패키지 및 그 제작 방법

Similar Documents

Publication Publication Date Title
EP1360882B1 (en) Method of making a stackable microcircuit layer strating from a plastic encapsulated microcircuit
KR100938970B1 (ko) 반도체 장치 및 그 제조 방법
KR100639738B1 (ko) 회로 장치의 제조 방법
JP3842548B2 (ja) 半導体装置の製造方法及び半導体装置
JPH088283A (ja) 基板利用パッケージ封入電子デバイスおよびその製造方法
JP2000353766A (ja) 半導体装置およびその製造方法
KR20020075188A (ko) 회로 장치의 제조 방법
JP2003298005A (ja) 半導体装置およびその製造方法
JPS6139741B2 (ja)
TWI266375B (en) Semiconductor device and manufacture method thereof
US7615408B2 (en) Method of manufacturing semiconductor device
KR20040016399A (ko) 반도체용 칩 사이즈 패키지형 패키지의 제조 방법
KR100662686B1 (ko) 회로 장치 및 그 제조 방법
US7745260B2 (en) Method of forming semiconductor package
JPS62230027A (ja) 半導体装置の製造方法
JP4073308B2 (ja) 回路装置の製造方法
JP2004087661A (ja) チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造
JP2003037344A (ja) 回路装置およびその製造方法
JP2002100726A (ja) 半導体装置及びその製造方法
JP2002076237A (ja) 半導体装置及びその製造方法
JP2003046054A (ja) 板状体、リードフレームおよび半導体装置の製造方法
JP2002100725A (ja) 半導体装置及びその製造方法
JP2002033437A (ja) 半導体装置及びその製造方法
JP2011029370A (ja) 積層型半導体装置及びその製造方法
KR20040055590A (ko) 회로 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071204