CN100588310C - 电路板及其制造方法 - Google Patents

电路板及其制造方法 Download PDF

Info

Publication number
CN100588310C
CN100588310C CN200710163342A CN200710163342A CN100588310C CN 100588310 C CN100588310 C CN 100588310C CN 200710163342 A CN200710163342 A CN 200710163342A CN 200710163342 A CN200710163342 A CN 200710163342A CN 100588310 C CN100588310 C CN 100588310C
Authority
CN
China
Prior art keywords
carrier
pad
insulator
circuit
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200710163342A
Other languages
English (en)
Other versions
CN101175371A (zh
Inventor
郑会枸
柳济光
姜明杉
金智恩
朴贞雨
朴正现
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN101175371A publication Critical patent/CN101175371A/zh
Application granted granted Critical
Publication of CN100588310C publication Critical patent/CN100588310C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0435—Metal coated solder, e.g. for passivation of solder balls
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

一种制造电路板的方法，该电路板包括其上可以置有焊盘的隆起焊盘，该方法可以包括：在第一载体的表面上形成焊盘；形成金属膜，其覆盖焊盘并延伸到隆起焊盘形成区域；在第一载体的表面上形成电路层和电路图案，该电路层和电路图案与金属膜电连接；压制第一载体和绝缘体，以使第一载体的表面和绝缘体相互面对；以及去除第一载体。利用该方法，可以调整用于接触倒装芯片的焊料的量，并可以将焊料填充在板内，使得在安装芯片之后，可以减小封装件的整体厚度。

Description

电路板及其制造方法
相关申请的交叉参考
本申请要求于2006年10月30日向韩国知识产权局提交的韩国专利申请第10-2006-0105923号的权利，其全部内容结合于此作为参考。
技术领域
本发明涉及电路板以及制造该电路板的方法。
背景技术
最近，随着电子工业的发展，更加需要提供更高性能、更多功能、以及更小尺寸的电子元件。因此，在用于诸如SiP(系统封装)或3D封装等中的表面安装元件的板上还需要更高集成、更小厚度和更精细的电路图案。具体地，在用于将电子元件安装在板上的表面安装技术中，倒装接合逐渐代替了引线接合来作为用于将电子元件与板电连接的优选方法。
在根据现有技术的倒装接合中，将焊料凸块(solder bump)置于倒装芯片和板之间，从而进行电连接，其中，可以对焊料凸块执行压印操作，以确保倒装芯片和板之间的电接触的可靠性。然而，该压印操作是对每个单元所执行的处理，因而需要较长的交付周期(lead time)。
同样，当在在其上置有倒装芯片的焊料凸块的板的隆起焊盘(bump pad)上形成另一焊料凸块以保证倒装芯片和板之间的电接触的可靠性时，可以在安装倒装芯片之后增大封装件的整体厚度。
另外，根据现有技术在板上所形成的电路图案可能暴露于板的上部，以致可能增大整体高度，并且在电路图案和板的附加部分处可能出现下陷(undercut)，以致电路可能从板上脱落。
发明内容
本发明的一方面在于提供电路板以及制造电路板的方法，其中，在载体上预先形成电路图案和包括焊盘的隆起焊盘并将其复制到绝缘体上，以使隆起焊盘和电路图案埋入板中并提供高密度的电路图案和平坦的隆起焊盘。
本发明的一个方面提供了电路板，该电路板包括：绝缘体，其包括凹槽；电路层，其填充凹槽的一部分；电路层上的焊盘，其填充凹槽的剩余部分；以及电路图案，其与电路层电连接并埋在绝缘体中，以使电路图案的一部分暴露于绝缘体的表面。
电路图案可以埋在绝缘体的任一表面中。
另外，在电路层和焊盘之间可以包括金属膜。
电路层可形成在凹槽的底部处和从底部延伸的凹槽的侧壁处，并可以使金属膜覆盖电路层。
焊盘可以包含铅(Pb)、金(Au)、和银(Ag)中的至少一种，而金属膜可以包含金(Au)和镍(Ni)中的至少一种。
本发明的另一方面提供了一种制造电路板的方法，该电路板包括在其上可以置有焊料凸块的隆起焊盘。该方法可以包括：在第一载体的表面上形成焊盘；形成金属膜，其覆盖焊盘并延伸到隆起焊盘形成区域；在第一载体的表面上形成电路层和电路图案，该电路层和电路图案与金属膜电连接；压制第一载体和绝缘体，以使第一载体的表面和绝缘体相互面对；以及去除第一载体。
在去除第一载体之后，可以另外包括平坦化绝缘体的操作。
形成焊盘可以包括：在第一载体的表面上选择性地形成光刻胶，以形成与焊盘相对应的负片图案(intaglio pattern)；将焊膏填充在负片图案中；回流焊膏；以及去除光刻胶。
形成金属膜可以包括：在第一载体上选择性地形成光刻胶，以形成与隆起焊盘形成区域相对应的负片图案；在负片图案中形成金属膜；以及去除光刻胶。
形成电路层和电路图案可以包括：在第一载体的表面上选择性地形成光刻胶，以形成与电路图案和隆起焊盘形成区域相对应的负片图案；将焊膏填充在负片图案中；以及去除光刻胶。
可以通过电镀来将焊膏填充在负片图案中。
形成焊盘可以包括在第二载体的表面上形成板状焊盘(boardpad)，形成电路层和电路图案可以包括在第二载体的表面上形成与板状焊盘电连接的电路图案，压制第一载体和绝缘体可以包括将第一载体和第二载体压制到绝缘体的任一表面上以使第一载体的表面和第二载体的表面分别面向绝缘体，以及去除第一载体可以包括去除第一载体和第二载体。
在去除第一载体和第二载体之后，可以包括以下附加操作：平坦化绝缘体的任一表面；在绝缘体中形成通孔；以及在绝缘体的表面上涂覆阻焊剂。
本发明的其它方面和优点将部分地在随后的描述中阐述，并且将部分地通过描述而变得显而易见，或者可以通过本发明的实施而获知。
附图说明
图1是示出了根据本发明实施例的具有所安装的芯片的电路板的截面图。
图2、图3、图4、图5、图6、图7、图8、图9、和图10是示出了根据本发明实施例的形成隆起焊盘和电路图案的过程的流程图。
图11、图12、图13、图14、和图15是示出了根据本发明实施例的制造电路板的过程的流程图。
图16是示出了根据本发明实施例的制造电路板的方法的流程图。
具体实施方式
下面，将参考附图更详细地描述根据本发明某些实施例的电路板及其制造方法，在参照附图的描述中，与图号无关，那些相同或相应的部件标以相同的参考标号表示，并省略重复性解释。
图1是示出了根据本发明实施例的具有所安装的芯片的电路板的截面图。在图1中，示出了芯片12、焊料凸块14、绝缘体16、底层填料18、隆起焊盘23、板状焊盘30、焊盘20、金属膜22、电路层24、电路图案26、焊球32、通孔28、和阻焊剂34。
随着电子产品向着提供更高集成、更高性能和更小尺寸发展，半导体芯片和电路板之间的连接的优选方法从引线接合转变为倒装接合。
倒装接合是指利用焊料凸块14而不是金属线将芯片12与电路板电连接。在施加底层填料18以保护焊料凸块14不受机械损坏和外部环境的影响之后，为了与外部电路板电连接，可以将焊球32附到与芯片12附着的表面相对的电路板的表面上。这种倒装接合使芯片12和电路板之间的较短电距离能提供更高的电速度，并且根据较高的集成度也可以以阵列的方式排列焊料凸块14，以与具有多个管脚(pin)的芯片12相对应。
可以将焊料凸块14连接至芯片12的金属盘(未示出)，同时为了进行电连接而可以将连接至芯片12的焊料凸块14连接于形成在电路板上的隆起焊盘23。
焊料凸块14和隆起焊盘23之间的连接可以包括：将焊料凸块14与隆起焊盘23对准之后安装焊料凸块14，然后将其置于用于回流的炉中，使得可以通过焊料实现芯片12与电路板之间的连接。
而在现有技术中，将由镀镍/金制成的金属盘用作隆起焊盘23，以通过将焊料凸块14置于金属盘上来连接芯片12和电路板，在该实施例中，由焊盘20和金属膜22组成的隆起焊盘23用于确保电接触的可靠性。即，使用由与用于焊料凸块14的材料相同的材料制成的焊盘20，使得在回流处理期间熔化焊料时可以更好地连接焊料凸块14和焊盘20。当芯片12和电路板由于隆起焊盘23和焊料凸块14的连接而连接时，利用包括环氧树脂等的底层填料材料，可以施加底层填料18以填充芯片12和电路板之间的空间，因此，该定成填料可以保护焊料。
接着，可以将用于与外部电路板等电连接的焊球32附于与安装芯片12的表面相对的电路板的表面，以完成半导体封装。可以将焊球32连接至形成在电路板上的板状焊盘30，以形成用于与外部电路板连接的平面布置，从而允许更高的集成度和更多数量的管脚。
根据该实施例的电路板可以由包括凹槽的绝缘体、填充凹槽的一部分的电路层24、填充凹槽的剩余部分的电路层24上的焊盘20、以及电路图案26组成，该电路图案26与电路层电连接并埋在绝缘体16中以使一部分暴露于绝缘体16的表面。电路图案26可以埋在绝缘体16的两个表面中的每一个表面上。
为了提高电路层24和焊盘20之间的附着力，在电路层24和焊盘20之间可以包括金属膜22。隆起焊盘23可以由焊盘20和金属膜22组成，并且在安装焊料凸块14时，该隆起焊盘可以通过电路层24与电路图案26连接。
具体地，电路层24可以形成在绝缘体16中所形成的凹槽的底部处，并且可以从将形成在凹槽的部分侧壁上的底部延伸。这里，可以使金属膜22覆盖电路层24。即，虽然可以使电路层24填充在绝缘体16中所形成的凹槽的一部分、在其上堆叠金属层、以及使焊盘20在金属层上，然而，电路层24也可以形成在凹槽的底部和从底部延伸的凹槽的侧壁上，以从而形成另一个较小的凹槽，其中，金属膜22覆盖电路层24以及焊料填充凹槽的剩余部分，从而形成焊盘20。这里，金属膜22的一部分和焊盘20可以暴露于绝缘体16，其中，金属膜22的暴露部分和焊盘20形成隆起焊盘23，可以将焊料凸块14安装在其上。
电路层24可以是绝缘体16的电路图案26的一部分，并可以与电路图案26连接，以形成与芯片12和绝缘体16的电路图案26的电连接。
焊盘20可以由与焊料凸块14的材料相同的材料制成，并且可以包括铅(Pb)、金(Au)、和银(Ag)中的至少一种。
同样，金属膜22可以保护焊盘20并提高与电路层24的附着力，以及可以通过镀金(Au)或镍(Ni)来制成，其中，也可以通过用镍(Ni)进行镀覆、然后用金(Au)进行镀覆来形成金属膜22。当然，也可以在没有使用金属膜22的情况下将焊盘20直接置于电路层24上。
根据该实施例的电路板中的电路图案26可以埋在绝缘体16中，以使一部分暴露于板的表面。如果电路图案26埋在绝缘体16中，则在电路和绝缘体16之间可能存在更大的附着力使得能够较少发生剥落，并可以降低电路板的整体厚度。另外，由于电路埋在绝缘体16中，所以可以更加平坦并更容易放热。此外，还可以减小电路板发生弯曲的可能性以及增大关于邻近电路之间离子迁移的可靠性。
图2、图3、图4、图5、图6、图7、图8、图9、和图10是示出了根据本发明实施例的形成隆起焊盘和电路图案的过程的流程图。在图2至图10中，示出了焊膏40、感光材料35、光刻胶36、种子层(seed layer)38、第一载体42、金属膜22、电路层24、焊盘20、以及电路图案26。
在第一载体上形成隆起焊盘23和电路图案26的方法可以包括以下操作：在第一载体42的表面上形成焊盘20；形成覆盖焊盘20和延伸到对应于隆起焊盘23的区域的金属膜22；以及在与金属膜22电连接的载体的表面上形成电路图案26。
参考图2和图3，在第一载体42的表面上形成焊盘20可以包括：在第一载体42的表面上选择性地形成光刻胶36，以形成与焊盘20相对应的负片图案；用焊膏40填充负片图案；回流焊膏40；然后去除光刻胶36，以形成焊盘20。
在第一载体42的表面上选择性地形成光刻胶36以形成负片图案的方法可以包括：首先，使用现有设备将感光材料35施加在第一载体42的表面上；对应于将在其上安装焊料凸块14的多个隆起焊盘23内的焊盘20区域，制造光掩模；以及随后将光掩模堆叠在涂覆有感光材料35的第一载体42的表面上并接着将其暴露给紫外线。在暴露之后，当用显影液体使感光材料35的未硬化部分显影时，可以形成与第一载体42的表面上的焊盘20形成区域相对应的负片图案。未由显影液体去除的硬化的感光材料35可以变为光刻胶36。
当在第一载体42上形成负片图案时，可以用焊膏40填充负片图案。对于将焊膏40填充在负片图案中的方法，可以使用本领域技术人员已知的任何方法，例如，使用刮板(blade)填充焊膏40、以及使用喷墨印刷填充焊膏40等。填充在负片图案中的焊膏40可以由与焊料凸块14的材料相同的材料制成，并且可以包括铅(Pb)、金(Au)、和银(Ag)中的至少一种。
当填充焊膏40时，可以执行用于使焊膏40硬化的回流处理。这里，由于表面张力，在上表面处焊膏40可以为圆形。当在回流处理之后去除光刻胶36时，可以在第一载体的表面上完成焊盘20，如图4所示。
如图5、图6、和图7所示，形成覆盖焊盘20并延伸到对应于隆起焊盘23的区域的金属膜22的方法可以包括：在其上形成有焊盘20的第一载体42上选择性地形成光刻胶36，以形成与隆起焊盘23形成区域相对应的负片图案；在负片图案中形成金属膜22；然后去除光刻胶36。
在该实施例中，隆起焊盘23包括焊盘20和金属膜22，其中，隆起焊盘23形成区域大于焊盘20形成区域。因而，可以在焊盘20形成区域和隆起焊盘23形成区域之间形成金属膜22，以使其覆盖焊盘20。为此，可以在形成焊盘20的第一载体42的表面上形成负片图案，该负片图案大于用于形成焊盘20的负片图案。即，如图5所示，可以在第一载体42的表面上形成光刻胶36，以形成与隆起焊盘23形成区域相对应的负片图案。当形成负片图案时，可以形成用于保护焊盘20以及用于提高与随后将形成的电路图案26的附着力的金属膜22。
本领域技术人员已知的方法可以用于形成金属膜22，例如，利用无电镀覆和/或电镀进行镀覆、用金属膏填充、通过喷墨印刷施加金属油墨、以及溅射等。对于金属膜22，可以形成由金(Au)或镍(Ni)制成的膜，同时还可以先形成镍，然后再在其上形成金。
在该具体实施例中，进行镀金(Au)，以形成金属膜22。为了进行镀金(Au)，在形成焊盘20之前，在第一载体42的表面上形成种子层38的过程可以存在，并可以将该种子层38用作电极来进行电镀金(Au)。
通过在形成比与焊盘20形成区域相对应的负片图案大的与隆起焊盘23形成区域相对应的负片图案之后形成金属膜22，可以形成覆盖已形成的焊盘20并存在于焊盘20形成区域和隆起焊盘23形成区域之间的金属膜22。然后，可以去除用于形成与隆起焊盘23形成区域相对应的负片图案的光刻胶36。
在隆起焊盘23形成区域与焊盘20形成区域一样大的情况下，不必去除用于形成与焊盘20相对应的负片图案的光刻胶36，而是可以将其用于形成金属膜22以刚好覆盖焊盘20。此外，在形成电路图案26的过程(这将在之后描述)中，如果没有去除用于形成与焊盘20相对应的负片图案的光刻胶36而是再次使用该光刻胶，则也可以制造具有按顺序堆叠的焊盘20、金属膜22、和电路图案26的结构的电路板。
当形成焊盘20和金属膜22时，可以形成与金属膜22电连接的电路图案26，如图8、图9、和图10所示。形成电路图案26的方法可以包括：在形成有焊盘20和金属膜22的第一载体42的表面上选择性地形成光刻胶36，以形成与电路图案26和隆起焊盘23形成区域相对应的负片图案；用导电材料填充负片图案；然后去除光刻胶36。
在电路图案26中可以包括上述电路层24。也就是说，电路层24可以是形成在隆起焊盘23的一侧处的电路图案26的一部分，其中，电路图案26使在芯片12、电路板、和外部电路板之间能够进行电连接。因而，通过在第一载体42的表面上选择性地形成光刻胶36以形成与电路图案26和隆起焊盘23形成区域相对应的负片图案，同时可以形成电路层24和电路图案26。
当形成了与电路图案26和隆起焊盘23形成区域对应的负片图案时，可以将导电材料填充在负片图案中。可以使用本领域技术人员已知的方法，例如，通过无电镀覆和/或电镀进行镀覆、用导电膏填充、通过喷墨印刷来用导电油墨填充、以及通过使导电聚合物聚合来填充等。对于填充在负片图案中的导电材料，可以使用本领域技术人员已知的导电材料，例如，铝(Al)、银(Ag)、铜(Cu)、以及铬(Cr)等。
在该实施例中，在其上形成有种子层38的第一载体42用于进行电镀铜(Cu)，其中，种子层38作为电极，以将铜(Cu)的导电材料填充在负片图案中。如果第一载体42由绝缘树脂等制成，则还可以通过首先进行无电镀覆以形成种子层38，然后将该种子层用作电极以进行电镀，来用导电材料填充负片图案。随后，当填充了导电材料时，可以去除光刻胶36。
通过上述工序，可以制造以正片(relievo)的形式在其表面上形成有隆起焊盘23和电路图案26的第一载体42。
图11、图12、图13、图14、和图15是示出了根据本发明实施例的制造电路板的过程的流程图。在图11至图15中，示出了焊盘20、金属膜22、电路层24、板状焊盘30、种子层38、电路图案26、第一载体42、绝缘体16、第二载体44、通孔28、和阻焊剂34。
该实施例示出了利用一次压制(single pressing)在绝缘体16的一个表面上形成隆起焊盘23和电路图案26以及在绝缘体16的另一表面上形成板状焊盘30和电路图案26的过程。当然，可以按顺序将隆起焊盘23和电路图案转印(transcribe)在绝缘体16的一个表面上并随后将板状焊盘30和电路图案26转印在另一表面上。
此外，还可以仅将隆起焊盘23和电路图案26转印在绝缘体16的一个表面上。在这种情况下，可以在绝缘体16的另一表面处放置压制载体(未示出)，以施加相等大小的压力。
首先，如图11和图12所示，根据上述方法，可以制备第一载体42，其以正片的形式在一个表面上形成有隆起焊盘23和电路图案26。
接着，可以通过以下步骤形成板状焊盘30：在第二载体44的表面上选择性地形成光刻胶，以形成与板状焊盘30形成区域相对应的负片图案；用包括镍(Ni)、金(Au)、铝(Al)、和铜(Cu)中的至少一种的导电材料填充负片图案；以及去除光刻胶。当形成板状焊盘30时，可以在与将要形成在绝缘体16的另一表面上的电路图案26相对应的第二载体44的表面上选择性地形成光刻胶，可以用导电材料填充负片图案，然后，可以去除光刻胶，以制备以正片的形式在其表面上形成有板状焊盘30和电路图案26的第二载体44。
接着，可以使在其上形成有隆起焊盘23和电路图案26的第一载体42的表面、和在其上形成有板状焊盘30和电路图案26的第二载体44的表面面向绝缘体16的任一表面。在将第一载体42、绝缘体16、和第二载体44压制在一起之后，可以去除第一载体42和第二载体44，以使隆起焊盘23、板状焊盘30、和电路图案26埋在绝缘体16中并转印到绝缘体16中。
如果使用在其上形成有种子层38的载体，如图13所示，可以例如通过蚀刻绝缘体16的一个或两个表面或通过化学机械抛光(CMP)进行平坦化操作，以去除种子层38并平坦化电路板。
绝缘体16可以包括热塑性树脂和玻璃环氧树脂中的一种，并且当将隆起焊盘23、板状焊盘30、和电路图案26转印到绝缘体16中时，绝缘体16可以处于软化状态。即，在通过将温度上升到热塑性树脂和/或玻璃环氧树脂的软化温度而使绝缘体16软化、将以正片的形式形成在第一和第一载体42、44上的隆起焊盘23、板状焊盘30、和电路图案26埋在软化的绝缘体16中、然后分离或去除第一和第二载体42、44之后，可以制造当绝缘体16硬化时具有处于埋入形式的隆起焊盘23、板状焊盘30、和电路图案26的电路板。
这里，也可以使用用于绝缘体16的半固化片(prepreg)，其中，将热固性树脂注入玻璃纤维中，以提供半硬化状态。
然后，如图14和图15所示，可以形成用于在绝缘体的一个表面和另一表面之间进行电互连的通孔28，以及可以涂覆用于保护板表面并防止桥焊(solder bridge)的阻焊剂34，以制造具有隆起焊盘23、板状焊盘30、和电路图案26的电路板。
图16是示出了根据本发明实施例的制造电路板的方法的流程图。参考图16，在操作S100中，可以在第一载体的表面上形成焊盘。可以通过以下步骤进行在第一载体的表面上形成焊盘的处理：在第一载体的表面上选择性地形成光刻胶，以形成与焊盘相对应的负片图案；将焊膏填充在负片图案中；回流焊膏；然后去除光刻胶。
在第一载体的表面上选择性地形成光刻胶以形成负片图案的方法可以包括：首先，使用现有设备将感光材料施加在第一载体的表面上；对应于在其上将要安装焊料凸块的多个隆起焊盘内的焊盘区域，制造光掩模；以及随后将光掩膜堆叠在涂覆有感光材料的第一载体的表面上并将其暴露给紫外线。在暴露之后，当用显影液体使感光材料的未硬化部分显影时，可以形成与第一载体的表面上的焊盘形成区域相对应的负片图案。未被显影液体去除的硬化的感光材料可以作为光刻胶(S110)。
当在第一载体上形成负片图案时，可以将焊膏填充在负片图案中。为了将焊膏填充在负片图案中，可以使用本领域技术人员已知的任何方法，例如，使用刮板填充焊膏、以及使用喷墨印刷填充焊膏等。填充在负片图案中的焊膏可以由与焊料凸块的材料相同的材料制成，并可以包括铅(Pb)、金(Au)、和银(Ag)中的一种(S120)。
当填充焊膏时，为了使焊膏硬化，可以进行回流处理。这里，由于表面张力，所以在上表面处焊膏可以为圆形(S130)。当在回流处理之后去除光刻胶时(S140)，可以在第一载体的表面上完成焊盘。
在操作S200中，形成了覆盖焊盘并延伸到与隆起焊盘相对应的区域的金属膜。
可以通过以下步骤形成金属膜：在其上形成有焊盘的第一载体上选择性地形成光刻胶，以形成与隆起焊盘形成区域相对应的负片图案；在负片图案中形成金属膜；然后去除光刻胶。
可以在焊盘形成区域和隆起焊盘形成区域之间形成金属膜以覆盖焊盘。为此，可以在形成有焊盘的第一载体的表面上形成负片图案，其大于用于形成焊盘的负片图案。
可以在第一载体的表面上形成光刻胶，以形成与隆起焊盘形成区域相对应的负片图案(S210)。当形成负片图案时，可以形成用于保护焊盘以及用于提高与随后将要形成的电路图案的附着力的金属膜。在该实施例中，进行镀金(Au)以形成金属膜。为了进行镀金(Au)，在形成焊盘之前可以进行在第一载体的表面上形成种子层的处理，并可以将该种子层用作电极来进行电镀金(Au)。
通过在形成与隆起焊盘形成区域相对应的负片图案之后形成金属膜，可以形成覆盖已形成的焊盘并存在于焊盘形成区域和隆起焊盘形成区域之间的金属膜(S220)。
接着，可以去除用于形成与隆起焊盘形成区域相对应的负片图案的光刻胶(S230)。
在操作S300中，可以在第一载体的表面上形成与金属膜电连接的电路图案和电路层。可以通过以下步骤形成电路层和电路图案：在形成有焊盘和金属膜的第一载体的表面上选择性地形成光刻胶，以形成与电路图案和隆起焊盘形成区域相对应的负片图案；用导电材料填充负片图案；然后去除光刻胶。
在电路图案中可以包括电路层。即，电路层可以是形成在隆起焊盘的下部(lower portion)的电路图案的一部分，其中，电路图案能够使芯片、电路板、以及外部电路板之间进行电连接。因而，通过在第一载体的表面上选择性地形成光刻胶以形成与电路图案和隆起焊盘形成区域相对应的负片图案，同时可以形成电路层和电路图案(S310)。
当形成与电路图案和隆起焊盘形成区域相对应的负片图案时，可以将导电材料填充在负片图案中。在该实施例中，可以使用在其上形成有种子层的第一载体进行电镀铜(Cu)，其中，将种子层作为电极，以将铜(Cu)的导电材料填充在负片图案中。如果第一载体由绝缘树脂等制成，则也可以通过首先进行无电镀覆以形成种子层，然后将该种子层用作电极以进行电镀，来用导电材料填充负片图案(S320)。随后，当填充导电材料时，可以去除光刻胶(S330)。通过上述工序，可以制造以正片的形式在其表面上形成有隆起焊盘和电路图案的第一载体。
在操作S400中，如果仅将隆起焊盘和电路图案转印在绝缘体的一个表面上，则压制第一载体和绝缘体，以使第一载体的一个表面和绝缘体相互面对。
绝缘体可以包括热塑性树脂和玻璃环氧树脂中的至少一种，并且当将隆起焊盘和电路图案正被转印到绝缘体中时，绝缘体可以处于软化状态。即，在通过将温度上升到热塑性树脂和/或玻璃环氧树脂的软化温度来使绝缘体软化之后，可以将以正片的形式形成在第一载体上的隆起焊盘和电路图案埋在软化的绝缘体中。然而，也可以将半固化片用作绝缘体，其中，将热塑性树脂注入玻璃纤维中以提供半硬化状态。
在操作S500中，当从绝缘体中分离出或去除第一载体并使绝缘体硬化时，将隆起焊盘和电路图案以埋入形式转印到绝缘体中。
在操作S600中，平坦化绝缘体的一个表面或两个表面。在使用其上形成有种子层的载体的情况下，可以通过蚀刻绝缘体的一个或两个表面或通过化学机械抛光去除种子层，并可以通过利用CMP抛光绝缘体的一个或两个表面上的部分来从总体上平坦化电路板。
相反地，在利用一次压制在绝缘体的一个表面上形成隆起焊盘和电路图案并在绝缘体的另一表面上形成板状焊盘和电路图案的情况下，首先，根据上述方法，可以制备以正片的形式在一个表面上形成有隆起焊盘和电路图案的第一载体。
接着，可以通过以下步骤形成板状焊盘：在第二载体的表面上选择性地形成光刻胶，以形成对应于板状焊盘形成区域的负片图案；用包括镍(Ni)、金(Au)、铝(Al)、和铜(Cu)中的至少一种的导电材料填充负片图案；以及去除光刻胶。当形成板状焊盘时，可以在与将形成在绝缘体的另一表面上的电路图案相对应的第二载体的表面上选择性地形成光刻胶，可以用导电材料填充负片图案，然后可以去除光刻胶，以制备以正片的形式在其表面上形成有板状焊盘和电路图案的第二载体。
接着，可以使在其上形成有隆起焊盘和电路图案的第一载体的表面和在其上形成有板状焊盘和电路图案的第二载体的表面面向绝缘体的任一表面。在将第一载体、绝缘体以及第二载体压制在一起之后，可以去除第一载体和第二载体，从而可以将隆起焊盘、板状焊盘、和电路图案埋在绝缘体中并转印到绝缘体中。在使用其上形成有种子层的载体的情况下，可以例如通过蚀刻绝缘体的一个或两个表面或通过化学机械抛光(CMP)进行平坦化操作，以去除种子层并平坦化电路板。
然后，可以形成用于在绝缘体的一个表面和另一个表面之间进行电互连的通孔，以及可以施加用于保护板表面并防止桥焊的阻焊剂，以制造埋有隆起焊盘、板状焊盘、和电路图案的电路板。
根据上述的本发明的某些方面，可以调整用于接触倒装芯片的焊料的量，并可以将焊料填充在板内，使得在安装芯片之后，可以减小封装件的整体厚度。此外，通过形成平坦的隆起焊盘，还可以降低用于压印操作的交付周期。
另外，可以制造具有高密度的电路的电路板。在这样制造的电路板中，可以在板内形成电路，使得可以增大电路和板之间的附着力，从而使电路较少脱落，并可以减小板的整体厚度。
同样，由于能够在板内形成电路，所以可以更加平坦并且更容易放热。此外，电路板弯曲的可能性变小，以及关于邻近电路之间离子迁移的可靠性增大。
尽管参考具体实施例详细说明了本发明的精神，但是这些实施例仅用于说明目的而不用于限制本发明。本领域的技术人员可以理解的是，在不背离本发明的范围和精神的条件下，可以对这些实施例进行修改和改变。

Claims (8)

1.一种制造电路板的方法，所述电路板包括被配置为在其上置有至少一个焊料凸块的至少一个隆起焊盘，所述方法包括：
在第一载体的表面上形成至少一个焊盘；
形成金属膜，所述金属膜覆盖所述焊盘并延伸到隆起焊盘形成区域；
在所述第一载体的表面上形成电路层和电路图案，所述电路层和所述电路图案与所述金属膜电连接；
压制所述第一载体和绝缘体，以使所述第一载体的表面和所述绝缘体相互面对；以及
去除所述第一载体。
2.根据权利要求1所述的方法，还包括：在去除所述第一载体之后，平坦化所述绝缘体。
3.根据权利要求1所述的方法，其中，形成所述焊盘包括：
在所述第一载体的表面上选择性地形成光刻胶，以形成与所述焊盘相对应的负片图案；
将焊膏填充在所述负片图案中；
回流所述焊膏；以及
去除所述光刻胶。
4.根据权利要求1所述的方法，其中，形成所述金属膜包括：
在所述第一载体上选择性地形成光刻胶，以形成与所述隆起焊盘形成区域相对应的负片图案；
在所述负片图案中形成金属膜；以及
去除所述光刻胶。
5.根据权利要求1所述的方法，其中，形成所述电路层和所述电路图案包括：
在所述第一载体的表面上选择性地形成光刻胶，以形成与所述电路图案和所述隆起焊盘形成区域相对应的负片图案；
将焊膏填充在所述负片图案中；以及
去除所述光刻胶。
6.根据权利要求5所述的方法，其中，通过电镀来将所述焊膏填充在所述负片图案中。
7.根据权利要求1所述的方法，其中，形成所述焊盘包括：在第二载体的表面上形成板状焊盘，
形成所述电路层和所述电路图案包括：
在所述第二载体的表面上形成电路图案，所述电路图案与所述板状焊盘电连接，
压制所述第一载体和所述绝缘体包括：
将所述第一载体和所述第二载体压制到所述绝缘体的任一表面上，以使所述第一载体的表面和所述第二载体的表面分别面向所述绝缘体，以及
去除所述第一载体包括：
去除所述第一载体和所述第二载体。
8.根据权利要求7所述的方法，在去除所述第一载体和所述第二载体之后，还包括：
平坦化所述绝缘体的任一表面；
在所述绝缘体中形成至少一个通孔；以及
在所述绝缘体的至少一个表面上涂覆阻焊剂。
CN200710163342A 2006-10-30 2007-10-19 电路板及其制造方法 Active CN100588310C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060105923A KR100771467B1 (ko) 2006-10-30 2006-10-30 회로기판 및 그 제조방법
KR1020060105923 2006-10-30

Publications (2)

Publication Number Publication Date
CN101175371A CN101175371A (zh) 2008-05-07
CN100588310C true CN100588310C (zh) 2010-02-03

Family

ID=38816306

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710163342A Active CN100588310C (zh) 2006-10-30 2007-10-19 电路板及其制造方法

Country Status (4)

Country Link
US (2) US7992291B2 (zh)
JP (1) JP4418833B2 (zh)
KR (1) KR100771467B1 (zh)
CN (1) CN100588310C (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090170241A1 (en) * 2007-12-26 2009-07-02 Stats Chippac, Ltd. Semiconductor Device and Method of Forming the Device Using Sacrificial Carrier
KR101006619B1 (ko) * 2008-10-20 2011-01-07 삼성전기주식회사 라운드형 솔더범프를 갖는 인쇄회로기판 및 그 제조방법
KR101009110B1 (ko) * 2008-11-12 2011-01-18 삼성전기주식회사 매립 솔더 범프를 갖는 인쇄회로기판 및 그 제조방법
KR101022912B1 (ko) * 2008-11-28 2011-03-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
KR20110047795A (ko) 2009-10-30 2011-05-09 삼성전기주식회사 범프가 구비된 인쇄회로기판의 제조방법
KR101047139B1 (ko) * 2009-11-11 2011-07-07 삼성전기주식회사 단층 보드온칩 패키지 기판 및 그 제조방법
US9793199B2 (en) * 2009-12-18 2017-10-17 Ati Technologies Ulc Circuit board with via trace connection and method of making the same
JP5638269B2 (ja) * 2010-03-26 2014-12-10 日本特殊陶業株式会社 多層配線基板
US8850196B2 (en) * 2010-03-29 2014-09-30 Motorola Solutions, Inc. Methods for authentication using near-field
KR101080497B1 (ko) 2010-10-07 2011-11-04 주식회사 코리아써키트 부품실장형 인쇄회로기판 제조방법
US20120152606A1 (en) * 2010-12-16 2012-06-21 Ibiden Co., Ltd. Printed wiring board
JP5587804B2 (ja) * 2011-01-21 2014-09-10 日本特殊陶業株式会社 電子部品実装用配線基板の製造方法、電子部品実装用配線基板、及び電子部品付き配線基板の製造方法
CN102802362A (zh) * 2011-05-25 2012-11-28 何忠亮 复合电路基板生产工艺及新型复合电路基板
US8975175B1 (en) * 2013-06-28 2015-03-10 Sunpower Corporation Solderable contact regions
TWI578472B (zh) * 2014-11-27 2017-04-11 矽品精密工業股份有限公司 封裝基板、半導體封裝件及其製法
CN105636349B (zh) * 2015-12-29 2018-05-29 广东欧珀移动通信有限公司 电路板连接结构及移动终端
CN109326569A (zh) * 2017-07-31 2019-02-12 群创光电股份有限公司 封装元件及其制作方法
KR20210012557A (ko) * 2019-07-25 2021-02-03 삼성전자주식회사 반도체 패키지 및 이를 포함하는 반도체 모듈

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855872A (en) * 1987-08-13 1989-08-08 General Electric Company Leadless ceramic chip carrier printed wiring board adapter
GB2209867B (en) * 1987-09-16 1990-12-19 Advanced Semiconductor Package Method of forming an integrated circuit chip carrier
JPH0837190A (ja) * 1994-07-22 1996-02-06 Nec Corp 半導体装置
JP3138159B2 (ja) * 1994-11-22 2001-02-26 シャープ株式会社 半導体装置、半導体装置実装体、及び半導体装置の交換方法
US5873161A (en) * 1996-07-23 1999-02-23 Minnesota Mining And Manufacturing Company Method of making a Z axis interconnect circuit
JP2825083B2 (ja) * 1996-08-20 1998-11-18 日本電気株式会社 半導体素子の実装構造
JP3241605B2 (ja) 1996-09-06 2001-12-25 松下電器産業株式会社 配線基板の製造方法並びに配線基板
JPH10154766A (ja) 1996-11-26 1998-06-09 Matsushita Electric Works Ltd 半導体パッケージの製造方法及び半導体パッケージ
JP3633252B2 (ja) * 1997-01-10 2005-03-30 イビデン株式会社 プリント配線板及びその製造方法
JPH10294339A (ja) 1997-04-17 1998-11-04 Toyo Commun Equip Co Ltd Ｂｇａ方式の実装部品搭載用のプリント基板
JP3132493B2 (ja) * 1998-12-11 2001-02-05 松下電器産業株式会社 配線基板の製造方法およびそれに用いられる導体ペースト
CN100387103C (zh) * 1999-08-12 2008-05-07 Ibiden股份有限公司 多层印刷电路板和半导体器件
CN100521868C (zh) * 1999-10-26 2009-07-29 伊比登株式会社 多层印刷配线板及多层印刷配线板的制造方法
US6497943B1 (en) * 2000-02-14 2002-12-24 International Business Machines Corporation Surface metal balancing to reduce chip carrier flexing
JP2002185143A (ja) * 2000-12-19 2002-06-28 Ibiden Co Ltd プリント配線板及びその製造方法
JP2003243563A (ja) * 2001-12-13 2003-08-29 Matsushita Electric Ind Co Ltd 金属配線基板と半導体装置及びその製造方法
JP4181778B2 (ja) * 2002-02-05 2008-11-19 ソニー株式会社 配線基板の製造方法
JP4161605B2 (ja) * 2002-04-03 2008-10-08 松下電器産業株式会社 プリント配線板とその製造方法
JP2004103665A (ja) * 2002-09-05 2004-04-02 Toshiba Corp 電子デバイスモジュール
KR100515058B1 (ko) * 2003-03-31 2005-09-14 삼성전자주식회사 금속 패턴을 갖는 반도체 소자의 형성방법
TWI286372B (en) * 2003-08-13 2007-09-01 Phoenix Prec Technology Corp Semiconductor package substrate with protective metal layer on pads formed thereon and method for fabricating the same
JP4108643B2 (ja) * 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ
TWI246383B (en) * 2004-09-21 2005-12-21 Advanced Semiconductor Eng A manufacturing method of a multi-layer circuit board with embedded passive components
JP4291279B2 (ja) * 2005-01-26 2009-07-08 パナソニック株式会社 可撓性多層回路基板
JP4644882B2 (ja) * 2005-05-30 2011-03-09 富士フイルム株式会社 配線基板製造方法、配線基板、吐出ヘッド及び画像形成装置
JP2006339365A (ja) * 2005-06-01 2006-12-14 Mitsui Mining & Smelting Co Ltd 配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法
US7750250B1 (en) * 2006-12-22 2010-07-06 Amkor Technology, Inc. Blind via capture pad structure
KR100832651B1 (ko) * 2007-06-20 2008-05-27 삼성전기주식회사 인쇄회로기판

Also Published As

Publication number Publication date
KR100771467B1 (ko) 2007-10-30
JP4418833B2 (ja) 2010-02-24
JP2008112995A (ja) 2008-05-15
US7992291B2 (en) 2011-08-09
US20110259627A1 (en) 2011-10-27
US20080101045A1 (en) 2008-05-01
CN101175371A (zh) 2008-05-07

Similar Documents

Publication Publication Date Title
CN100588310C (zh) 电路板及其制造方法
CN101299908B (zh) 用于制造具有嵌入式元件的印刷电路板的方法
TWI411052B (zh) 撓性板上覆晶應用之可撓性電路基板
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
KR20100044703A (ko) 반도체 장치 및 그 제조 방법
US20100044084A1 (en) Printed circuit board and method of manufacturing the same
KR101208028B1 (ko) 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지
JPWO2006100909A1 (ja) 半導体装置及びその製造方法
JP4977937B2 (ja) 半導体装置及びその製造方法
TW201939702A (zh) 封裝結構
KR101030356B1 (ko) 반도체 패키지의 제조 방법
KR101009110B1 (ko) 매립 솔더 범프를 갖는 인쇄회로기판 및 그 제조방법
TW201123326A (en) Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same
KR100990396B1 (ko) 적층 웨이퍼 레벨 패키지 및 이의 제조 방법
JP2007335740A (ja) 半導体装置および半導体装置の製造方法
KR100843705B1 (ko) 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법
TW201123391A (en) Lead frame and manufacturing method of the same
KR100923501B1 (ko) 패키지 기판 제조방법
JPH08222885A (ja) パッケージの電磁遮蔽膜及びその成形方法
JP4045708B2 (ja) 半導体装置、電子回路装置および製造方法
JP2009277838A (ja) 半導体装置の製造方法、基板トレイ、及び基板収納装置
TW201036113A (en) Substrateless chip package and fabricating method
KR101534849B1 (ko) 플립칩 패키지 및 그 제조방법
JP2007180122A (ja) 回路装置
KR100789533B1 (ko) 반도체 패키지용 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant