JP2016192521A - 成形回路部品、成形回路部品の製造方法および回路モジュール - Google Patents

成形回路部品、成形回路部品の製造方法および回路モジュール Download PDF

Info

Publication number
JP2016192521A
JP2016192521A JP2015072734A JP2015072734A JP2016192521A JP 2016192521 A JP2016192521 A JP 2016192521A JP 2015072734 A JP2015072734 A JP 2015072734A JP 2015072734 A JP2015072734 A JP 2015072734A JP 2016192521 A JP2016192521 A JP 2016192521A
Authority
JP
Japan
Prior art keywords
main body
lead
circuit component
molded circuit
molded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015072734A
Other languages
English (en)
Other versions
JP6338547B2 (ja
Inventor
伊藤　圭吾
Keigo Ito
圭吾 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Priority to JP2015072734A priority Critical patent/JP6338547B2/ja
Priority to PCT/JP2016/055698 priority patent/WO2016158117A1/ja
Priority to EP16772001.0A priority patent/EP3279937A4/en
Priority to CN201680012094.1A priority patent/CN107251219B/zh
Publication of JP2016192521A publication Critical patent/JP2016192521A/ja
Priority to US15/688,631 priority patent/US10304762B2/en
Application granted granted Critical
Publication of JP6338547B2 publication Critical patent/JP6338547B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】小型化した際にも精度を保持しつつ、簡易に製造可能である外部基材と接続可能なリードを備えた成形回路部品、成形回路部品の製造方法および回路モジュールを提供する。
【解決手段】本発明における成形回路部品１０は、レーザ光を用いて三次元回路を形成する成形回路部品１０において、三次元回路が形成された本体部１と、外部基材の外部電極と半田により接続され、本体部１から延出するリード部２と、を備え、リード部２は、本体部１と同一の材料から成形されたリード部本体と、前記リード部本体の外周の少なくとも一部に形成された金属皮膜とを有することを特徴とする。
【選択図】図１Ａ

Description

本発明は、成形回路部品、成形回路部品の製造方法および回路モジュールに関する。
従来、外部基材と接続するリードフレームを有し、半導体チップをモールド樹脂により封止してなる半導体パッケージが広く使用されている（例えば、特許文献１参照）。このような半導体パッケージは小型化が希求されているが、リードフレームをインサート成形する半導体パッケージにおいて、小型化しながら製品の精度を保持するのは技術的に困難である。
近年、デバイスの小型化、ならびに部品点数および組み立て工数の削減を目的として、三次元構造の本体部に三次元回路が形成された成形回路部品（Ｍｏｌｄｅｄ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｄｅｖｉｃｅ、以下「ＭＩＤ」という）が開発されている（例えば、特許文献２〜５参照）。
特開２０１４−２１６５５４号公報 特許第２９６５８０３号公報 特開平１１−１４５５８３号公報 特開２００２−３１４２１７号公報 特開２０１２−１４９３４７号公報
しかしながら、特許文献２〜４では、本体部への三次元回路の形成方法については記載されているものの、本体部と同一の樹脂材料からなり、外周に金属皮膜を備えたリードフレームを有する成形回路部品については何ら記載されていない。
本発明は、上記に鑑みてなされたものであって、小型化した際にも製品の精度を保持しつつ、簡易に製造可能である外部基材と接続可能なリードを備えた成形回路部品、成形回路部品の製造方法および回路モジュールを提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明にかかる成形回路部品は、レーザ光を用いて三次元回路を形成する成形回路部品において、三次元回路が形成された本体部と、外部基材の外部電極と半田により接続され、前記本体部から延出するリード部と、を備え、前記リード部は、前記本体部と同一の材料から成形されたリード部本体と、前記リード部本体の外周の少なくとも一部に形成された金属皮膜とを有することを特徴とする。
また、本発明にかかる成形回路部品は、上記発明において、前記リード部は、前記本体部からその外側に延出する脚部と、前記外部基材の外部電極に接続される接続部と、を有し、前記接続部は、前記接続部の延出方向と垂直な断面において、前記外部電極と平行な底面を少なくとも有するとともに、対向する２方向から外周部全体にレーザ光を照射可能な形状であり、前記脚部は、対向する２方向から外周部全体にレーザ光が照射可能な形状であることを特徴とする。
また、本発明にかかる成形回路部品は、上記発明において、前記リード部は、前記本体部からその外側に延出する脚部と、前記外部基材の外部電極に接続される接続部と、を有し、前記接続部は、前記接続部の延出方向と垂直な断面において、前記外部電極と平行な底面を少なくとも有するとともに、前記接続部に前記底面方向からレーザ光を照射した際、底面および該底面に隣接する側面もレーザ光が照射される形状であることを特徴とする。
また、本発明にかかる成形回路部品の製造方法は、上記のいずれか一つに記載の成形回路部品の製造方法であって、本体部およびリード部本体を成形する成形工程と、前記本体部および前記リード部本体にレーザ光を照射するレーザ照射工程と、レーザ光が照射された前記本体部および前記リード部本体に対して、無電解メッキにより回路部および金属皮膜をそれぞれ形成するメッキ工程と、を含むことを特徴とする。
また、本発明にかかる回路モジュールは、上記のいずれか一つに記載の成形回路部品と、前記成形回路部品のリード部が半田接続される外部電極を有する外部基材と、を備えることを特徴とする。
本発明では、成型工程で成形回路部品の本体部とリード部本体とを同時に成形し、メッキ工程で三次元回路とリード部本体の金属皮膜とを同時に形成できるので、リード部を有する成形回路部品を、小型化した際にも製品の精度を保持しつつ、少ない工程で成形回路部品を製造することができる。
図１Ａは、本発明の実施の形態１にかかる成形回路部品を用いた回路モジュールの上面図である。 図１Ｂは、図１Ａの回路モジュールの側面図である。 図１Ｃは、図１ＢのＡ−Ａ線断面図である。 図２は、図１Ａ〜１Ｃの回路モジュールの製造工程を説明するフローチャートである。 図３Ａは、本発明の実施の形態２にかかる成形回路部品を用いた回路モジュールの上面図である。 図３Ｂは、図３Ａの回路モジュールの側面図である。 図３Ｃは、図３ＢのＢ−Ｂ線断面図である。 図４は、実施の形態２にかかる成形回路部品のリード部本体へのレーザ光の照射を説明する図である。 図５は、本発明の実施の形態２の変形例１にかかる成形回路部品のリード部の断面図である。 図６は、本発明の実施の形態２の変形例２にかかる成形回路部品のリード部の断面図である。 図７は、本発明の実施の形態２の変形例３にかかる成形回路部品のリード部の断面図である。 図８は、本発明の実施の形態２の変形例４にかかる成形回路部品のリード部の断面図である。
以下の説明では、本発明を実施するための形態（以下、「実施の形態」という）として、成形回路部品および成形回路部品を用いた回路モジュールについて説明する。また、この実施の形態により、この発明が限定されるものではない。さらに、図面の記載において、同一部分には同一の符号を付している。さらにまた、図面は、模式的なものであり、各部材の厚みと幅との関係、各部材の比率等は、現実と異なることに留意する必要がある。また、図面の相互間においても、互いの寸法や比率が異なる部分が含まれている。
（実施の形態１）
図１Ａは、本発明の実施の形態１にかかる成形回路部品を用いた回路モジュールの上面図である。図１Ｂは、図１Ａの回路モジュールの側面図である。図１Ｃは、図１ＢのＡ−Ａ線断面図である。実施の形態１にかかる成形回路部品１０は、三次元回路が形成された本体部１と、外部基材の外部電極と半田により接続され、本体部１から延出するリード部２と、を備える。本体部１は、射出成形可能な樹脂材料からなる。また、回路モジュール２０は、成形回路部品１０と、外部基材３とを備え、外部基材３は、成形回路部品１０のリード部２が半田５により接続される外部電極４を有する。図１Ａ〜１Ｃにおいては、簡略化のために三次元回路の図示を省略している。
リード部２は、本体部１からその外側に延出する脚部２１と、外部基材の外部電極に接続される接続部２２とを有し、脚部２１から接続部２２の間で折り曲げられている。
図１Ｃに示すように、リード部２は、本体部１と同一の材料、すなわち射出成形可能な樹脂材料から成形されたリード部本体２３と、リード部本体２３の外周全体を被覆する金属皮膜２４とを備える。リード部本体２３は、本体部１と同時に射出成形により成形される。
次に、回路モジュール２０の製造方法について説明する。図２は、図１Ａ〜１Ｃの回路モジュール２０の製造工程を説明するフローチャートである。
図２の工程は、成形回路部品１０をＬＤＳ（Ｌａｓｅｒ Ｄｉｒｅｃｔ Ｓｔｒｕｃｔｕｒｉｎｇ）により製造するものである。まず、本体部１およびリード部本体２３が射出成形等により成形加工される（ステップＳ１）。本体部１およびリード部本体２３の材料である樹脂材料には、有機金属複合体が添加されている。
成型工程（ステップＳ１）後、本体部１およびリード部本体２３にレーザ光を照射する（ステップＳ２）。レーザ光は、本体部１の回路形成部分、およびリード部本体２３の金属皮膜形成部分に照射される。レーザ光の照射により、本体部１およびリード部本体２３の表面がわずかに除去されるとともに、樹脂材料に配合された有機金属複合体が活性化されてめっき可能となる。
レーザ照射工程（ステップＳ２）後、本体部１およびリード部本体２３に無電解メッキにより回路部および金属皮膜２４をそれぞれ形成する（ステップＳ３）。無電解メッキは、所望する回路部および金属皮膜２４のメッキ液、例えば、銅皮膜を形成する場合には、無電解銅メッキ液に浸漬することにより行う。金属皮膜２４は、無電解メッキによる皮膜を形成した後、電解メッキによりさらに皮膜を形成したものであってもよく、また異なる金属種類の皮膜を積層したものであってもよい。
メッキ工程（ステップＳ３）後、半田が塗布された外部電極４上に接続部２２が位置する様、成形回路部品１０を位置決めした後、半田を加熱溶融させて、接続部２２と外部電極４とを接続する（ステップＳ４）。
上記の工程において、本体部１およびリード部本体２３の材料である樹脂材料は、有機金属複合体を含む樹脂材料に代えて、レーザ照射によりメッキが可能となるシンジオタクティックポリスチレンや液晶ポリマー等を使用してもよい。
また、成形回路部品１０は、上記のＬＤＳに代えて、公知のＭＩＰＴＥＣ（Ｍｉｃｒｏｓｃｏｐｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｐｒｏｃｅｃｃｉｎｇ ＴＥＣｈｎｏｌｏｇｙ）や、ＳＫＷ−Ｌ１により製造することもできる。
例えば、ＭＩＰＴＥＣでは、本体部１およびリード部本体２３を射出成形等により成形加工した後、本体部１およびリード部本体２３の全体に化学メッキやスパッタリング等により金属薄膜を形成する。その後、回路部の周囲をレーザ光により除去した後、電解メッキをし、余分な金属薄膜をエッチングする。リード部本体２３に形成された金属薄膜にはレーザ光を照射せず、電解メッキにより金属皮膜２４を形成することにより、成形回路部品１０を製造することができる。
また、ＳＫＷ−Ｌ１では、本体部１およびリード部本体２３を射出成形等により成形加工し、成形された本体部１およびリード部本体２３の表面全体をエッチング等により粗化し、触媒を全体に付与する。その後、本体部１およびリード部本体２３の全体に無電解メッキにより金属薄膜を形成し、回路部の周囲をレーザ光により除去した後、電解メッキをし、余分な金属薄膜をエッチングする。リード部本体２３に形成された金属薄膜にはレーザ光を照射せず、電解メッキにより金属皮膜２４を形成することにより、成形回路部品１０を製造することができる。
実施の形態１では、金属製のリードをインサート成形することなく、射出成形およびメッキによりリード部２を形成するため、小型化した際も製品の精度のよい成形回路部品１０を得ることができる。
（実施の形態２）
実施の形態２にかかる成形回路部品は、接続部の断面形状が台形状をなしている。図３Ａは、本発明の実施の形態２にかかる成形回路部品を用いた回路モジュールの上面図である。図３Ｂは、図３Ａの回路モジュールの側面図である。図３Ｃは、図３ＢのＢ−Ｂ線断面図である。なお、図３Ａ〜３Ｃにおいては、実施の形態１と同様に三次元回路の図示を省略している。
図３Ｃに示すように、実施の形態２にかかる成形回路部品１０Ａは、実施の形態１の成形回路部品１０と同様に、本体部１と同一の材料、すなわち射出成形可能な樹脂材料から成形されたリード部本体２３ａと、リード部本体２３ａの外周全体を被覆する金属皮膜２４ａとを有するリード部２Ａを備える。リード部２Ａは、本体部１Ａからその外側に延出する脚部２１Ａと、外部基材３の外部電極４に接続される接続部２２Ａとからなり、脚部２１Ａから接続部２２Ａの間で折り曲げられている。接続部２２Ａは、延出方向と垂直な断面において底面である面ｆ１の長さが、上面である面ｆ４より短い台形状をなしている。また、本体部１Ａも四角錐の上部を切り取った四角錘台形状をなしている。
接続部２２Ａは、対向する２方向から外周部全体にレーザ光が照射可能な形状である。また、接続部２２Ａは、接続部２２Ａの延出方向と垂直な断面において、外部電極４と平行な面ｆ１を有する。外部電極４と平行な面ｆ１を有することにより、半田５により外部電極４と接続する際、接続強度を向上することができる。また、面ｆ１の長さが対向する面ｆ４より短いため、接続する外部電極４の長さを短くでき、外部基材３の実装密度を向上することができる。
脚部２１Ａは、脚部２１Ａに対向する２方向からレーザ光を照射した際（接続部２２Ａへのレーザ光の照射方向と同一方向）、外周部全体にレーザ光が照射可能な形状であれば、接続部２２Ａと断面形状が同一である必要はない。
また、実施の形態２にかかる成形回路部品１０Ａは、ＬＤＳにより製造されるが、接続部２２Ａに対向する２方向から接続部２２Ａの外周部全体にレーザ光が照射可能な形状である。
図４を参照して、接続部２２Ａ（図４は、金属皮膜２４ａを形成前のリード部本体２３ａ）へのレーザ光の照射方法について説明する。
リード部本体２３ａへのレーザ光の照射は、まず、リード部本体２３ａの上面である面ｆ４に、レーザ照射装置３０によりレーザ光を照射して、リード部本体２３ａの面ｆ４の表面をわずかに除去するとともに、樹脂材料を活性化する。その後、リード部本体２３ａの面ｆ１が上面となるように回転し、リード部本体２３ａの面ｆ１、ｆ２、およびｆ３にレーザ光を照射することにより、リード部本体２３ａの外周全体にレーザ光を照射できる。面ｆ２またはｆ３とレーザ光とのなす角度が１０°未満の場合には、レーザ光照射の効果が得られない場合があるので、面ｆ２またはｆ３とレーザ光とのなす角度が１０°以上、すなわち面ｆ２およびｆ３と面ｆ４との角度を８０°以下とすることが好ましい。
また、図４において、レーザ照射装置３０を、リード部本体２３ａの面ｆ４と面ｆ１の上下方向に各１台設置して、上下２方向から同時にリード部本体２３ａの面ｆ１〜ｆ４にレーザ光を照射してもよい。本明細書において、「対向する２方向からレーザ光を照射」とは、「対向する方向に各１台設置されたレーザ照射装置から同時にレーザ光を照射」する場合と、「１台のレーザ照射装置により接続部のいずれかの面にレーザ光を照射した後、接続部を１８０回転して最初にレーザ光を照射した面と対向する面側にレーザ光を照射」する場合を含む。
これに対し、例えば、接続部２２の延出方向と垂直な断面が角形である実施例１の成形回路部品１０では、面ｆ１、ｆ２、ｆ３、およびｆ４にレーザ光を照射する場合、レーザ照射装置３０を対向する方向に２台備える場合でも成形回路部品１０を置きなおす必要があり、１台では面ｆ１〜ｆ４がそれぞれ照射されるように３回置きなおす必要があり、工程が増加する。なお、レーザ光の照射の際の成形回路部品１０Ａの位置決めの容易さの観点から、レーザ光は、「上下」または「左右」のうち、いずれか一方の対向する２方向から照射するものとする。
実施の形態２にかかる成形回路部品１０Ａは接続部２２Ａが台形状をなしているため、レーザ照射工程を削減でき、製造工程の短縮が可能となる。また、成形回路部品１０Ａを小型化した際にもリード部を精度よく、かつ簡易に製造することができる。また、成形回路部品１０Ａの本体部１Ａの形状は、対向する２方向から外周部全体にレーザ光が照射可能な形状（接続部２２Ａへのレーザ光の照射方向と同一方向）、すなわち四角錘台形状であるため、レーザ照射工程に要する時間を削減できる。
なお、実施の形態２において、本体部１Ａの形状は、対向する２方向から外周部全体にレーザ光が照射できる形状であれば（接続部２２Ａへのレーザ光の照射方向と同一方向）、四角錘台形状に限定されるものではない。
また、接続部の延出方向と垂直な断面の形状は、対向する２方向から外周部全体にレーザ光が照射可能な形状であれば、実施の形態２の形状に限定されるものではない。図５は、本発明の実施の形態２の変形例１にかかる成形回路部品のリード部の断面図である。
実施の形態２の変形例１にかかる成形回路部品において、接続部２２Ｂは、延出方向と垂直な断面において底面である面ｆ１の長さが、上面である面ｆ４より長い台形状をなしている。また、レーザ光照射の効果を得るために、面ｆ２およびｆ３と面ｆ１との角度は８０°以下とすることが好ましい。図示されない脚部は、対向する２方向から外周部全体にレーザ光が照射可能な形状であれば、接続部２２Ｂと断面形状が同一である必要はない。
接続部２２Ｂは、接続部２２Ｂの延出方向と垂直な断面において、外部電極４と平行な面ｆ１を有し、また面ｆ１の長さも長いため、外部電極４と半田５により接続した際、接続強度をより向上することができる。また、接続部２２Ｂは対向する２方向から外周部全体にレーザ光が照射可能な形状、すなわち、レーザ光を上方向から照射した場合には、面ｆ２、ｆ３およびｆ４に照射でき、下方向から照射した場合には面ｆ１に照射できるため、製造工程の短縮が可能となる。
さらに、接続部の延出方向と垂直な断面の形状は、対向する２方向から外周部全体にレーザ光が照射できる形状であれば、台形に限定されるものではない。図６は、本発明の実施の形態２の変形例２にかかる成形回路部品のリード部の断面図である。
実施の形態２の変形例２にかかる成形回路部品において、接続部２２Ｃは、延出方向と垂直な断面において六角形をなす。レーザ光照射の効果を得るために、面ｆ２およびｆ３の延長面と面ｆ４とのなす角度、ならびに面ｆ５および面ｆ６と面ｆ４とのなす角度は８０°以下とすることが好ましい。図示されない脚部は対向する２方向から外周部全体にレーザ光が照射できる形状であれば、接続部２２Ｃと断面形状が同一である必要はない。
接続部２２Ｃでは、面ｆ１の長さが対向する面ｆ４より短くなるため、接続する外部電極４の長さを短くでき、外部基材３の実装密度を向上することができる。また、接続部２２Ｃは対向する２方向から外周部全体にレーザ光が照射できる形状、すなわち、レーザ光を上方向から照射した場合には、面ｆ４に照射でき、下方向から照射した場合には面ｆ１〜ｆ３、ｆ５およびｆ６に照射できるため、製造工程の短縮が可能となる。
また、接続部の延出方向と垂直な断面の形状は、対向する２方向から外周部全体にレーザ光が照射できる形状であれば、図７に示す形状であってもよい。図７は、本発明の実施の形態２の変形例３にかかる成形回路部品のリード部の断面図である。
実施の形態２の変形例３にかかる成形回路部品において、接続部２２Ｄは、延出方向と垂直な断面において六角形をなす。レーザ光照射の効果を得るために、面ｆ２およびｆ３の延長面と面ｆ４とのなす角度、ならびに面ｆ５および面ｆ６の延長面と面ｆ１とのなす角度は８０°以下とすることが好ましい。図示されない脚部は、対向する２方向から外周部全体にレーザ光が照射できる形状であれば、接続部２２Ｄと断面形状が同一である必要はない。
接続部２２Ｄでは、外部電極４と平行な面ｆ１を有し、また面ｆ１の長さも長いため、外部電極４と半田５により接続した際、接続強度をより向上することができる。また、接続部２２Ｄは対向する２方向からレーザ光を照射した際、外周部全体にレーザ光が照射できる形状、すなわち、レーザ光を上方向から照射した場合には、面ｆ４〜ｆ６に照射でき、下方向から照射した場合には面ｆ１〜ｆ３に照射できるため、製造工程の短縮が可能となる。
さらに、金属皮膜は、リード部本体の外周全体に形成されていなくともよい。図８は、本発明の実施の形態２の変形例４にかかる成形回路部品のリード部の断面図である。実施の形態２の変形例４にかかる成形回路部品において、接続部２２Ｅは、延出方向と垂直な断面において底面ｆ１の長さが上面ｆ４より短い台形状をなしている。また、金属皮膜２４ｅは、底面である面ｆ１と、面ｆ１に隣接する面ｆ２およびｆ３に形成され、上面である面ｆ４には形成されていない。また、レーザ光照射の効果を得るために、面ｆ２およびｆ３と面ｆ４とのなす角度は８０°以下とすることが好ましい。
接続部２２Ｅは、底面である面ｆ１と、面ｆ１に隣接する面ｆ２およびｆ３に金属皮膜２４ｅが形成されるため、面ｆ２およびｆ３に半田フィレットが形成され、接続強度を保持することができる。また、下側からレーザ光を面ｆ１〜ｆ３に照射することにより、金属皮膜２４ｅを形成できるので、製造工程をさらに短縮することができる。なお、図示されない脚部は、下側からレーザ光を照射可能な面を有し、レーザ光が照射された面に金属皮膜が形成されて、接続部２４Ｅの金属皮膜２４ｅと本体部の回路部とを導通する。
１、１Ａ 本体部
２、２Ａ リード部
３ 外部基材
４ 外部電極
５ 半田
１０、１０Ａ 成形回路部品
２０、２０Ａ 回路モジュール
２１、２１Ａ 脚部
２２、２２Ａ、２２Ｂ、２２Ｃ、２２Ｅ 接続部
２３、２３ａ、２３ｂ、２３ｃ、２３ｅ リード部本体
２４、２４ａ、２４ｂ、２４ｃ、２４ｅ 金属皮膜
３０ レーザ照射装置

Claims (5)

  1. レーザ光を用いて三次元回路を形成する成形回路部品において、
    三次元回路が形成された本体部と、
    外部基材の外部電極と半田により接続され、前記本体部から延出するリード部と、
    を備え、前記リード部は、前記本体部と同一の材料から成形されたリード部本体と、前記リード部本体の外周の少なくとも一部に形成された金属皮膜とを有することを特徴とする成形回路部品。
  2. 前記リード部は、
    前記本体部からその外側に延出する脚部と、
    前記外部基材の外部電極に接続される接続部と、
    を有し、前記接続部は、前記接続部の延出方向と垂直な断面において、前記外部電極と平行な底面を少なくとも有するとともに、対向する２方向から外周部全体にレーザ光を照射可能な形状であり、
    前記脚部は、対向する２方向から外周部全体にレーザ光が照射可能な形状であることを特徴とする請求項１に記載の成形回路部品。
  3. 前記リード部は、
    前記本体部からその外側に延出する脚部と、
    前記外部基材の外部電極に接続される接続部と、
    を有し、前記接続部は、前記接続部の延出方向と垂直な断面において、前記外部電極と平行な底面を少なくとも有するとともに、前記接続部に前記底面方向からレーザ光を照射した際、底面および該底面に隣接する側面もレーザ光が照射される形状であることを特徴とする請求項１に記載の成形回路部品。
  4. 請求項１〜３のいずれか一つに記載の成形回路部品の製造方法であって、
    本体部およびリード部本体を成形する成形工程と、
    前記本体部および前記リード部本体にレーザ光を照射するレーザ照射工程と、
    レーザ光が照射された前記本体部および前記リード部本体に対して、無電解メッキにより回路部および金属皮膜をそれぞれ形成するメッキ工程と、
    を含むことを特徴とする成形回路部品の製造方法。
  5. 請求項１〜３のいずれか一つに記載の成形回路部品と、
    前記成形回路部品のリード部が半田接続される外部電極を有する外部基材と、
    を備えることを特徴とする回路モジュール。
JP2015072734A 2015-03-31 2015-03-31 成形回路部品、成形回路部品の製造方法および回路モジュール Active JP6338547B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015072734A JP6338547B2 (ja) 2015-03-31 2015-03-31 成形回路部品、成形回路部品の製造方法および回路モジュール
PCT/JP2016/055698 WO2016158117A1 (ja) 2015-03-31 2016-02-25 成形回路部品、成形回路部品の製造方法および回路モジュール
EP16772001.0A EP3279937A4 (en) 2015-03-31 2016-02-25 Molded circuit component, method for manufacturing molded circuit component, and circuit module
CN201680012094.1A CN107251219B (zh) 2015-03-31 2016-02-25 成型电路部件、成型电路部件的制造方法以及电路模块
US15/688,631 US10304762B2 (en) 2015-03-31 2017-08-28 Molded interconnect device, manufacturing method for molded interconnect device, and circuit module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015072734A JP6338547B2 (ja) 2015-03-31 2015-03-31 成形回路部品、成形回路部品の製造方法および回路モジュール

Publications (2)

Publication Number Publication Date
JP2016192521A true JP2016192521A (ja) 2016-11-10
JP6338547B2 JP6338547B2 (ja) 2018-06-06

Family

ID=57007032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015072734A Active JP6338547B2 (ja) 2015-03-31 2015-03-31 成形回路部品、成形回路部品の製造方法および回路モジュール

Country Status (5)

Country Link
US (1) US10304762B2 (ja)
EP (1) EP3279937A4 (ja)
JP (1) JP6338547B2 (ja)
CN (1) CN107251219B (ja)
WO (1) WO2016158117A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020250660A1 (ja) * 2019-06-14 2020-12-17 ローム株式会社 半導体装置及び半導体装置の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11545418B2 (en) * 2018-10-24 2023-01-03 Texas Instruments Incorporated Thermal capacity control for relative temperature-based thermal shutdown

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878571A (ja) * 1994-08-31 1996-03-22 Akita Nippon Denki Kk 半導体装置及びその製造方法
JPH10294395A (ja) * 1997-04-18 1998-11-04 Hitachi Cable Ltd 半導体素子搭載用基板および半導体装置
WO2002061835A1 (fr) * 2001-01-31 2002-08-08 Hitachi, Ltd Dispositif a semi-conducteur et procede de fabrication
JP2010219537A (ja) * 2009-03-18 2010-09-30 Yiguang Electronic Ind Co Ltd 光電送信又は受信素子およびその製造方法
WO2011095632A1 (en) * 2010-02-08 2011-08-11 Mitsubishi Chemical Europe Gmbh Polymer composition
JP2013527689A (ja) * 2010-04-30 2013-06-27 モレックスインターコネクト（シャンハイ） カンパニーリミテド アンテナデバイスおよびその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2965803B2 (ja) 1992-11-19 1999-10-18 ポリプラスチックス株式会社 成形品の表面に導電性回路を形成する方法及び導電回路形成部品
JP3230348B2 (ja) * 1993-09-06 2001-11-19 ソニー株式会社 樹脂封止型半導体装置及びその製造方法
US5879965A (en) 1997-06-19 1999-03-09 Micron Technology, Inc. Plastic lead frames for semiconductor devices, packages including same, and methods of fabrication
JP3616488B2 (ja) 1997-11-10 2005-02-02 三共化成株式会社 成形回路部品の製造方法
JP2002314217A (ja) 2001-04-12 2002-10-25 Hitachi Cable Ltd プラスチック成形回路部品の製造方法
US7315077B2 (en) * 2003-11-13 2008-01-01 Fairchild Korea Semiconductor, Ltd. Molded leadless package having a partially exposed lead frame pad
US7134197B2 (en) * 2003-12-18 2006-11-14 Honeywell International Inc. Plastic lead frames utilizing reel-to-reel processing
US7112873B2 (en) * 2004-09-03 2006-09-26 Honeywell International Inc. Flip chip metal bonding to plastic leadframe
US8492464B2 (en) * 2008-05-23 2013-07-23 Sabic Innovative Plastics Ip B.V. Flame retardant laser direct structuring materials
US20100307799A1 (en) * 2009-06-06 2010-12-09 Chiang Cheng-Feng Carrier Structure for Electronic Components and Fabrication Method of the same
JP5455028B2 (ja) * 2009-10-30 2014-03-26 パナソニック株式会社 回路基板構造体
JP5437943B2 (ja) * 2010-07-26 2014-03-12 日立オートモティブシステムズ株式会社 パワー半導体ユニット、パワーモジュールおよびそれらの製造方法
DE102011000138A1 (de) 2011-01-14 2012-07-19 Lpkf Laser & Electronics Ag Verfahren zur selektiven Metallisierung eines Substrats sowie ein nach diesem Verfahren hergestellter Schaltungsträger
TW201303055A (zh) * 2011-07-07 2013-01-16 Hon Hai Prec Ind Co Ltd 坩堝、真空蒸鍍系統及方法
US8708745B2 (en) * 2011-11-07 2014-04-29 Apple Inc. Dual orientation electronic connector
JP6270335B2 (ja) 2013-04-26 2018-01-31 オリンパス株式会社 撮像装置
DE102014206558A1 (de) * 2014-04-04 2015-10-08 Robert Bosch Gmbh Verfahren zum Herstellen eines MID-Schaltungsträgers und MID-Schaltungsträger

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878571A (ja) * 1994-08-31 1996-03-22 Akita Nippon Denki Kk 半導体装置及びその製造方法
JPH10294395A (ja) * 1997-04-18 1998-11-04 Hitachi Cable Ltd 半導体素子搭載用基板および半導体装置
WO2002061835A1 (fr) * 2001-01-31 2002-08-08 Hitachi, Ltd Dispositif a semi-conducteur et procede de fabrication
JP2010219537A (ja) * 2009-03-18 2010-09-30 Yiguang Electronic Ind Co Ltd 光電送信又は受信素子およびその製造方法
WO2011095632A1 (en) * 2010-02-08 2011-08-11 Mitsubishi Chemical Europe Gmbh Polymer composition
JP2013527689A (ja) * 2010-04-30 2013-06-27 モレックスインターコネクト（シャンハイ） カンパニーリミテド アンテナデバイスおよびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020250660A1 (ja) * 2019-06-14 2020-12-17 ローム株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
CN107251219A (zh) 2017-10-13
JP6338547B2 (ja) 2018-06-06
EP3279937A4 (en) 2018-12-05
CN107251219B (zh) 2019-09-10
EP3279937A1 (en) 2018-02-07
US10304762B2 (en) 2019-05-28
WO2016158117A1 (ja) 2016-10-06
US20170358526A1 (en) 2017-12-14

Similar Documents

Publication Publication Date Title
JP7426440B2 (ja) 半導体装置用基板および半導体装置
CN104105350A (zh) 选择性电镍金的方法及pcb板、装置
JP6338547B2 (ja) 成形回路部品、成形回路部品の製造方法および回路モジュール
US10147615B2 (en) Fabrication method of package structure
TWI487443B (zh) 基板結構的製造方法及以此方法製造的基板結構
US9848496B2 (en) Electronic component module and manufacturing method thereof
US10764995B2 (en) Fabrication method of substrate structure
US20140154463A1 (en) Substrate structure and manufacturing method thereof
TWI622151B (zh) 用於半導體封裝的承載基板與其封裝結構，及半導體封裝元件的製作方法
JP2012182207A (ja) Ｌｅｄ素子用リードフレームおよびその製造方法
TWI678953B (zh) 模塑互連元件及製造其的方法
US20150156865A1 (en) Coreless board for semiconductor package, method of manufacturing the same, and method of manufacturing semiconductor package using the same
JP2016035998A (ja) レーザー彫刻により３次元立体回路を製造する方法
JP5913486B2 (ja) メッキ用ラック
TWI625799B (zh) 導線架結構的製作方法
JP6345957B2 (ja) 金属−セラミックス回路基板およびその製造方法
US20140138132A1 (en) Printed circuit board and manufacturing method thereof
JP5098452B2 (ja) 半導体装置の製造方法
TWI716476B (zh) 電接觸總成
WO2017081828A1 (ja) シートコイルの製造方法
KR101022096B1 (ko) 부품 실장형 인쇄회로기판 제조방법
US9013048B2 (en) Semiconductor device manufacturing method and semiconductor device
TWI544847B (zh) 化學鍍產品及其成型方法
CN104185355A (zh) 一种电路板的制作方法及电路板
JP2012186388A (ja) Ｌｅｄ素子用リードフレーム基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180410

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180508

R151 Written notification of patent or utility model registration

Ref document number: 6338547

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250