JP2016035998A - レーザー彫刻により3次元立体回路を製造する方法 - Google Patents

レーザー彫刻により3次元立体回路を製造する方法 Download PDF

Info

Publication number
JP2016035998A
JP2016035998A JP2014159143A JP2014159143A JP2016035998A JP 2016035998 A JP2016035998 A JP 2016035998A JP 2014159143 A JP2014159143 A JP 2014159143A JP 2014159143 A JP2014159143 A JP 2014159143A JP 2016035998 A JP2016035998 A JP 2016035998A
Authority
JP
Japan
Prior art keywords
laser engraving
circuit
manufacturing
circuit pattern
dimensional solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014159143A
Other languages
English (en)
Inventor
維林 劉
wei lin Liu
維林 劉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KAHO KAGI KOFUN YUGENKOSHI
Inpaq Technology Co Ltd
Original Assignee
KAHO KAGI KOFUN YUGENKOSHI
Inpaq Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KAHO KAGI KOFUN YUGENKOSHI, Inpaq Technology Co Ltd filed Critical KAHO KAGI KOFUN YUGENKOSHI
Priority to JP2014159143A priority Critical patent/JP2016035998A/ja
Publication of JP2016035998A publication Critical patent/JP2016035998A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

【課題】従来の製造方法における、基材の材料コストが高いのみならず、回路パターン領域のレーザー彫刻に要するプロセス時間が長い問題を解決することを課題とする。
【解決手段】本発明に係るレーザー彫刻により3次元立体回路を製造する方法は、プラスチック基材を提供する工程と、金属めっき膜を形成する方式により、前記プラスチック基材の表面に金属層を結合する工程と、レーザー彫刻の方式により、前記金属めっき膜に回路パターンを成形する工程と、電気めっきの方式により、前記回路パターンを3次元立体回路として構築する工程と、を含む。これにより、3次元立体回路製造において、プロセスに要する時間及び材料コストを節約する効果を奏する。
【選択図】図1

Description

本発明は、3次元立体回路の製造方法に関し、特にレーザー彫刻により3次元立体回路を製造する方法に関する。
従来の半導体工業におけるマイクロリソグラフィ(microlithography)プロセス及び関連する微細加工技術は、フォトリソグラフィ(photolithography)エッチング方式を主体とする。フォトリソグラフィの解像度は光源の波長に比例することから、解像度には限界があり、また、こうした製造方法はいずれも極めて複雑且つ高コストである。
近年、マイクロ電子回路は、従来の平面2次元回路から立体3次元回路へと漸次進歩を遂げ、非平坦表面への回路パターンの転写が必要な技術となっている。しかしながら、従来のフォトリソグラフィでは、たとえ僅かな曲面であっても、焦点深度が足りないために、パターンの非平坦表面への転写を効率よく行うことができない問題がある。
現行の3次元立体導電配線を製作する方式では、レーザーによって、金属成分を含有する特殊な材料の基材に彫刻することで、所要の回路パターンを成形し、この回路パターン領域に金属無電解めっきプロセスを行う。これがいわゆるレーザーダイレクトストラクチャリング(Laser Direct Structure、LDS)技術である。この方法は、回路の構成における自由度が高く、工程が簡単であり、空間を節約できる利点を有するため、高い評価を得ている。
しかしながら、レーザーダイレクトストラクチャリングによる製造方法は、基材の材料コストが高いのみならず、回路パターン領域のレーザー彫刻に要するプロセス時間が長いという問題がある。
本発明は、3次元立体回路製造における上記課題を解決するために、レーザー彫刻により3次元立体回路を製造する方法を提供する。本発明に係るレーザー彫刻により3次元立体回路を製造する方法は、プラスチック基材を提供する工程と、金属めっき膜を形成する方式により、前記プラスチック基材の表面に金属層を結合する工程と、レーザー彫刻の方式により、前記金属めっき膜に回路パターンを成形する工程と、電気めっきの方式により、前記回路パターンを3次元立体回路として構築する工程と、を含む。
本発明によれば、3次元立体回路の製造において、高コストの特殊な基材を使用するという制限を受けることがない。また、本発明では、3次元立体回路の製造におけるプロセスの構成が簡単であり、必要とする機器はいずれも現行の工場設備が主体であるため、生産ラインに直接導入するのに便利であり、製造コストを大幅に節約することができる。更には、レーザー彫刻では線幅の小さい回路を製造することができるため、回路を複雑な形状にして運用範囲を拡大することが可能となり、電子製品の軽薄短小化の趨勢に合致している。
本発明に係るレーザー彫刻により3次元立体回路を製造する方法の製造フローを示す図である。 本発明に係るレーザー彫刻により3次元立体回路を製造する方法におけるプラスチック基材の表面に金属層を結合したことを示す立体図である。 本発明に係るレーザー彫刻により3次元立体回路を製造する方法における回路パターンを3次元立体回路として構築したことを示す立体図である。 本発明に係るレーザー彫刻により3次元立体回路を製造する方法における、レーザー彫刻の方式により、金属めっき膜に回路パターンを成形する第1の実施例を示す立体図である。 本発明に係るレーザー彫刻により3次元立体回路を製造する方法における、レーザー彫刻の方式により、金属めっき膜に回路パターンを成形する第2の実施例を示す立体図である。
図1に示すように、本発明に係るレーザー彫刻により3次元立体回路を製造する方法は、プラスチック基材を提供する工程S1と、金属めっき膜を形成する方式により、前記プラスチック基材の表面に金属層を結合する工程S2と、レーザー彫刻の方式により、前記金属めっき膜に回路パターンを成形する工程S3と、電気めっきの方式により、前記回路パターンを3次元立体回路として構築する工程S4と、を含む。
図2乃至図3に示すように、プラスチック基材10は、回路基板又は射出成形によるプラスチック体であってもよい。プラスチック基材10は、平面又は非平面であってもよい。プラスチック基材10は、第1の表面11及び第2の表面12を含む。第1の表面11と第2の表面12とは互いに対向する。金属層20は、プラスチック基材10の第1の表面11及び第2の表面12のうちの少なくとも1つの表面に結合される。金属めっき膜を形成する方式は、スパッタリング、電気めっき、化学めっき等であってもよいが、これらに限定されない。金属層は、金属接着フィルムであってよい。
図4に示すように、本発明に係るレーザー彫刻により3次元立体回路を製造する方法における、レーザー彫刻の方式により、前記金属めっき膜に回路パターンを成形する第1の実施例では、金属層における成形しようとする回路パターンを領域Aとし、回路パターン以外の部分を領域Bとする。そして、レーザー彫刻の方式により、回路パターン以外の領域Bの金属層を除去すると共に、電気めっきの方式により、回路パターン領域Aを3次元立体回路として構築する。電気めっきの方式は、スパッタリング、電気めっき、化学めっきのうちの1つである。電気めっき層は、厚さが約4〜10μmの銅、ニッケル、金又は合金である。
図5に示すように、レーザー彫刻の方式により、金属めっき膜に回路パターンを成形する第2の実施例では、金属層における成形しようとする回路パターンを領域Aとし、回路パターンの境界線を領域Bとし、回路パターンの境界線外の部分を領域Cとする。そして、レーザー彫刻の方式により、回路パターンの境界線領域Bの金属層を除去すると共に、電気めっきの方式により、回路パターン領域Aの金属層を、厚さが約4〜10μmの銅、ニッケル、金又は合金で形成する。最後に、化学薬剤又は2回目のレーザー彫刻の方式により、不必要な領域Cの金属層を除去する。これにより、回路パターンを3次元立体回路として構築する。
本発明に係るレーザー彫刻により3次元立体回路を製造する方法は、以下の利点を有する。プラスチック基材10が一般的なプラスチック体であってもよいため、基材のコストを節約することができる。金属めっき膜を形成する方式により、プラスチック基材10の表面に金属層20を結合することから、製造プロセスを簡素化して生産効率を向上させることができる。レーザー彫刻の方式により、金属めっき膜に回路パターン30を成形することから、回路を素早く完成させることができる。電気めっきの方式により、回路パターン30を3次元立体回路として構築することから、素早く大量に製造する実行可能性を有する。
このように、本発明は、3次元回路製造産業の生産性に対し、コストを低減すると共に効率を向上させる効果を奏する。但し、以上は本発明の好ましい実施例の説明に過ぎず、当業者は、本発明の趣旨を逸脱しない範囲において、上述した説明に基づいて様々な修正及び変更を行うことが可能であり、そうした修正や変更も本発明の範囲に含まれることは言うまでもない。
10 プラスチック基材
11 第1の表面
12 第2の表面
20 金属層
30 回路パターン
A 領域A
B 領域B
C 領域C

Claims (10)

  1. プラスチック基材を提供する工程と、
    金属めっき膜を形成する方式により前記プラスチック基材の表面に金属層を結合する工程と、
    レーザー彫刻の方式により前記金属めっき膜に回路パターンを成形する工程と、
    電気めっきの方式により前記回路パターンを3次元立体回路として構築する工程と、
    を含むことを特徴とするレーザー彫刻により3次元立体回路を製造する方法。
  2. 前記プラスチック基材は平面であることを特徴とする請求項1に記載のレーザー彫刻により3次元立体回路を製造する方法。
  3. 前記プラスチック基材は非平面であることを特徴とする請求項1に記載のレーザー彫刻により3次元立体回路を製造する方法。
  4. 前記プラスチック基材は、互いに対向する第1の表面及び第2の表面を有し、
    前記金属層は、前記プラスチック基材の前記第1の表面及び前記第2の表面のうちの少なくとも1つの表面に結合されることを特徴とする請求項1に記載のレーザー彫刻により3次元立体回路を製造する方法。
  5. 前記電気めっきの方式は、スパッタリング、電気めっき、化学めっきのいずれかであることを特徴とする請求項1に記載のレーザー彫刻により3次元立体回路を製造する方法。
  6. 前記レーザー彫刻の方式により前記金属めっき膜に回路パターンを成形する工程は、レーザー彫刻の方式によって前記回路パターン以外の前記金属層を除去することを含むことを特徴とする請求項1に記載のレーザー彫刻により3次元立体回路を製造する方法。
  7. 前記レーザー彫刻の方式により前記金属めっき膜に回路パターンを成形する工程は、レーザー彫刻の方式によって前記回路パターンの境界線を形成することを含むことを特徴とする請求項1に記載のレーザー彫刻により3次元立体回路を製造する方法。
  8. 前記電気めっきの方式により前記回路パターンを3次元立体回路として構築する工程が完了した後、不必要な金属層を除去することを特徴とする請求項7に記載のレーザー彫刻により3次元立体回路を製造する方法。
  9. 化学薬剤によって不必要な電気めっき部分を除去することを特徴とする請求項8に記載のレーザー彫刻により3次元立体回路を製造する方法。
  10. レーザー彫刻によって不必要な電気めっき部分を除去することを特徴とする請求項8に記載のレーザー彫刻により3次元立体回路を製造する方法。
JP2014159143A 2014-08-05 2014-08-05 レーザー彫刻により3次元立体回路を製造する方法 Pending JP2016035998A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014159143A JP2016035998A (ja) 2014-08-05 2014-08-05 レーザー彫刻により3次元立体回路を製造する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014159143A JP2016035998A (ja) 2014-08-05 2014-08-05 レーザー彫刻により3次元立体回路を製造する方法

Publications (1)

Publication Number Publication Date
JP2016035998A true JP2016035998A (ja) 2016-03-17

Family

ID=55523686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014159143A Pending JP2016035998A (ja) 2014-08-05 2014-08-05 レーザー彫刻により3次元立体回路を製造する方法

Country Status (1)

Country Link
JP (1) JP2016035998A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109661124A (zh) * 2019-01-15 2019-04-19 广东科翔电子科技有限公司 一种ic载板新型表面处理方法
CN109714903A (zh) * 2019-01-15 2019-05-03 广东科翔电子科技有限公司 一种ic载板表面处理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766531A (ja) * 1993-08-26 1995-03-10 Polyplastics Co レーザーによる回路形成方法及び導電回路形成部品
JP2002335065A (ja) * 2001-05-07 2002-11-22 Hitachi Metals Ltd 回路形成方法
JP2013254892A (ja) * 2012-06-08 2013-12-19 Panasonic Corp 配線基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766531A (ja) * 1993-08-26 1995-03-10 Polyplastics Co レーザーによる回路形成方法及び導電回路形成部品
JP2002335065A (ja) * 2001-05-07 2002-11-22 Hitachi Metals Ltd 回路形成方法
JP2013254892A (ja) * 2012-06-08 2013-12-19 Panasonic Corp 配線基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109661124A (zh) * 2019-01-15 2019-04-19 广东科翔电子科技有限公司 一种ic载板新型表面处理方法
CN109714903A (zh) * 2019-01-15 2019-05-03 广东科翔电子科技有限公司 一种ic载板表面处理方法

Similar Documents

Publication Publication Date Title
US9504165B2 (en) Method of forming conductive traces on insulated substrate
JP2007243181A (ja) インプリンティングによる基板の製造方法
JP2014027317A (ja) プリント基板の製造方法
CN104519666A (zh) 一种用于柔性线路板制作的柔性模具及其制备方法
JP2016035998A (ja) レーザー彫刻により3次元立体回路を製造する方法
TWI487443B (zh) 基板結構的製造方法及以此方法製造的基板結構
JP2005093965A (ja) 金属−セラミックス接合回路基板の製造方法
JP2011109056A (ja) セラミック基板の製造方法
US20120255764A1 (en) Printed circuit board and manufacturing method thereof
CN104752342B (zh) 接合半导体基板的方法
US20130068510A1 (en) Method of manufacturing printed circuit board having vias and fine circuit and printed circuit board manufactured using the same
JP6338547B2 (ja) 成形回路部品、成形回路部品の製造方法および回路モジュール
JP2008230083A (ja) スタンパーの製造方法
TW201446096A (zh) 立體電路成形方式
JP2008098662A (ja) 金属−セラミックス接合回路基板の製造方法
US20150060292A1 (en) Method for Forming Three Dimensional Circuit
KR20160054050A (ko) 레이저 조각에 의한 3d 입체 회로 제조 방법
JP6345957B2 (ja) 金属−セラミックス回路基板およびその製造方法
JP6425135B2 (ja) 蒸着マスクの製造方法
JP4974379B2 (ja) 成膜成形体の製造装置
CN103747623B (zh) 含小间距焊盘的印制线路板及其制备方法
KR20130034828A (ko) 다층 박막을 이용한 장신구 제조방법
JP2012213901A (ja) インプリントモールドおよびその製造方法
TWI508366B (zh) 形成天線的方法
TWI516183B (zh) 線路板及其製作方法

Legal Events

Date Code Title Description
A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160324

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160419