CN107251219A - 成型电路部件、成型电路部件的制造方法以及电路模块 - Google Patents

成型电路部件、成型电路部件的制造方法以及电路模块 Download PDF

Info

Publication number
CN107251219A
CN107251219A CN201680012094.1A CN201680012094A CN107251219A CN 107251219 A CN107251219 A CN 107251219A CN 201680012094 A CN201680012094 A CN 201680012094A CN 107251219 A CN107251219 A CN 107251219A
Authority
CN
China
Prior art keywords
laser
shaping circuit
connecting portion
leading
main body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680012094.1A
Other languages
English (en)
Other versions
CN107251219B (zh
Inventor
伊藤圭吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Publication of CN107251219A publication Critical patent/CN107251219A/zh
Application granted granted Critical
Publication of CN107251219B publication Critical patent/CN107251219B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

提供在小型化时也能保持精度并且能够简单地制造的具有能够与外部基材连接的引线的成型电路部件、成型电路部件的制造方法以及电路模块。本发明中的成型电路部件(10)使用激光而形成三维电路，其特征在于，该成型电路部件(10)具有：主体部(1)，其形成有三维电路；以及从主体部(1)延伸的引线部(2)，其通过焊料与外部基材的外部电极连接，引线部(2)具有：引线部主体，其由与主体部(1)相同的材料成型；以及金属被膜，其形成在所述引线部主体的外周的至少一部分上。

Description

成型电路部件、成型电路部件的制造方法以及电路模块
技术领域
本发明涉及成型电路部件、成型电路部件的制造方法以及电路模块。
背景技术
以往，具有与外部基材连接的引线框架并且通过模制树脂来密封半导体芯片而成的半导体封装被广泛使用(例如，参照专利文献1)。这样的半导体封装需要小型化，但在对引线框架进行嵌入成型的半导体封装中，在小型化并且保持产品的精度的方面在技术上是困难的。
近年来，以设备小型化、以及减少部件数量和组装工时为目的，开发了在三维构造的主体部中形成有三维电路的成型电路部件(Molded Interconnect Device，下面称作“MID”)(例如，参照专利文献2～5)。
现有技术文献
专利文献
专利文献1：日本特开2014-216554号公报
专利文献2：日本特许第2965803号公报
专利文献3：日本特开平11-145583号公报
专利文献4：日本特开2002-314217号公报
专利文献5：日本特开2012-149347号公报
发明内容
发明要解决的课题
然而，在专利文献2～4中，虽然记载了针对主体部的三维电路的形成方法，但对于具有由与主体部相同的树脂材料构成并且在外周上具备金属被膜的引线框架的成型电路部件没有任何记载。
本发明就是鉴于上述情况而完成的，其目的在于提供在小型化时也能保持产品的精度并且能够简单地制造的具有能够与外部基材连接的引线的成型电路部件、成型电路部件的制造方法以及电路模块。
用于解决课题的手段
为了解决上述课题并达到目的，本发明的成型电路部件使用激光而形成三维电路，其特征在于，该成型电路部件具有：主体部，其形成有三维电路；以及从所述主体部延伸的引线部，其通过焊料与外部基材的外部电极连接，所述引线部具有：引线部主体，其由与所述主体部相同的材料成型；以及金属被膜，其形成在所述引线部主体的外周的至少一部分上。
另外，本发明的成型电路部件的特征在于，在上述发明中，所述引线部具有：腿部，其从所述主体部向该主体部的外侧延伸；以及连接部，其与所述外部基材的外部电极连接，所述连接部在与所述连接部的延伸方向垂直的截面上为至少具有与所述外部电极平行的底面并且能够从对置的2个方向向整个外周部照射激光的形状，所述腿部为能够从对置的2个方向向整个外周部照射激光的形状。
另外，本发明的成型电路部件的特征在于，在上述发明中，所述引线部具有：腿部，其从所述主体部向该主体部的外侧延伸；以及连接部，其与所述外部基材的外部电极连接，所述连接部在与所述连接部的延伸方向垂直的截面上为至少具有与所述外部电极平行的底面并且在从所述底面方向向所述连接部照射激光时激光照射到底面以及与该底面相邻的侧面的形状。
并且，本发明的成型电路部件的制造方法为上述任意一项所述的成型电路部件的制造方法，其特征在于，该成型电路部件的制造方法包含如下工序：成型工序，对主体部和引线部主体进行成型；激光照射工序，向所述主体部和所述引线部主体照射激光；以及镀敷工序，针对激光所照射的所述主体部和所述引线部主体，通过无电解镀敷而分别形成电路部和金属被膜。
另外，本发明的电路模块的特征在于，该电路模块具有：上述任意一项所述的成型电路部件；以及外部基材，其具有与所述成型电路部件的引线部焊接的外部电极。
发明效果
在本发明中，由于能够在成型工序中同时成型出成型电路部件的主体部和引线部主体，在镀敷工序中同时形成三维电路和引线部主体的金属被膜，因此使具有引线部的成型电路部件小型化时也能保持产品的精度并且以较少的工序进行制造。
附图说明
图1A是使用了本发明的实施方式1的成型电路部件的电路模块的俯视图。
图1B是图1A的电路模块的侧视图。
图1C是图1B的A-A线剖视图。
图2是对图1A～1C的电路模块的制造工序进行说明的流程图。
图3A是使用了本发明的实施方式2的成型电路部件的电路模块的俯视图。
图3B是图3A的电路模块的侧视图。
图3C是图3B的B-B线剖视图。
图4是对激光向实施方式2的成型电路部件的引线部主体的照射进行说明的图。
图5是本发明的实施方式2的变形例1的成型电路部件的引线部的剖视图。
图6是本发明的实施方式2的变形例2的成型电路部件的引线部的剖视图。
图7是本发明的实施方式2的变形例3的成型电路部件的引线部的剖视图。
图8是本发明的实施方式2的变形例4的成型电路部件的引线部的剖视图。
具体实施方式
在下面的说明中，作为用于实施本发明的方式(下面称作“实施方式”)，对成型电路部件和使用了成型电路部件的电路模块进行说明。另外，本发明并不受该实施方式限定。并且，在附图的记载中，对相同部分标注相同的标号。另外，附图是示意性的，需要注意到各部件的厚度与宽度的关系、各部件的比例等与现实不同。另外，在附图的相互之间也包含有彼此的尺寸或比例不同的部分。
(实施方式1)
图1A是使用了本发明的实施方式1的成型电路部件的电路模块的俯视图。图1B是图1A的电路模块的侧视图。图1C是图1B的A-A线剖视图。实施方式1的成型电路部件10具有：主体部1，其形成有三维电路；以及从主体部1延伸的引线部2，其通过焊料与外部基材的外部电极连接。主体部1由可注塑成型的树脂材料构成。另外，电路模块20具有成型电路部件10和外部基材3，外部基材3具有通过焊料5而与成型电路部件10的引线部2连接的外部电极4。在图1A～1C中，为了简化，省略了三维电路的图示。
引线部2具有：腿部21，其从主体部1向该主体部1的外侧延伸；以及连接部22，其与外部基材的外部电极连接，该引线部2在腿部21至连接部22之间弯折。
如图1C所示，引线部2具有：引线部主体23，其由与主体部1相同的材料即可注塑成型的树脂材料成型；以及金属被膜24，其包覆引线部主体23的整个外周。引线部主体23与主体部1同时通过注塑成型而成型。
接下来，对电路模块20的制造方法进行说明。图2是对图1A～1C的电路模块20的制造工序进行说明的流程图。
在图2的工序中，通过LDS(Laser Direct Structuring：激光直接成型)来制造成型电路部件10。首先，通过注塑成型等对主体部1和引线部主体23进行成型加工(步骤S1)。向作为主体部1和引线部主体23的材料的树脂材料添加有机金属复合物。
在成型工序(步骤S1)之后，向主体部1和引线部主体23照射激光(步骤S2)。激光照射到主体部1的电路形成部分以及引线部主体23的金属被膜形成部分。通过激光的照射，稍微去除了主体部1和引线部主体23的表面，并且使混合在树脂材料中的有机金属复合物活性化从而能够进行镀敷。
在激光照射工序(步骤S2)之后，在主体部1和引线部主体23上，通过无电解镀敷而分别形成电路部和金属被膜24(步骤S3)。无电解镀敷是通过浸泡在期望的电路部和金属被膜24的镀敷液(例如在形成铜被膜的情况下为无电解铜镀敷液)中来进行的。金属被膜24可以在通过无电解镀敷而形成被膜之后，通过电解镀敷而进一步形成被膜，另外，也可以层叠不同金属种类的被膜。
在镀敷工序(步骤S3)之后，在以使连接部22位于涂覆有焊料的外部电极4上的方式对成型电路部件10进行定位之后，使焊料加热融化，将连接部22和外部电极4连接起来(步骤S4)。
在上述工序中，作为主体部1和引线部主体23的材料的树脂材料，也可以代替包含有机金属复合物在内的树脂材料，而使用通过激光照射而能够进行镀敷的间规聚苯乙烯或液晶聚合物等。
另外，也可以代替上述LDS，而通过公知的MIPTEC(Microscopic IntegratedProcessing technology：微细集成加工技术)或SKW-L1来制造成型电路部件10。
例如，在MIPTEC中，在通过注塑成型等对主体部1和引线部主体23进行成型加工之后，通过化学镀敷或溅射等而在整个主体部1和引线部主体23上形成金属薄膜。然后，在通过激光来去除电路部的周围之后，进行电解镀敷，对多余的金属薄膜进行蚀刻。不用对形成在引线部主体23上的金属薄膜照射激光而通过电解镀敷来形成金属被膜24，从而能够制造出成型电路部件10。
另外，在SKW-L1中，通过注塑成型等对主体部1和引线部主体23进行成型加工，通过蚀刻等而使成型的主体部1和引线部主体23的整个表面粗糙化，向整体赋予催化剂。然后，通过无电解镀敷而在整个主体部1和引线部主体23上形成金属薄膜，在通过激光来去除电路部的周围之后，进行电解镀敷，对多余的金属薄膜进行蚀刻。不用对形成在引线部主体23上的金属薄膜照射激光而通过电解镀敷来形成金属被膜24，从而能够制造出成型电路部件10。
在实施方式1中，由于未对金属制的引线进行嵌入成型，而通过注塑成型以及镀敷来形成引线部2，因此能够获得在小型化时产品的精度也良好的成型电路部件10。
(实施方式2)
实施方式2的成型电路部件的连接部的截面形状呈梯形。图3A是使用了本发明的实施方式2的成型电路部件的电路模块的俯视图。图3B是图3A的电路模块的侧视图。图3C是图3B的B-B线剖视图。另外，在图3A～3C中，与实施方式1同样地省略了三维电路的图示。
如图3C所示，实施方式2的成型电路部件10A与实施方式1的成型电路部件10同样地具有引线部2A，该引线部2A具有：引线部主体23a，其由与主体部1A相同的材料即可注塑成型的树脂材料成型；以及金属被膜24a，其包覆引线部主体23a的整个外周。引线部2A由腿部21A和连接部22A构成，其中，该腿部21A从主体部1A向该主体部1A的外侧延伸，该连接部22A与外部基材3的外部电极4连接，该引线部2A在腿部21至连接部22A之间弯折。连接部22A在与延伸方向垂直的截面上呈如下的梯形：作为底面的面f1的长度比作为上表面的面f4短。另外，主体部1A也呈切掉了四棱锥的上部的四棱台形。
连接部22A为能够从对置的2个方向向整个外周部照射激光的形状。另外，连接部22A在与连接部22A的延伸方向垂直的截面上具有与外部电极4平行的面f1。通过具有与外部电极4平行的面f1，在通过焊料5与外部电极4进行连接时，能够提高连接强度。另外，由于面f1的长度比对置的面f4短，因此能够缩短所连接的外部电极4的长度，从而能够提高外部基材3的安装密度。
腿部21A只要为在从对置的2个方向(与向连接部22A照射激光的照射方向相同的方向)向腿部21A照射激光时激光能够照射到整个外周部的形状，则不需要截面形状与连接部22A相同。
另外，实施方式2的成型电路部件10A通过LDS来制造，但是，为能够从对置的2个方向向连接部22A的整个外周部照射激光的形状。
参照图4对向连接部22A(在图4中是形成金属被膜24a前的引线部主体23a)照射激光的照射方法进行说明。
关于向引线部主体23a进行的激光照射，首先，通过激光照射装置30向作为引线部主体23a的上表面的面f4照射激光从而稍微去除引线部主体23a的面f4的表面并且使树脂材料活性化。然后，进行旋转以使得引线部主体23a的面f1成为上表面，通过向引线部主体23a的面f1、f2、以及f3照射激光，能够向引线部主体23a的整个外周照射激光。由于在面f2或f3与激光所成的角度小于10°的情况下，有时无法获得激光照射的效果，因此优选面f2或f3与激光所成的角度为10°以上，即，使面f2和f3与面f4的角度为80°以下。
另外，在图4中，也可以在引线部主体23a的面f4和面f1的上下方向上各设置一台激光照射装置30，从而从上下2个方向同时向引线部主体23a的面f1～f4照射激光。在本说明书中，所谓“从对置的2个方向照射激光”包含如下情况：“从在对置的2个方向上各设置1台的激光照射装置同时照射激光”；以及“在由1台激光照射装置向连接部的任意面照射激光之后，使连接部旋转180°，向与最初照射激光的面对置的面侧照射激光”。
与此相对，例如，在与连接部22的延伸方向垂直的截面为方形的实施例1的成型电路部件10中，在向面f1、f2、f3以及f4照射激光的情况下，即使在对置的方向上具有2台激光照射装置30的情况下，也需要重新放置成型电路部件10，在1台的情况下，需要重新放置3次以使得分别照射面f1～f4，因而增加了工序。另外，从激光照射时的成型电路部件10A的定位的容易度的观点来看，激光是从“上下”或“左右”中的任意一方的对置的2个方向照射的。
由于实施方式2的成型电路部件10A的连接部22A呈梯形，因此能够减少激光照射工序，从而能够缩短制造工序。另外，在使成型电路部件10A小型化时也能够高精度且简单地制造引线部。另外，由于成型电路部件10A的主体部1A的形状为能够从对置的2个方向(与向连接部22A照射激光的照射方向相同的方向)向整个外周部照射激光的形状即四棱台形，因此能够减少激光照射工序所需的时间。
另外，在实施方式2中，主体部1A的形状只要为能够从对置的2个方向(与向连接部22A照射激光的照射方向相同的方向)向整个外周部照射激光的形状，则不限于四棱台形。
另外，只要与连接部的延伸方向垂直的截面的形状为能够从对置的2个方向向整个外周部照射激光的形状，则不限于实施方式2的形状。图5是本发明的实施方式2的变形例1的成型电路部件的引线部的剖视图。
在实施方式2的变形例1的成型电路部件中，连接部22B在与延伸方向垂直的截面上呈如下的梯形：作为底面的面f1的长度比作为上表面的面f4长。另外，为了获得激光照射的效果，优选使面f2和f3与面f1的角度为80°以下。未图示的腿部只要为能够从对置的2个方向向整个外周部照射激光的形状，则不需要截面形状与连接部22B相同。
连接部22B在与连接部22B的延伸方向垂直的截面上具有与外部电极4平行的面f1，另外，由于面f1的长度较长，因此在通过焊料5与外部电极4进行连接时，能够进一步提高连接强度。另外，由于连接部22B为能够从对置的2个方向向整个外周部照射激光的形状，即，在从上方向照射激光的情况下，能够照射到面f2、f3以及f4，在从下方向照射的情况下，能够照射到面f1，因此能够缩短制造工序。
并且，与连接部的延伸方向垂直的截面的形状只要为能够从对置的2个方向向整个外周部照射激光的形状，则不限于梯形。图6是本发明的实施方式2的变形例2的成型电路部件的引线部的剖视图。
在实施方式2的变形例2的成型电路部件中，连接部22C在与延伸方向垂直的截面上呈六边形。为了获得激光照射的效果，优选面f2和f3的延长面与面f4所成的角度、以及面f5和f6与面f4所成的角度为80°以下。未图示的腿部只要为能够从对置的2个方向向整个外周部照射激光的形状，则不需要截面形状与连接部22C相同。
在连接部22C中，由于面f1的长度比对置的面f4短，因此能够缩短所连接的外部电极4的长度，从而能够提高外部基材3的安装密度。另外，由于连接部22C为能够从对置的2个方向向整个外周部照射激光的形状，即，在从上方向照射激光的情况下，能够照射到面f4，在从下方向照射的情况下，能够照射到面f1～f3、f5以及f6，因此能够缩短制造工序。
另外，与连接部的延伸方向垂直的截面的形状只要为能够从对置的2个方向向整个外周部照射激光的形状，则也可以为图7所示的形状。图7是本发明的实施方式2的变形例3的成型电路部件的引线部的剖视图。
在实施方式2的变形例3的成型电路部件中，连接部22D在与延伸方向垂直的截面上呈六边形。为了获得激光照射的效果，优选面f2和f3的延长面与面f4所成的角度、以及面f5和f6的延长面与面f1所成的角度为80°以下。未图示的腿部只要为能够从对置的2个方向向整个外周部照射激光的形状，则不需要截面形状与连接部22D相同。
在连接部22D中，具有与外部电极4平行的面f1，另外，由于面f1的长度较长，因此在通过焊料5与外部电极4进行连接时，能够进一步提高连接强度。另外，由于连接部22D为在从对置的2个方向照射激光时激光能够照射到整个外周部的形状，即，在从上方向照射激光的情况下，能够照射到面f4～f6，在从下方向照射的情况下，能够照射到面f1～f3，因此能够缩短制造工序。
并且，金属被膜也可以不形成在引线部主体的整个外周上。图8是本发明的实施方式2的变形例4的成型电路部件的引线部的剖视图。在实施方式2的变形例4的成型电路部件中，连接部22E在与延伸方向垂直的截面上呈如下的梯形：底面f1的长度比上表面f4短。另外，金属被膜24e形成在作为底面的面f1、与面f1相邻的面f2以及f3上，不形成在作为上表面的面f4上。另外，为了获得激光照射的效果，优选面f2和f3与面f4所成的角度为80°以下。
由于连接部22E在作为底面的面f1、与面f1相邻的面f2以及f3上形成有金属被膜24e，因此在面f2和f3上形成有焊脚，从而能够保持连接强度。另外，由于通过从下侧将激光照射到面f1～f3上，能够形成金属被膜24e，因此能够进一步缩短制造工序。另外，未图示的腿部具有能够从下侧照射激光的面，从而在激光所照射的面上形成有金属被膜，该腿部与连接部22E的金属被膜24e和主体部的电路部导通。
标号说明
1、1A：主体部；2、2A：引线部；3：外部基材；4：外部电极；5：焊料；10、10A：成型电路部件；20、20A：电路模块；21、21A：腿部；22、22A、22B、22C、22D、22E：连接部；23、23a、23b、23c、23e：引线部主体；24、24a、24b、24c、24e：金属被膜；30：激光照射装置。

Claims (5)

1.一种成型电路部件，其使用激光而形成三维电路，其特征在于，该成型电路部件具有：
主体部，其形成有三维电路；以及
从所述主体部延伸的引线部，其通过焊料与外部基材的外部电极连接，
所述引线部具有：
引线部主体，其由与所述主体部相同的材料成型；以及
金属被膜，其形成在所述引线部主体的外周的至少一部分上。
2.根据权利要求1所述的成型电路部件，其特征在于，
所述引线部具有：
腿部，其从所述主体部向该主体部的外侧延伸；以及
连接部，其与所述外部基材的外部电极连接，
所述连接部在与所述连接部的延伸方向垂直的截面上为至少具有与所述外部电极平行的底面并且能够从对置的2个方向向整个外周部照射激光的形状，
所述腿部为能够从对置的2个方向向整个外周部照射激光的形状。
3.根据权利要求1所述的成型电路部件，其特征在于，
所述引线部具有：
腿部，其从所述主体部向该主体部的外侧延伸；以及
连接部，其与所述外部基材的外部电极连接，
所述连接部在与所述连接部的延伸方向垂直的截面上为至少具有与所述外部电极平行的底面并且在从所述底面方向向所述连接部照射激光时激光照射到底面以及与该底面相邻的侧面的形状。
4.一种成型电路部件的制造方法，是权利要求1至3中的任意一项所述的成型电路部件的制造方法，其特征在于，该成型电路部件的制造方法包含如下工序：
成型工序，对主体部和引线部主体进行成型；
激光照射工序，向所述主体部和所述引线部主体照射激光；以及
镀敷工序，针对激光所照射的所述主体部和所述引线部主体，通过无电解镀敷而分别形成电路部和金属被膜。
5.一种电路模块，其特征在于，该电路模块具有：
权利要求1至3中的任意一项所述的成型电路部件；以及
外部基材，其具有与所述成型电路部件的引线部焊接的外部电极。
CN201680012094.1A 2015-03-31 2016-02-25 成型电路部件、成型电路部件的制造方法以及电路模块 Active CN107251219B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015072734A JP6338547B2 (ja) 2015-03-31 2015-03-31 成形回路部品、成形回路部品の製造方法および回路モジュール
JP2015-072734 2015-03-31
PCT/JP2016/055698 WO2016158117A1 (ja) 2015-03-31 2016-02-25 成形回路部品、成形回路部品の製造方法および回路モジュール

Publications (2)

Publication Number Publication Date
CN107251219A true CN107251219A (zh) 2017-10-13
CN107251219B CN107251219B (zh) 2019-09-10

Family

ID=57007032

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680012094.1A Active CN107251219B (zh) 2015-03-31 2016-02-25 成型电路部件、成型电路部件的制造方法以及电路模块

Country Status (5)

Country Link
US (1) US10304762B2 (zh)
EP (1) EP3279937A4 (zh)
JP (1) JP6338547B2 (zh)
CN (1) CN107251219B (zh)
WO (1) WO2016158117A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11545418B2 (en) * 2018-10-24 2023-01-03 Texas Instruments Incorporated Thermal capacity control for relative temperature-based thermal shutdown
WO2020250660A1 (ja) * 2019-06-14 2020-12-17 ローム株式会社 半導体装置及び半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878571A (ja) * 1994-08-31 1996-03-22 Akita Nippon Denki Kk 半導体装置及びその製造方法
US20050136569A1 (en) * 2003-12-18 2005-06-23 Honeywell International, Inc. Plastic lead frames utilizing reel-to-reel processing
US20100307799A1 (en) * 2009-06-06 2010-12-09 Chiang Cheng-Feng Carrier Structure for Electronic Components and Fabrication Method of the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2965803B2 (ja) 1992-11-19 1999-10-18 ポリプラスチックス株式会社 成形品の表面に導電性回路を形成する方法及び導電回路形成部品
JP3230348B2 (ja) * 1993-09-06 2001-11-19 ソニー株式会社 樹脂封止型半導体装置及びその製造方法
JPH10294395A (ja) * 1997-04-18 1998-11-04 Hitachi Cable Ltd 半導体素子搭載用基板および半導体装置
US5879965A (en) 1997-06-19 1999-03-09 Micron Technology, Inc. Plastic lead frames for semiconductor devices, packages including same, and methods of fabrication
JP3616488B2 (ja) 1997-11-10 2005-02-02 三共化成株式会社 成形回路部品の製造方法
JP4308528B2 (ja) * 2001-01-31 2009-08-05 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP2002314217A (ja) 2001-04-12 2002-10-25 Hitachi Cable Ltd プラスチック成形回路部品の製造方法
US7315077B2 (en) * 2003-11-13 2008-01-01 Fairchild Korea Semiconductor, Ltd. Molded leadless package having a partially exposed lead frame pad
US7112873B2 (en) * 2004-09-03 2006-09-26 Honeywell International Inc. Flip chip metal bonding to plastic leadframe
US8492464B2 (en) * 2008-05-23 2013-07-23 Sabic Innovative Plastics Ip B.V. Flame retardant laser direct structuring materials
TW201036504A (en) * 2009-03-18 2010-10-01 Everlight Electronics Co Ltd Photoelectric transmitting or receiving device and manufacturing method thereof
JP5455028B2 (ja) * 2009-10-30 2014-03-26 パナソニック株式会社 回路基板構造体
EP2354185A1 (en) 2010-02-08 2011-08-10 Mitsubishi Chemical Europe GmbH Polymer composition
CN102237568B (zh) * 2010-04-30 2015-09-23 上海莫仕连接器有限公司 天线装置及其制作方法
JP5437943B2 (ja) * 2010-07-26 2014-03-12 日立オートモティブシステムズ株式会社 パワー半導体ユニット、パワーモジュールおよびそれらの製造方法
DE102011000138A1 (de) 2011-01-14 2012-07-19 Lpkf Laser & Electronics Ag Verfahren zur selektiven Metallisierung eines Substrats sowie ein nach diesem Verfahren hergestellter Schaltungsträger
TW201303055A (zh) * 2011-07-07 2013-01-16 Hon Hai Prec Ind Co Ltd 坩堝、真空蒸鍍系統及方法
US8708745B2 (en) * 2011-11-07 2014-04-29 Apple Inc. Dual orientation electronic connector
JP6270335B2 (ja) 2013-04-26 2018-01-31 オリンパス株式会社 撮像装置
DE102014206558A1 (de) * 2014-04-04 2015-10-08 Robert Bosch Gmbh Verfahren zum Herstellen eines MID-Schaltungsträgers und MID-Schaltungsträger

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878571A (ja) * 1994-08-31 1996-03-22 Akita Nippon Denki Kk 半導体装置及びその製造方法
US20050136569A1 (en) * 2003-12-18 2005-06-23 Honeywell International, Inc. Plastic lead frames utilizing reel-to-reel processing
US20100307799A1 (en) * 2009-06-06 2010-12-09 Chiang Cheng-Feng Carrier Structure for Electronic Components and Fabrication Method of the same

Also Published As

Publication number Publication date
US10304762B2 (en) 2019-05-28
CN107251219B (zh) 2019-09-10
WO2016158117A1 (ja) 2016-10-06
EP3279937A4 (en) 2018-12-05
US20170358526A1 (en) 2017-12-14
JP2016192521A (ja) 2016-11-10
JP6338547B2 (ja) 2018-06-06
EP3279937A1 (en) 2018-02-07

Similar Documents

Publication Publication Date Title
CN103390563B (zh) 先封后蚀芯片倒装三维系统级金属线路板结构及工艺方法
CN103400772B (zh) 先封后蚀芯片正装三维系统级金属线路板结构及工艺方法
KR102139034B1 (ko) 수지 봉지형 반도체 장치의 제조 방법 및 리드 프레임
CN107278325A (zh) 集成电路封装
DE102008008057A1 (de) Verfahren zur Herstellung von in Kompaktgehäusen untergebrachten Lichtemissionsvorrichtungen mit mehreren optischen Elementen durch Formpressen
JP2010219537A (ja) 光電送信又は受信素子およびその製造方法
CN104064655B (zh) Led封装体及其制造方法
TW201539695A (zh) 半導體裝置及其製造方法
CN101950726B (zh) 双面图形芯片正装先镀后刻单颗封装方法
CN107251219A (zh) 成型电路部件、成型电路部件的制造方法以及电路模块
CN106531711A (zh) 一种芯片的板级封装结构及制作方法
CN103400773A (zh) 先封后蚀无源器件三维系统级金属线路板结构及工艺方法
TW201025536A (en) Lead frame, resin package, semiconductor device and resin package manufacturing method
CN101969032B (zh) 双面图形芯片正装先镀后刻模组封装方法
CN103489794B (zh) 提高qfn封装引线框架制备工艺中引线框架硬度的方法
JP2014082408A (ja) Ｌｅｄ発光素子用リードフレームおよび、その製造方法ならびに、それを用いたｌｅｄパッケージ
CN103400770B (zh) 先封后蚀芯片倒装凸点三维系统级金属线路板及工艺方法
CN104576406A (zh) 一种封装基板的制作方法及所对应的封装基板
ITMI20120710A1 (it) Metodo per fabbricare dispositivi elettronici
CN108666300A (zh) 芯片封装结构及其制造方法
CN103065975A (zh) 一种再布线qfn封装器件的制造方法
JP2014192211A (ja) Ｌｅｄ発光素子用リードフレーム及びその製造方法とｌｅｄパッケージの製造方法
CN103050452B (zh) 一种再布线高密度aaqfn封装器件及其制造方法
US9318423B2 (en) Leadless package type power semiconductor module
CN102931165B (zh) 封装基板的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant