CN101969032B - 双面图形芯片正装先镀后刻模组封装方法 - Google Patents

双面图形芯片正装先镀后刻模组封装方法 Download PDF

Info

Publication number
CN101969032B
CN101969032B CN2010102730161A CN201010273016A CN101969032B CN 101969032 B CN101969032 B CN 101969032B CN 2010102730161 A CN2010102730161 A CN 2010102730161A CN 201010273016 A CN201010273016 A CN 201010273016A CN 101969032 B CN101969032 B CN 101969032B
Authority
CN
China
Prior art keywords
pin
dao
zone
back side
metal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010102730161A
Other languages
English (en)
Other versions
CN101969032A (zh
Inventor
王新潮
梁志忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN2010102730161A priority Critical patent/CN101969032B/zh
Publication of CN101969032A publication Critical patent/CN101969032A/zh
Application granted granted Critical
Publication of CN101969032B publication Critical patent/CN101969032B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明涉及一种双面图形芯片正装先镀后刻模组封装方法，所述方法包括以下工艺步骤：取金属基板；金属基板正面进行金属层电镀被覆；金属基板进行背面蚀刻作业；金属基板背面进行包封无填料的塑封料(环氧树脂)作业；金属基板正面蚀刻作业；装片；打金属线；半成品正面进行包封有填料塑封料作业；基岛和引脚的背面进行金属层电镀被覆；切割，使原本以列阵式集合体方式连在一起的芯片一颗颗独立开来，制得双面图形芯片正装模组封装结构成品。本发明方法制备的芯片封装结构不会再有产生掉脚的问题和能使金属线的长度缩短。

Description

双面图形芯片正装先镀后刻模组封装方法
(一)技术领域
本发明涉及一种双面图形芯片正装先镀后刻模组封装方法。属于半导体封装技术领域。
(二)背景技术
传统的芯片封装结构的制作方式是：采用金属基板的正面进行化学蚀刻及表面电镀层后，即完成引线框的制作(如图85所示)。而引线框的背面则在封装过程中再进行蚀刻。该法存在以下不足：
因为塑封前只在金属基板正面进行了半蚀刻工作，而在塑封过程中塑封料只有包裹住引脚半只脚的高度，所以塑封体与引脚的束缚能力就变小了，如果塑封体贴片到PCB板上不是很好时，再进行返工重贴，就容易产生掉脚的问题(如图86所示)。尤其塑封料的种类是采用有填料时候，因为材料在生产过程的环境与后续表面贴装的应力变化关系，会造成金属与塑封料产生垂直型的裂缝，其特性是填料比例越高则越硬越脆越容易产生裂缝。
另外，由于芯片与引脚之间的距离较远，金属线的长度较长，如图87～88所示，金属线成本较高(尤其是昂贵的纯金质的金属线)；同样由于金属线的长度较长，使得芯片的信号输出速度较慢(尤其是存储类的产品以及需要大量数据的计算，更为突出)；也同样由于金属线的长度较长，所以在金属线所存在的寄生电阻/寄生电容与寄生电杆对信号的干扰也较高；再由于芯片与引脚之间的距离较远，使得封装的体积与面积较大，材料成本较高，废弃物较多。
(三)发明内容
本发明的目的在于克服上述不足，提供一种不会再有产生掉脚的问题和能使金属线的长度缩短的双面图形芯片正装先镀后刻模组封装方法。
本发明的目的是这样实现的：一种双面图形芯片正装模组引线框，所述方法包括以下工艺步骤：
步骤一、取金属基板
取一片厚度合适的金属基板，
步骤二、金属基板正面及背面被覆光阻胶膜
利用被覆设备在金属基板的正面及背面分别被覆可进行曝光显影的光阻胶膜，以保护后续的电镀金属层工艺作业，
步骤三、金属基板正面的光阻胶膜进行需要电镀金属层区域的曝光/显影以及开窗
利用曝光显影设备将步骤二完成光阻胶膜被覆作业的金属基板正面进行曝光显影去除部分光阻胶膜，以露出金属基板正面后续需要进行电镀金属层的区域，
步骤四、金属基板正面已开窗的区域进行金属层电镀被覆
对步骤三中金属基板正面已开窗的区域进行第一金属层电镀被覆，该第一金属层置于所述基岛与引脚的正面，
步骤五、金属基板正面及背面进行光阻胶膜去膜
将金属基板正面余下的光阻胶膜以及金属基板背面的光阻胶膜全部揭除，
步骤六、金属基板正面及背面被覆光阻胶膜
利用被覆设备在金属基板的正面及背面分别被覆可进行曝光显影的光阻胶膜，以保护后续的蚀刻工艺作业，
步骤七、金属基板背面的光阻胶膜进行需要蚀刻区域的曝光/显影以及开窗
利用曝光显影设备将步骤六完成光阻胶膜被覆作业的金属基板背面进行曝光显影去除部分光阻胶膜，以露出局部金属基板以备后续需要进行的金属基板背面蚀刻作业，
步骤八、金属基板进行背面蚀刻作业
完成步骤七的曝光/显影以及开窗作业后，即在金属基板的背面进行各图形的蚀刻作业，蚀刻出基岛和引脚的背面，同时将引脚正面尽可能的延伸到基岛旁边，
步骤九、金属基板正面及背面进行光阻胶膜去膜
将金属基板正面和背面余下的光阻胶膜全部揭除，
步骤十、包封无填料的塑封料(环氧树脂)
将已完成步骤九所述去膜作业的金属基板背面进行包封无填料的塑封料(环氧树脂)作业，并进行塑封料包封后的固化作业，使基岛和引脚外围的区域、引脚与基岛之间的区域以及引脚与引脚之间的区域均嵌置无填料的塑封料(环氧树脂)，该无填料的塑封料(环氧树脂)将基岛和引脚下部外围、引脚下部与基岛下部以及引脚下部与引脚下部连接成一体，
步骤十一、被覆光阻胶膜
利用被覆设备在将已完成包封无填料塑封料作业的金属基板的正面及背面分别被覆可进行曝光显影的光阻胶膜，以保护后续的蚀刻工艺作业，
步骤十二、已完成包封无填料塑封料作业的金属基板的正面进行需要蚀刻区域的曝光/显影以及开窗
利用曝光显影设备将步骤十一完成光阻胶膜被覆作业的已完成包封无填料塑封料作业的金属基板正面进行曝光显影去除部分光阻胶膜，以备后续需要进行金属基板正面蚀刻作业，
步骤十三、金属基板正面蚀刻作业
完成步骤十二的曝光/显影以及开窗作业后，即在完成包封无填料塑封料作业的金属基板正面进行各图形的蚀刻作业，蚀刻出基岛和引脚的正面，且使所述基岛和引脚的背面尺寸小于基岛和引脚的正面尺寸，形成上大下小的基岛和引脚结构，
步骤十四、金属基板正面及背面进行光阻胶膜去膜
将完成步骤十三蚀刻作业的金属基板正面余下的光阻胶膜以及金属基板背面的光阻胶膜全部揭除，制成引线框，
步骤十五、装片
在基岛正面第一金属层上通过导电或不导电粘结物质进行芯片的植入，
步骤十六、打金属线
将已完成芯片植入作业的半成品进行芯片正面与引脚正面第一金属层之间打金属线作业，
步骤十七、包封有填料塑封料(环氧树脂)
将已打线完成的半成品正面进行包封有填料塑封料(环氧树脂)作业，并进行塑封料包封后的固化作业，使基岛和引脚的上部以及芯片和金属线外均被有填料塑封料(环氧树脂)包封，
步骤十八、基岛和引脚的背面进行金属层电镀被覆
对已完成步骤十七包封有填料塑封料(环氧树脂)作业的所述基岛和引脚的背面进行第二金属层电镀被覆作业，
步骤十九、切割成品
将已完成步骤十八第二金属层电镀被覆的半成品进行切割作业，使原本以列阵式集合体方式连在一起的芯片一颗颗独立开来，制得双面图形芯片正装模组封装结构成品。
本发明的有益效果是：
1、确保不会再有产生掉脚的问题
由于引线框采用了双面蚀刻的工艺技术，所以可以轻松的规划设计与制造出上大下小的引脚结构，可以使上下层塑封料紧密的将上大下小的引脚结构一起包裹住，所以塑封体与引脚的束缚能力就变大了，不会再有产生掉脚的问题。
2、确保金属线的长度缩短
1)由于应用了引线框背面与正面分开蚀刻的技术，所以能够将引线框正面的引脚尽可能的延伸到后续需装芯片的区域旁边，促使芯片与引脚距离大幅的缩短，如图2～图3，如此金属线的长度也缩短了，金属线的成本也可以大幅的降低(尤其是昂贵的纯金质的金属线)；
2)也因为金属线的长度缩短使得芯片的信号输出速度也大幅的增速(尤其存储类的产品以及需要大量数据的计算，更为突出)，由于金属线的长度变短了，所以金属线所存在的寄生电阻/寄生电容与寄生电杆对信号的干扰也大幅度的降低。
3、使封装的体积与面积可以大幅度的缩小
因运用了引脚的延伸技术，所以可以容易的制作出高脚数与高密度的脚与脚之间的距离，使得封装的体积与面积可以大幅度的缩小。
4、材料成本和材料用量减少
因为将封装后的体积大幅度的缩小，更直接的体现出材料成本大幅度的下降与因为材料用量的减少也大幅度的减少废弃物环保的困扰。
(四)附图说明
图1(A)～图1(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例1各工序示意图。
图2为本发明双面图形芯片正装模组封装结构实施例1结构示意图。
图3为图2的俯视图。
图4(A)～图4(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例2各工序示意图。
图5为本发明双面图形芯片正装模组封装结构实施例2结构示意图。
图6为图5的俯视图。
图7(A)～图7(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例3各工序示意图。
图8为本发明双面图形芯片正装模组封装结构实施例3结构示意图。
图9为图8的俯视图。
图10(A)～图10(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例4各工序示意图。
图11为本发明双面图形芯片正装模组封装结构实施例4结构示意图。
图12为图11的俯视图。
图13(A)～图13(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例5各工序示意图。
图14为本发明双面图形芯片正装模组封装结构实施例5结构示意图。
图15为图14的俯视图。
图16(A)～图16(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例6各工序示意图。
图17为本发明双面图形芯片正装模组封装结构实施例6结构示意图。
图18为图17的俯视图。
图19(A)～图19(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例7各工序示意图。
图20为本发明双面图形芯片正装模组封装结构实施例7结构示意图。
图21为图20的俯视图。
图22(A)～图22(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例8各工序示意图。
图23为本发明双面图形芯片正装模组封装结构实施例8结构示意图。
图24为图23的俯视图。
图25(A)～图25(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例9各工序示意图。
图26为本发明双面图形芯片正装模组封装结构实施例9结构示意图。
图27为图26的俯视图。
图28(A)～图28(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例10各工序示意图。
图29为本发明双面图形芯片正装模组封装结构实施例10结构示意图。
图30为图29的俯视图。
图31(A)～图31(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例11各工序示意图。
图32为本发明双面图形芯片正装模组封装结构实施例11结构示意图。
图33为图32的俯视图。
图34(A)～图34(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例12各工序示意图。
图35为本发明双面图形芯片正装模组封装结构实施例12结构示意图。
图36为图35的俯视图。
图37(A)～图37(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例13各工序示意图。
图38为本发明双面图形芯片正装模组封装结构实施例13结构示意图。
图39为图38的俯视图。
图40(A)～图40(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例14各工序示意图。
图41为本发明双面图形芯片正装模组封装结构实施例14结构示意图。
图42为图41的俯视图。
图43(A)～图43(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例15各工序示意图。
图44为本发明双面图形芯片正装模组封装结构实施例15结构示意图。
图45为图44的俯视图。
图46(A)～图46(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例16各工序示意图。
图47为本发明双面图形芯片正装模组封装结构实施例16结构示意图。
图48为图47的俯视图。
图49(A)～图49(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例17各工序示意图。
图50为本发明双面图形芯片正装模组封装结构实施例17结构示意图。
图51为图50的俯视图。
图52(A)～图52(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例18各工序示意图。
图53为本发明双面图形芯片正装模组封装结构实施例18结构示意图。
图54为图53的俯视图。
图55(A)～图55(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例19各工序示意图。
图56为本发明双面图形芯片正装模组封装结构实施例19结构示意图。
图57为图56的俯视图。
图58(A)～图58(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例20各工序示意图。
图59为本发明双面图形芯片正装模组封装结构实施例20结构示意图。
图60为图59的俯视图。
图61(A)～图61(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例21各工序示意图。
图62为本发明双面图形芯片正装模组封装结构实施例21结构示意图。
图63为图62的俯视图。
图64(A)～图64(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例22各工序示意图。
图65为本发明双面图形芯片正装模组封装结构实施例22结构示意图。
图66为图65的俯视图。
图67(A)～图67(R)为本发明双面图形芯片正装先镀后刻模组封装方法
实施例23各工序示意图。
图68为本发明双面图形芯片正装模组封装结构实施例23结构示意图。
图69为图68的俯视图。
图70(A)～图70(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例24各工序示意图。
图71为本发明双面图形芯片正装模组封装结构实施例24结构示意图。
图72为图71的俯视图。
图73(A)～图73(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例25各工序示意图。
图74为本发明双面图形芯片正装模组封装结构实施例25结构示意图。
图75为图74的俯视图。
图76(A)～图76(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例26各工序示意图。
图77为本发明双面图形芯片正装模组封装结构实施例26结构示意图。
图78为图77的俯视图。
图79(A)～图79(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例27各工序示意图。
图80为本发明双面图形芯片正装模组封装结构实施例27结构示意图。
图81为图80的俯视图。
图82(A)～图82(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例28各工序示意图。
图83为本发明双面图形芯片正装模组封装结构实施例28结构示意图。
图84为图83的俯视图。
图85为以往采用金属基板的正面进行化学蚀刻及表面电镀层作业图。
图86为以往形成的掉脚图。
图87为以往的封装结构示意图。
图88为87的俯视图。
图中附图标记：
基岛1、引脚2、无填料的塑封料(环氧树脂)3、第一金属层4、第二金属层5、导电或不导电粘结物质6、芯片7、金属线8、有填料塑封料(环氧树脂)9、金属基板10、光阻胶膜11、光阻胶膜12、光阻胶膜13、光阻胶膜14、光阻胶膜15、光阻胶膜16；
第三基岛1.1、第三基岛1.2、第三基岛1.3、第四基岛1.4。
(五)具体实施方式
本发明双面图形芯片正装先镀后刻模组封装方法如下：
实施例1：单基岛单圈引脚
参见图2和图3，图2为本发明双面图形芯片正装模组封装结构实施例1结构示意图。图3为图2的俯视图。由图2和图3可以看出，本发明双面图形芯片正装模组封装结构，包括基岛1、引脚2、无填料的塑封料(环氧树脂)3、导电或不导电粘结物质6、芯片7、金属线8和有填料塑封料(环氧树脂)9，所述引脚2正面延伸到基岛1旁边，在所述基岛1和引脚2的正面设置有第一金属层4，在所述基岛1和引脚2的背面设置有第二金属层5，在所述基岛1正面第一金属层4上通过导电或不导电粘结物质6设置有芯片7，芯片7正面与引脚2正面第一金属层4之间用金属线8连接，在所述基岛1和引脚2的上部以及芯片7和金属线8外包封有填料塑封料(环氧树脂)9，在所述基岛1和引脚2外围的区域、引脚2与基岛1之间的区域以及引脚2与引脚2之间的区域嵌置有无填料的塑封料(环氧树脂)3，所述无填料的塑封料(环氧树脂)3将基岛1和引脚下部外围、引脚2下部与基岛1下部以及引脚2下部与引脚2下部连接成一体，且使所述基岛和引脚背面尺寸小于基岛和引脚正面尺寸，形成上大下小的基岛和引脚结构。
其封装方法如下：
步骤一、取金属基板
参见图1(A)，取一片厚度合适的金属基板10。金属基板的材质可以依据芯片的功能与特性进行变换，例如：铜、铝、铁、铜合金或镍铁合金等。
步骤二、金属基板正面及背面被覆光阻胶膜
参见图1(B)，利用被覆设备在金属基板的正面及背面分别被覆可进行曝光显影的光阻胶膜11和12，以保护后续的电镀金属层工艺作业。而此光阻胶膜可以是干式光阻薄胶膜也可以是湿式光阻胶膜。
步骤三、金属基板正面的光阻胶膜进行需要电镀金属层区域的曝光/显影以及开窗
参见图1(C)，利用曝光显影设备将步骤二完成光阻胶膜被覆作业的金属基板正面进行曝光显影去除部分光阻胶膜，以露出金属基板正面后续需要进行电镀金属层的区域。
步骤四、金属基板正面已开窗的区域进行金属层电镀被覆
参见图1(D)，对步骤三中金属基板正面已开窗的区域进行第一金属层4电镀被覆，该第一金属层4置于所述基岛1与引脚2的正面。
步骤五、金属基板正面及背面进行光阻胶膜去膜
参见图1(E)，将金属基板正面余下的光阻胶膜以及金属基板背面的光阻胶膜全部揭除。
步骤六、金属基板正面及背面被覆光阻胶膜
参见图1(F)，利用被覆设备在金属基板的正面及背面分别被覆可进行曝光显影的光阻胶膜13和14，以保护后续的蚀刻工艺作业。而此光阻胶膜可以是干式光阻薄胶膜也可以是湿式光阻胶膜。
步骤七、金属基板背面的光阻胶膜进行需要蚀刻区域的曝光/显影以及开窗
参见图1(G)，利用曝光显影设备将步骤六完成光阻胶膜被覆作业的金属基板背面进行曝光显影去除部分光阻胶膜，以露出局部金属基板以备后续需要进行的金属基板背面蚀刻作业。
步骤八、金属基板进行背面蚀刻作业
参见图1(H)，完成步骤七的曝光/显影以及开窗作业后，即在金属基板的背面进行各图形的蚀刻作业，蚀刻出基岛1和引脚2的背面，同时将引脚正面尽可能的延伸到基岛旁边。
步骤九、金属基板正面及背面进行光阻胶膜去膜
参见图1(I)，将金属基板正面和背面余下的光阻胶膜全部揭除。
步骤十、包封无填料的塑封料(环氧树脂)
参见图1(J)，将已完成步骤九所述去膜作业的金属基板背面进行包封无填料的塑封料(环氧树脂)作业，并进行塑封料包封后的固化作业，使基岛1和引脚2外围的区域、引脚2与基岛1之间的区域以及引脚2与引脚2之间的区域均嵌置无填料的塑封料(环氧树脂)3，该无填料的塑封料(环氧树脂)3将基岛1和引脚下部外围、引脚2下部与基岛1下部以及引脚2下部与引脚2下部连接成一体。
步骤十一、被覆光阻胶膜
参见图1(K)，利用被覆设备在将已完成包封无填料塑封料作业的金属基板的正面及背面分别被覆可进行曝光显影的光阻胶膜15和16，以保护后续的蚀刻工艺作业。而此光阻胶膜可以是干式光阻薄胶膜也可以是湿式光阻胶膜。
步骤十二、已完成包封无填料塑封料作业的金属基板的正面进行需要蚀刻区域的曝光/显影以及开窗
参见图1(L)，利用曝光显影设备将步骤十一完成光阻胶膜被覆作业的已完成包封无填料塑封料作业的金属基板正面进行曝光显影去除部分光阻胶膜，以备后续需要进行金属基板正面蚀刻作业。
步骤十三、金属基板正面蚀刻作业
参见图1(M)，完成步骤十二的曝光/显影以及开窗作业后，即在完成包封无填料塑封料作业的金属基板正面进行各图形的蚀刻作业，蚀刻出基岛1和引脚2的正面，且使所述基岛1和引脚2的背面尺寸小于基岛1和引脚2的正面尺寸，形成上大下小的基岛1和引脚2结构。
步骤十四、金属基板正面及背面进行光阻胶膜去膜
参见图1(N)，将完成步骤十三蚀刻作业的金属基板正面余下的光阻胶膜以及金属基板背面的光阻胶膜全部揭除，制成引线框。
步骤十五、装片
参见图1(O)，在基岛1正面第一金属层4上通过导电或不导电粘结物质6进行芯片7的植入。
步骤十六、打金属线
参见图1(P)，将已完成芯片植入作业的半成品进行芯片正面与引脚正面第一金属层之间打金属线8作业。
步骤十七、包封有填料塑封料(环氧树脂)
参见图1(Q)，将已打线完成的半成品正面进行包封有填料塑封料(环氧树脂)9作业，并进行塑封料包封后的固化作业，使基岛和引脚的上部以及芯片和金属线外均被有填料塑封料(环氧树脂)包封。
步骤十八、基岛和引脚的背面进行金属层电镀被覆
参见图1(R)，对已完成步骤十七包封有填料塑封料(环氧树脂)作业的所述基岛和引脚的背面进行第二金属层5电镀被覆作业，而电镀的材料可以是锡、镍金、镍钯金....等金属材质。
步骤十九、切割成品
参见图2和图3，将已完成步骤十八第二金属层电镀被覆的半成品进行切割作业，使原本以列阵式集合体方式连在一起的芯片一颗颗独立开来，制得双面图形芯片正装模组封装结构成品。
实施例2：下沉基岛露出型单圈引脚
参见图4～6，图4(A)～图4(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例2各工序示意图。图5为本发明双面图形芯片正装模组封装结构实施例2结构示意图。图6为图5的俯视图。由图4、图5和图6可以看出，实施例2与实施例1的不同之处仅在于：所述基岛1为下沉型基岛，即基岛1正面中央区域下沉。
实施例3：埋入型基岛单圈引脚
参见图7～9，图7(A)～图7(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例3各工序示意图。图8为本发明双面图形芯片正装模组封装结构实施例3结构示意图。图9为图8的俯视图。由图7、图8和图9可以看出，实施例3与实施例1的不同之处仅在于：所述基岛1为埋入型基岛，即基岛1背面埋入所述无填料的塑封料(环氧树脂)3内。
实施例4：多凸点基岛露出型单圈引脚
参见图10～12，图10(A)～图10(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例4各工序示意图。图11为本发明双面图形芯片正装模组封装结构实施例4结构示意图。图12为图11的俯视图。由图10、图11和图12可以看出，实施例4与实施例1的不同之处仅在于：所述基岛1为多凸点基岛，即基岛1表面设置有多个凸点。
实施例5：基岛露出型多圈引脚
参见图13～15，图13(A)～图13(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例5各工序示意图。图14为本发明双面图形芯片正装模组封装结构实施例5结构示意图。图15为图14的俯视图。由图13～15可
以看出，实施例5与实施例1的不同之处在于：所述引脚2有多圈。
实施例6：下沉基岛露出型多圈引脚
参见图16～18，图16(A)～图16(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例6各工序示意图。图17为本发明双面图形芯片正装模组封装结构实施例6结构示意图。图18为图17的俯视图。由图16～18可以看出，实施例6与实施例2的不同之处在于：所述引脚2有多圈。
实施例7：埋入型基岛多圈引脚
参见图19～21，图19(A)～图19(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例7各工序示意图。图20为本发明双面图形芯片正装模组封装结构实施例7结构示意图。图21为图20的俯视图。由图19～21可以看出，实施例7与实施例3的不同之处在于：所述引脚2有多圈。
实施例8：多凸点基岛露出型多圈引脚
参见图22～24，图22(A)～图22(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例8各工序示意图。图23为本发明双面图形芯片正装模组封装结构实施例8结构示意图。图24为图23的俯视图。由图22～24可以看出，实施例8与实施例4的不同之处在于：所述引脚2有多圈。
实施例9：多个基岛露出型单圈引脚
参见图25～27，图25(A)～图25(R)为本发明双面图形芯片正装模组先镀后刻封装方法实施例9各工序示意图。图26为本发明双面图形芯片正装模组封装结构实施例9结构示意图。图27为图26的俯视图。由图25～27可以看出，实施例9与实施例1的不同之处在于：所述基岛1有多个，引脚2有单圈。
实施例10：多个下沉基岛露出型单圈引脚
参见图28～30，图28(A)～图28(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例10各工序示意图。图29为本发明双面图形芯片正装模组封装结构实施例10结构示意图。图30为图29的俯视图。由图28～30可以看出，实施例10与实施例2的不同之处在于：所述基岛1有多个，引脚2有单圈。
实施例11：多个埋入型基岛单圈引脚
参见图31～33，图31(A)～图31(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例11各工序示意图。图32为本发明双面图形芯片正装模组封装结构实施例11结构示意图。图33为图32的俯视图。由图31～33可以看出，实施例11与实施例3的不同之处在于：所述基岛1有多个，引脚2有单圈。
实施例12：多个多凸点基岛露出型单圈引脚
参见图34～36，图34(A)～图34(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例12各工序示意图。图35为本发明双面图形芯片正装模组封装结构实施例12结构示意图。图36为图35的俯视图。由图34～36可以看出，实施例12与实施例4的不同之处在于：所述基岛1有多个，引脚2有单圈。
实施例13：多个基岛露出型多圈引脚
参见图37～39，图37(A)～图37(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例13各工序示意图。图38为本发明双面图形芯片正装模组封装结构实施例13结构示意图。图39为图38的俯视图。由图37～39可以看出，实施例13与实施例1的不同之处在于：所述基岛1有多个，引脚2有多圈。
实施例14：多个下沉基岛露出型多圈引脚
参见图40～42，图40(A)～图40(R)为本发明双面图形芯片正装模组封装方法实施例14各工序示意图。图41为本发明双面图形芯片正装模组封装结构实施例14结构示意图。图42为图41的俯视图。由图40～42可以看出，实施例14与实施例2的不同之处在于：所述基岛1有多个，引脚2有多圈。
实施例15：多个埋入型基岛多圈引脚
参见图43～45，图43(A)～图43(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例15各工序示意图。图44为本发明双面图形芯片正装模组封装结构实施例15结构示意图。图45为图44的俯视图。由图43～45可以看出，实施例15与实施例3的不同之处在于：所述基岛1有多个，引脚2有多圈。
实施例16：多个多凸点基岛露出型多圈引脚
参见图46～48，图46(A)～图46(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例16各工序示意图。图47为本发明双面图形芯片正装模组封装结构实施例16结构示意图。图48为图47的俯视图。由图46～48可以看出，实施例16与实施例4的不同之处在于：所述基岛1有多个，引脚2有多圈。
实施例17：基岛露出型及下沉基岛露出型单圈引脚
参见图49～51，图49(A)～图49(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例17各工序示意图。图50为本发明双面图形芯片正装模组封装结构实施例17结构示意图。图51为图50的俯视图。由图49～51可以看出，实施例17与实施例1的不同之处在于：所述基岛1有二组也可以是多组基岛，一组为第一基岛1.1，另一组为第二基岛1.2，所述第二基岛1.2正面中央区域下沉，在所述第一基岛1.1和引脚2的正面设置第一金属层4，在所述第一基岛1.1、第二基岛1.2和引脚2的背面设置第二金属层5，在第二基岛1.2正面中央下沉区域和第一基岛1.1正面通过导电或不导电粘结物质6设置芯片7，芯片7正面与引脚2正面第一金属层4之间以及芯片7与芯片7之间均用金属线8连接，在所述引脚2外围的区域、引脚2与第一基岛1.1之间的区域、第一基岛1.1与第二基岛1.2之间的区域、第二基岛1.2与引脚2之间的区域以及引脚2与引脚2之间的区域嵌置无填料塑封料3，所述无填料塑封料3将引脚下部外围、引脚2与第一基岛1.1下部、第一基岛1.1与第二基岛1.2下部、第二基岛1.2与引脚2下部以及引脚2与引脚2下部连接成一体，所述引脚2有单圈。
实施例18：基岛露出型及下沉基岛露出型多圈引脚
参见图52～54，图52(A)～图52(R)为本发明双面图形芯片正装模组先镀后刻封装方法实施例18各工序示意图。图53为本发明双面图形芯片正装模组封装结构实施例18结构示意图。图54为图53的俯视图。由图52～54可以看出，实施例18与实施例17的不同之处在于：所述引脚2有多圈。
实施例19：基岛露出型及埋入型基岛单圈引脚
参见图55～57，图55(A)～图55(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例19各工序示意图。图56为本发明双面图形芯片正装模组封装结构实施例19结构示意图。图57为图56的俯视图。由图55～57可以看出，实施例19与实施例1的不同之处在于：所述基岛1有二组也可以是多组基岛，一组为第一基岛1.1，另一组为第三基岛1.3，在所述第一基岛1.1第三基岛1.3和引脚2的正面设置第一金属层4，在所述第一基岛1.1和引脚2的背面设置第二金属层5，芯片7正面与引脚2正面第一金属层4之间以及芯片7与芯片7之间均用金属线8连接，在所述引脚2外围的区域、引脚2与第一基岛1.1之间的区域、第三基岛1.3背面、第三基岛1.3与第一基岛1.1之间的区域、第三基岛1.3与引脚2之间的区域以及引脚与引脚之间的区域嵌置无填料塑封料3，所述无填料塑封料3将引脚下部外围、引脚2与第一基岛1.1下部、第三基岛1.3背面、第三基岛1.3背面与第一基岛1.1下部、第三基岛1.3背面与引脚2下部以及引脚2与引脚2下部连接成一体，所述引脚2设置有单圈。
实施例20：基岛露出型及埋入型基岛多圈引脚
参见图58～60，图58(A)～图58(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例20各工序示意图。图59为本发明双面图形芯片正装模组封装结构实施例20结构示意图。图60为图59的俯视图。由图58～60可以看出，实施例20与实施例19的不同之处在于：所述引脚(2)有多圈。
实施例21：基岛露出型及多凸点基岛露出型单圈引脚
参见图61～63，图61(A)～图61(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例21各工序示意图。图62为本发明双面图形芯片正装模组封装结构实施例21结构示意图。图63为图62的俯视图。由图61～63可以看出，实施例21与实施例1的不同之处在于：所述基岛1有二组也可以是多组基岛，一组为第一基岛1.1，另一组为第四基岛1.4，所述第四基岛1.4正面设置成多凸点状结构，在所述引脚2外围的区域、引脚2与第一基岛1.1之间的区域、第一基岛1.1与第四基岛1.4之间的区域、第四基岛1.4与引脚2之间的区域以及引脚2与引脚2之间的区域嵌置无填料塑封料3，所述无填料的塑封料(环氧树脂)3将引脚下部外围、引脚2与第一基岛1.1下部、第一基岛1.1与第四基岛1.4下部、第四基岛1.4与引脚2下部以及引脚2与引脚2下部连接成一体，所述引脚2设置有单圈。
实施例22：基岛露出型及多凸点基岛露出型多圈引脚
参见图64～66，图64(A)～图64(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例22各工序示意图。图65为本发明双面图形芯片正装模组封装结构实施例22结构示意图。图66为图65的俯视图。由图64～66可以看出，实施例22与实施例21的不同之处在于：所述引脚2有多圈。
实施例23：下沉基岛露出型及埋入型基岛露出型单圈引脚
参见图67～69，图67(A)～图67(R)为本发明双面图形芯片正装模组先镀后刻封装方法实施例23各工序示意图。图68为本发明双面图形芯片正装模组封装结构实施例23结构示意图。图69为图68的俯视图。由图67～69可以看出，实施例23与实施例1的不同之处在于：所述基岛1有二组也可以是多组基岛，一组为第二基岛1.2，另一组为第三基岛1.3，所述第二基岛1.2正面中央区域下沉，在第二基岛1.2正面中央下沉区域和第三基岛1.3正面通过导电或不导电粘结物质6设置芯片7，在所述引脚2外围的区域、引脚2与第二基岛1.2之间的区域、第三基岛1.3背面、第二基岛背面1.2与第二基岛1.2之间的区域、第三基岛1.3背面与引脚2之间的区域以及引脚与引脚之间的区域嵌置无填料塑封料3，所述无填料塑封料3将引脚下部外围、引脚2与第二基岛1.2下部、第三基岛1.3、第三基岛1.3与第二基岛1.2下部、第三基岛1.3背面与引脚2下部以及引脚2与引脚2下部连接成一体，所述引脚2设置有一圈。
实施例24：下沉基岛露出型及埋入型基岛露出型多圈引脚
参见图70～72，图70(A)～图70(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例24各工序示意图。图71为本发明双面图形芯片正装模组封装结构实施例24结构示意图。图72为图71的俯视图。由图70～72可以看出，实施例24与实施例23的不同之处在于：所述引脚2有多圈。
实施例25：下沉基岛露出型及多凸点基岛露出型单圈引脚
参见图73～75，图73(A)～图73(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例25各工序示意图。图74为本发明双面图形芯片正装模组封装结构实施例25结构示意图。图75为图74的俯视图。由图73～75-24-可以看出，实施例25与实施例1的不同之处在于：所述基岛1有二组也可以是多组基岛，一组为第二基岛1.2，另一组为第四基岛1.4，所述第二基岛1.2正面中央区域下沉，第四基岛1.4正面设置成多凸点状结构，在所述第四基岛1.4和引脚2的正面设置第一金属层4，在所述第二基岛1.2、第四基岛1.4和引脚2的背面设置第二金属层5，在所述第二基岛1.2正面中央下沉区域和第四基岛1.4正面通过导电或不导电粘结物质6设置芯片7，在所述引脚2外围的区域、引脚2与第二基岛1.2之间的区域、第二基岛1.2与第四基岛1.4之间的区域、第四基岛1.4与引脚2之间的区域以及引脚2与引脚2之间的区域嵌置无填料塑封料3，所述无填料的塑封料(环氧树脂)3将引脚下部外围、引脚2与第二基岛1.2下部、第二基岛1.2与第四基岛1.4下部、第四基岛1.4与引脚2下部以及引脚2与引脚2下部连接成一体，所述引脚2设置有一圈。
实施例26：下沉基岛露出型及多凸点基岛露出型多圈引脚
参见图76～78，图76(A)～图76(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例26各工序示意图。图77为本发明双面图形芯片正装模组封装结构实施例26结构示意图。图78为图77的俯视图。由图76～78可以看出，实施例26与实施例25的不同之处在于：所述引脚2有多圈。
实施例27：埋入型基岛及多凸点基岛露出型单圈引脚
参见图79～81，图79(A)～图79(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例27各工序示意图。图80为本发明双面图形芯片正装模组封装结构实施例27结构示意图。图81为图80的俯视图。由图79～81可以看出，实施例27与实施例1的不同之处在于：所述基岛1有二组也可以是多组基岛，一组为第三基岛1.3，另一组为第四基岛1.4，所述第四基岛1.4正面设置成多凸点状结构，在所述第三基岛1.3、第四基岛1.4和引脚2的正面设置第一金属层4，在所述第四基岛1.4和引脚2的背面设置第二金属层5，在所述引脚2外围的区域、引脚2与第四基岛1.4之间的区域、第三基岛1.3背面、第二基岛1.2与第四基岛1.4之间的区域、第三基岛1.3与引脚2之间的区域以及引脚与引脚之间的区域嵌置无填料塑封料3，所述无填料塑封料3将引脚下部外围、引脚2与第四基岛1.4下部、第三基岛1.3背面、第三基岛1.3背面与第四基岛1.4下部、第三基岛1.3背面与引脚2下部以及引脚2与引脚2下部连接成一体，所述引脚2设置有一圈。
实施例28：埋入型基岛及多凸点基岛露出型多圈引脚
参见图82～84，图82(A)～图82(R)为本发明双面图形芯片正装先镀后刻模组封装方法实施例28各工序示意图。图83为本发明双面图形芯片正装模组封装结构实施例28结构示意图。图84为图83的俯视图。由图82～84可以看出，实施例28与实施例27的不同之处在于：所述引脚2有多圈。

Claims (14)

1.一种双面图形芯片正装先镀后刻模组封装方法，其特征在于：所述方法包括以下工艺步骤：
步骤一、取金属基板
取一片厚度合适的金属基板，
步骤二、金属基板正面及背面被覆光阻胶膜
利用被覆设备在金属基板的正面及背面分别被覆可进行曝光显影的光阻胶膜，以保护后续的电镀金属层工艺作业，
步骤三、金属基板正面的光阻胶膜进行需要电镀金属层区域的曝光/显影以及开窗
利用曝光显影设备将步骤二完成光阻胶膜被覆作业的金属基板正面进行曝光显影去除部分光阻胶膜，以露出金属基板正面后续需要进行电镀金属层的区域，
步骤四、金属基板正面已开窗的区域进行金属层电镀被覆
对步骤三中金属基板正面已开窗的区域进行第一金属层电镀被覆，该第一金属层置于基岛与引脚的正面，
步骤五、金属基板正面及背面进行光阻胶膜去膜
将金属基板正面余下的光阻胶膜以及金属基板背面的光阻胶膜全部揭除，
步骤六、金属基板正面及背面被覆光阻胶膜
利用被覆设备在金属基板的正面及背面分别被覆可进行曝光显影的光阻胶膜，以保护后续的蚀刻工艺作业，
步骤七、金属基板背面的光阻胶膜进行需要蚀刻区域的曝光/显影以及开窗
利用曝光显影设备将步骤六完成光阻胶膜被覆作业的金属基板背面进行曝光显影去除部分光阻胶膜，以露出局部金属基板以备后续需要进行的金属基板背面蚀刻作业，
步骤八、金属基板进行背面蚀刻作业
完成步骤七的曝光/显影以及开窗作业后，即在金属基板的背面进行各图形的蚀刻作业，蚀刻出基岛和引脚的背面，同时将引脚正面尽可能的延伸到基岛旁边，
步骤九、金属基板正面及背面进行光阻胶膜去膜
将金属基板正面和背面余下的光阻胶膜全部揭除，
步骤十、包封无填料的塑封料
将已完成步骤九所述去膜作业的金属基板背面进行包封无填料的塑封料作业，并进行塑封料包封后的固化作业，使基岛和引脚外围的区域、引脚与基岛之间的区域以及引脚与引脚之间的区域均嵌置无填料的塑封料，该无填料的塑封料将基岛和引脚下部外围、引脚下部与基岛下部以及引脚下部与引脚下部连接成一体，
步骤十一、被覆光阻胶膜
利用被覆设备在将已完成包封无填料的塑封料作业的金属基板的正面及背面分别被覆可进行曝光显影的光阻胶膜，以保护后续的蚀刻工艺作业，
步骤十二、已完成包封无填料的塑封料作业的金属基板的正面进行需要蚀刻区域的曝光/显影以及开窗
利用曝光显影设备将步骤十一完成光阻胶膜被覆作业的已完成包封无填料的塑封料作业的金属基板正面进行曝光显影去除部分光阻胶膜，以备后续需要进行金属基板正面蚀刻作业，
步骤十三、金属基板正面蚀刻作业
完成步骤十二的曝光/显影以及开窗作业后，即在完成包封无填料的塑封料作业的金属基板正面进行各图形的蚀刻作业，蚀刻出基岛和引脚的正面，且使所述基岛和引脚的背面尺寸小于基岛和引脚的正面尺寸，形成上大下小的基岛和引脚结构，
步骤十四、金属基板正面及背面进行光阻胶膜去膜
将完成步骤十三蚀刻作业的金属基板正面余下的光阻胶膜以及金属基板背面的光阻胶膜全部揭除，制成引线框，
步骤十五、装片
在基岛正面第一金属层上通过导电或不导电粘结物质进行芯片的植入，
步骤十六、打金属线
将已完成芯片植入作业的半成品进行芯片正面与引脚正面第一金属层之间打金属线作业，
步骤十七、包封有填料塑封料
将已打线完成的半成品正面进行包封有填料塑封料作业，并进行塑封料包封后的固化作业，使基岛和引脚的上部以及芯片和金属线外均被有填料塑封料包封，
步骤十八、基岛和引脚的背面进行金属层电镀被覆
对已完成步骤十七包封有填料塑封料作业的所述基岛和引脚的背面进行第二金属层电镀被覆作业，
步骤十九、切割成品
将已完成步骤十八第二金属层电镀被覆的半成品进行切割作业，使原本以列阵式集合体方式连在一起的芯片一颗颗独立开来，制得双面图形芯片正装模组封装结构成品。
2.根据权利要求1所述的一种双面图形芯片正装先镀后刻模组封装方法，其特征在于基岛(1)背面露出所述无填料的塑封料(3)。
3.根据权利要求1所述的一种双面图形芯片正装先镀后刻模组封装方法，其特征在于基岛(1)正面中央区域下沉。
4.根据权利要求1所述的一种双面图形芯片正装先镀后刻模组封装方法，其特征在于基岛(1)背面埋入所述无填料的塑封料(3)内。
5.根据权利要求1所述的一种双面图形芯片正装先镀后刻模组封装方法，其特征在于所述基岛(1)正面设置成多凸点状结构。
6.根据权利要求2～5其中之一所述的一种双面图形芯片正装先镀后刻模组封装方法，其特征在于所述基岛(1)有单个，引脚(2)有多圈。
7.根据权利要求2～5其中之一所述的一种双面图形芯片正装先镀后刻模组封装方法，其特征在于所述基岛(1)有多个，引脚(2)有单圈。
8.根据权利要求2～5其中之一所述的一种双面图形芯片正装先镀后刻模组封装方法，其特征在于所述基岛(1)有多个，引脚(2)有多圈。
9.根据权利要求1所述的一种双面图形芯片正装先镀后刻模组封装方法，其特征在于所述基岛(1)有二组，一组为第一基岛(1.1)，另一组为第二基岛(1.2)，所述第二基岛(1.2)正面中央区域下沉，在所述第一基岛(1.1)和引脚(2)的正面设置有第一金属层(4)，在所述第一基岛(1.1)、第二基岛(1.2)和引脚(2)的背面设置有第二金属层(5)，在第二基岛(1.2)正面中央下沉区域和第一基岛(1.1)正面通过导电或不导电粘结物质(6)设置有芯片(7)，芯片(7)正面与引脚(2)正面第一金属层(4)之间以及芯片(7)与芯片(7)之间均用金属线(8)连接，在所述引脚(2)外围的区域、引脚(2)与第一基岛(1.1)之间的区域、第一基岛(1.1)与第二基岛(1.2)之间的区域、第二基岛(1.2)与引脚(2)之间的区域以及引脚(2)与引脚(2)之间的区域嵌置无填料的塑封料(3)，所述无填料的塑封料(3)将引脚下部外围、引脚(2)与第一基岛(1.1)下部、第一基岛(1.1)与第二基岛(1.2)下部、第二基岛(1.2)与引脚(2)下部以及引脚(2)与引脚(2)下部连接成一体，所述引脚(2)设置有单圈。
10.根据权利要求1所述的一种双面图形芯片正装先镀后刻模组封装方法，其特征在于所述基岛(1)有二组，一组为第一基岛(1.1)，另一组为第三基岛(1.3)，在所述第一基岛(1.1)、第三基岛(1.3)和引脚(2)的正面设置有第一金属层(4)，在所述第一基岛(1.1)和引脚(2)的背面设置有第二金属层(5)，在基岛(1)正面通过导电或不导电粘结物质(6)设置有芯片(7)，芯片(7)正面与引脚(2)正面第一金属层(4)之间以及芯片(7)与芯片(7)之间均用金属线(8)连接，在所述基岛(1)和引脚(2)的上部以及芯片(7)和金属线(8)外包封有填料塑封料(9)，在所述引脚(2)外围的区域、引脚(2)与第一基岛(1.1)之间的区域、第三基岛(1.3)背面、第三基岛(1.3)与第一基岛(1.1)之间的区域、第三基岛(1.3)与引脚(2)之间的区域以及引脚与引脚之间的区域嵌置无填料的塑封料(3)，所述无填料的塑封料(3)将引脚下部外围、引脚(2)与第一基岛(1.1)下部、第三基岛(1.3)背面、第三基岛(1.3)背面与第一基岛(1.1)下部、第三基岛(1.3)背面与引脚(2)下部以及引脚(2)与引脚(2)下部连接成一体，所述引脚(2)设置有单圈。
11.根据权利要求1所述的一种双面图形芯片正装先镀后刻模组封装方法，其特征在于所述基岛(1)有二组，一组为第一基岛(1.1)，另一组为第四基岛(1.4)，所述第四基岛(1.4)正面设置成多凸点状结构，在所述引脚(2)外围的区域、引脚(2)与第一基岛(1.1)之间的区域、第一基岛(1.1)与第四基岛(1.4)之间的区域、第四基岛(1.4)与引脚(2)之间的区域以及引脚(2)与引脚(2)之间的区域嵌置无填料的塑封料(3)，所述无填料的塑封料(3)将引脚下部外围、引脚(2)与第一基岛(1.1)下部、第一基岛(1.1)与第四基岛(1.4)下部、第四基岛(1.4)与引脚(2)下部以及引脚(2)与引脚(2)下部连接成一体，所述引脚(2)设置有单圈。
12.根据权利要求1所述的一种双面图形芯片正装先镀后刻模组封装方法，其特征在于所述基岛(1)有二组或是多组基岛，一组为第二基岛(1.2)，另一组为第三基岛(1.3)，所述第二基岛(1.2)正面中央区域下沉，在第二基岛(1.2)正面中央下沉区域和第三基岛(1.3)正面通过导电或不导电粘结物质(6)设置有芯片(7)，在所述引脚(2)外围的区域、引脚(2)与第二基岛(1.2)之间的区域、第三基岛(1.3)背面、第二基岛背面(1.2)与第二基岛(1.2)之间的区域、第三基岛(1.3)背面与引脚(2)之间的区域以及引脚与引脚之间的区域嵌置无填料的塑封料(3)，所述无填料的塑封料(3)将引脚下部外围、引脚(2)与第二基岛(1.2)下部、第三基岛(1.3)、第三基岛(1.3)与第二基岛(1.2)下部、第三基岛(1.3)背面与引脚(2)下部以及引脚(2)与引脚(2)下部连接成一体，所述引脚(2)设置有单圈。
13.根据权利要求1所述的一种双面图形芯片正装先镀后刻模组封装方法，其特征在于所述基岛(1)有二组，一组为第二基岛(1.2)，另一组为第四基岛(1.4)，所述第二基岛(1.2)正面中央区域下沉，第四基岛(1.4)正面设置成多凸点状结构，在所述第四基岛(1.4)和引脚(2)的正面设置有第一金属层(4)，在所述第二基岛(1.2)、第四基岛(1.4)和引脚(2)的背面设置有第二金属层(5)，在所述第二基岛(1.2)正面中央下沉区域和第四基岛(1.4)正面通过导电或不导电粘结物质(6)设置有芯片(7)，在所述引脚(2)外围的区域、引脚(2)与第二基岛(1.2)之间的区域、第二基岛(1.2)与第四基岛(1.4)之间的区域、第四基岛(1.4)与引脚(2)之间的区域以及引脚(2)与引脚(2)之间的区域嵌置无填料的塑封料(3)，所述无填料的塑封料(3)将引脚下部外围、引脚(2)与第二基岛(1.2)下部、第二基岛(1.2)与第四基岛(1.4)下部、第四基岛(1.4)与引脚(2)下部以及引脚(2)与引脚(2)下部连接成一体，所述引脚(2)设置有单圈。
14.根据权利要求1所述的一种双面图形芯片正装先镀后刻模组封装方法，其特征在于所述基岛(1)有二组，一组为第三基岛(1.3)，另一组为第四基岛(1.4)，所述第四基岛(1.4)正面设置成多凸点状结构，在所述第三基岛(1.3)、第四基岛(1.4)和引脚(2)的正面设置有第一金属层(4)，在所述第四基岛(1.4)和引脚(2)的背面设置有第二金属层(5)，在所述引脚(2)外围的区域、引脚(2)与第四基岛(1.4)之间的区域、第三基岛(1.3)背面、第三基岛(1.3)与第四基岛(1.4)之间的区域、第三基岛(1.3)与引脚(2)之间的区域以及引脚与引脚之间的区域嵌置无填料的塑封料(3)，所述无填料的塑封料(3)将引脚下部外围、引脚(2)与第四基岛(1.4)下部、第三基岛(1.3)背面、第三基岛(1.3)背面与第四基岛(1.4)下部、第三基岛(1.3)背面与引脚(2)下部以及引脚(2)与引脚(2)下部连接成一体，所述引脚(2)设置有单圈。
CN2010102730161A 2010-09-04 2010-09-04 双面图形芯片正装先镀后刻模组封装方法 Active CN101969032B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010102730161A CN101969032B (zh) 2010-09-04 2010-09-04 双面图形芯片正装先镀后刻模组封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102730161A CN101969032B (zh) 2010-09-04 2010-09-04 双面图形芯片正装先镀后刻模组封装方法

Publications (2)

Publication Number Publication Date
CN101969032A CN101969032A (zh) 2011-02-09
CN101969032B true CN101969032B (zh) 2012-04-11

Family

ID=43548165

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102730161A Active CN101969032B (zh) 2010-09-04 2010-09-04 双面图形芯片正装先镀后刻模组封装方法

Country Status (1)

Country Link
CN (1) CN101969032B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403282B (zh) * 2011-11-22 2013-08-28 江苏长电科技股份有限公司 有基岛四面无引脚封装结构及其制造方法
CN102376656B (zh) * 2011-11-28 2013-11-27 江苏长电科技股份有限公司 无基岛四面无引脚封装结构及其制造方法
CN102376672B (zh) * 2011-11-30 2014-10-29 江苏长电科技股份有限公司 无基岛球栅阵列封装结构及其制造方法
CN102420206B (zh) * 2011-11-30 2014-05-14 江苏长电科技股份有限公司 先镀后刻四面无引脚封装结构及其制造方法
CN109509734A (zh) * 2018-12-21 2019-03-22 江阴芯智联电子科技有限公司 减成法预包封引线框架结构及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6201292B1 (en) * 1997-04-02 2001-03-13 Dai Nippon Insatsu Kabushiki Kaisha Resin-sealed semiconductor device, circuit member used therefor
JP3740116B2 (ja) * 2002-11-11 2006-02-01 三菱電機株式会社 モールド樹脂封止型パワー半導体装置及びその製造方法
JP2006228761A (ja) * 2005-02-15 2006-08-31 Matsushita Electric Ind Co Ltd Ｔａｂテープおよびｔａｂテープの製造方法
CN101814446B (zh) * 2010-04-28 2011-12-07 江苏长电科技股份有限公司 基岛露出及多凸点基岛露出引线框结构及其先刻后镀方法
CN101814482B (zh) * 2010-04-30 2012-04-25 江苏长电科技股份有限公司 有基岛引线框结构及其生产方法
CN101814481B (zh) * 2010-04-30 2012-01-25 江苏长电科技股份有限公司 无基岛引线框结构及其生产方法

Also Published As

Publication number Publication date
CN101969032A (zh) 2011-02-09

Similar Documents

Publication Publication Date Title
CN101958300B (zh) 双面图形芯片倒装模组封装结构及其封装方法
CN102376672B (zh) 无基岛球栅阵列封装结构及其制造方法
CN101814482B (zh) 有基岛引线框结构及其生产方法
CN102376656B (zh) 无基岛四面无引脚封装结构及其制造方法
CN101950726B (zh) 双面图形芯片正装先镀后刻单颗封装方法
CN101969032B (zh) 双面图形芯片正装先镀后刻模组封装方法
CN101814481A (zh) 无基岛引线框结构及其生产方法
CN101958257B (zh) 双面图形芯片直接置放先镀后刻模组封装方法
CN101958299B (zh) 双面图形芯片直接置放先镀后刻单颗封装方法
CN101958303B (zh) 双面图形芯片正装单颗封装结构及其封装方法
CN201936875U (zh) 双面图形芯片正装模组封装结构
CN103489794B (zh) 提高qfn封装引线框架制备工艺中引线框架硬度的方法
CN102403282B (zh) 有基岛四面无引脚封装结构及其制造方法
CN101958305B (zh) 双面图形芯片正装模组封装结构及其封装方法
CN102420206B (zh) 先镀后刻四面无引脚封装结构及其制造方法
CN201927599U (zh) 双面图形芯片倒装先镀后刻模组封装结构
CN101958301B (zh) 双面图形芯片直接置放单颗封装结构及其封装方法
CN102005430B (zh) 双面图形芯片倒装先镀后刻模组封装方法
CN201936874U (zh) 双面图形芯片正装单颗封装结构
CN201838578U (zh) 双面图形芯片正装先镀后刻单颗封装结构
CN201838576U (zh) 双面图形芯片直接置放单颗封装结构
CN102005431B (zh) 双面图形芯片倒装先镀后刻单颗封装方法
CN101958304B (zh) 双面图形芯片直接置放模组封装结构及其封装方法
CN201838577U (zh) 双面图形芯片倒装模组封装结构
CN101958302B (zh) 双面图形芯片倒装单颗封装结构及其封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant