KR20020000692A - 웨이퍼 레벨 패키지 - Google Patents

웨이퍼 레벨 패키지 Download PDF

Info

Publication number
KR20020000692A
KR20020000692A KR1020000036135A KR20000036135A KR20020000692A KR 20020000692 A KR20020000692 A KR 20020000692A KR 1020000036135 A KR1020000036135 A KR 1020000036135A KR 20000036135 A KR20000036135 A KR 20000036135A KR 20020000692 A KR20020000692 A KR 20020000692A
Authority
KR
South Korea
Prior art keywords
solder ball
metal
insulating layer
metal post
metal pattern
Prior art date
Application number
KR1020000036135A
Other languages
English (en)
Inventor
박명근
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000036135A priority Critical patent/KR20020000692A/ko
Publication of KR20020000692A publication Critical patent/KR20020000692A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13562—On the entire exposed surface of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 웨이퍼 레벨 패키지를 개시한다. 개시된 본 발명은, 반도체 칩의 표면에 본드 패드가 노출되도록 하부 절연층이 형성된다. 하부 절연층상에 일단이 노출된 본드 패드와 연결된 금속 패턴이 증착된다. 금속 패턴의 타단이 노출되도록, 하부 절연층상에 상부 절연층이 형성된다. 볼 랜드가 되는 노출된 금속 패턴의 타단에 금속 포스트가 형성된다. 금속 포스트 외면 전체와, 금속 포스트의 외곽을 통해 노출된 금속 패턴의 타단, 및 금속 패턴의 타단 주위에 위치한 상부 절연층의 측벽에 접합 보조층이 증착된다. 솔더 볼이 금속 포스트의 주위 전체를 둘러싸면서 접합 보조층에 형성된다.

Description

웨이퍼 레벨 패키지{WAFER LEVEL PACKAGE}
본 발명은 웨이퍼 레벨 패키지에 관한 것으로서, 보다 구체적으로는 웨이퍼 상태에서 패키징 공정이 이루어지는 패키지에 관한 것이다.
기존의 패키지는 웨이퍼를 먼저 스크라이브 라인을 따라 절단하여 개개의 반도체 칩으로 분리한 후, 개개의 반도체 칩별로 여러 가지 패키징 공정을 실시하는 것에 의해 제조되었다.
그러나, 상기된 기존의 패키지는 개개의 반도체 칩별로 많은 단위 공정이 실시되어야 하기 때문에, 하나의 웨이퍼에서 제조되는 반도체 칩들을 고려하게 되면, 공정수가 너무 많다는 문제점을 안고 있다.
그래서, 최근에는 웨이퍼를 먼저 절단하지 않고 웨이퍼 상태에서 상기된 패키징 공정을 우선적으로 실시한 후, 최종적으로 스크라이브 라인을 따라 절단하여 패키지를 제조하는 방안이 제시되었다. 이러한 방법으로 제조된 패키지를 웨이퍼 레벨 패키지라 하는데, 이러한 패키지를 제조하는 방법을 개략적으로 설명하면 다음과 같다.
웨이퍼(1) 표면에는 실리콘 질화막인 보호막(2)이 도포되어 있다. 웨이퍼(1)에 구성된 반도체 칩의 본드 패드(3)는 식각에 의해 보호막(2)에 형성된 홈을 통해 노출되어 있다.
이러한 상태에서, 보호막(2) 전체 표면에 하부 절연층(4)을 도포한다. 본드 패드(3) 상부에 위치한 하부 절연층(4) 부분을 식각하여 본드 패드(3)를 노출시킨다. 구리 재질의 금속층(5)을 하부 절연층(4)상에 진공 증착한 후, 금속층(5)을 식각하여 일단은 본드 패드(3)에 전기적으로 연결된 금속 패턴(5)을 형성한다.
하부 절연층(4) 표면에 상부 절연층(6)을 도포하고, 금속 패턴(5)의 타단 상부에 위치한 상부 절연층(6) 부분을 식각하여 금속 패턴(5)의 타단을 노출시킨다.노출된 금속 패턴(5)의 타단이 솔더 볼(8)이 마운트되는 볼 랜드가 된다. 볼 랜드에 접합 보조층(7)을 형성하고, 솔더 볼(8)을 접합 보조층(7)에 마운트한다. 마지막으로, 스크라이브 라인을 따라 웨이퍼(1)를 절단하여 개개의 반도체 칩으로 분리하면, 웨이퍼 레벨 패키지가 완성된다.
상기된 방법으로 제조된 웨이퍼 레벨 패키지를 금속막을 재배열하여 금속 패턴으로 형성한다는 의미에서 재배선형이라 하는데, 이러한 종래의 재배선형 웨이퍼 레벨 패키지는 다음과 같은 문제점을 안고 잇다.
종래의 웨이퍼 레벨 패키지는 웨이퍼상에 절연층과 금속층을 단순히 적층한 구조이기 때문에, 패키지가 보드에 실장된 후 보드와 반도체 칩간의 열팽창계수 차이로 인해 발생되는 열적 스트레스를 완화시켜주는 기능이 취약하다. 웨이퍼 레벨 패키지에서 열적 스트레스를 완화시키는 기능을 하는 층은 바로 절연층이 된다. 그러므로, 절연층의 두께를 두껍게 형성하기만 하면 상기된 문제를 해소할 수 있어 보이지만, 그에 따른 새로운 문제가 유발된다.
즉, 응력 흡수 기능을 높이기 위해 20㎛ 이상의 두께로 절연층을 형성하게 되면, 금속 패턴이 두꺼운 절연층에 형성된 깊은 비아홀을 통해 본드 패드에 접촉되기가 매우 어려워지게 된다. 그러므로, 절연층을 두껍게 형성하는 방법에는 제한이 따른다.
결과적으로, 응력 흡수 기능이 취약해지게 되므로, 이로 인하여 솔더 볼에 크랙이 발생되는 현상이 자주 발생되었고, 재배선형 웨이퍼 레벨 패키지에서는 이러한 솔더 볼의 접합 강도가 취약해지는 문제가 최우선적으로 해결해야할 과제로 대두되고 있는 실정이다.
따라서, 본 발명은 종래의 웨이퍼 레벨 패키지가 안고 있는 문제점을 해소하기 위해 안출된 것으로서, 솔더 볼의 지지 강도를 대폭 강화시켜, 솔더 볼의 접합 강도를 강화시킬 수 있는 웨이퍼 레벨 패키지를 제공하는데 목적이 있다.
도 1은 종래 기술에 따른 웨이퍼 레벨 패키지를 나타낸 단면도.
도 2 내지 도 7은 본 발명의 실시예 1에 따른 웨이퍼 레벨 패키지를 제조 공정 순서대로 나타낸 단면도.
도 8은 본 발명의 실시예 2에 따른 웨이퍼 레벨 패키지에서 솔더 볼 부분만을 확대해서 나타낸 단면도.
- 도면의 주요 부분에 대한 부호의 설명 -
10 ; 웨이퍼 11 ; 본드 패드
20 ; 하부 절연층 21 ; 상부 절연층
30 ; 금속 패턴 31 ; 비아홀
40,41 ; 금속 포스트 50 ; 접합 보조층
60 ; 솔더 볼
상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 웨이퍼 레벨 패키지는 다음과 같은 구성으로 이루어진다.
반도체 칩의 표면에 본드 패드가 노출되도록 하부 절연층이 형성된다. 하부 절연층상에 일단이 노출된 본드 패드와 연결된 금속 패턴이 증착된다. 금속 패턴의 타단이 노출되도록, 하부 절연층상에 상부 절연층이 형성된다. 볼 랜드가 되는 노출된 금속 패턴의 타단에 금속 포스트(post)가 형성된다. 금속 포스트 외면 전체와, 금속 포스트의 외곽을 통해 노출된 금속 패턴의 타단, 및 금속 패턴의 타단 주위에 위치한 상부 절연층의 측벽에 접합 보조층(Under Bump Metallurgy:UBM)이 증착된다. 솔더 볼이 금속 포스트의 주위 전체를 둘러싸면서 접합 보조층에 형성된다.
다른 대안으로서, 금속 패턴의 타단에 그 하부에 위치한 하부 절연층 부분을 노출시키는 비아홀이 형성되고, 이 비아홀의 내부가 금속 포스트로 매립될 수도 있다.
상기된 본 발명의 구성에 의하면, 솔더 볼이 볼 랜드에 세워 설치된 금속 포스트로 견고히 지지를 받게 되므로써, 솔더 볼의 접합 강도가 대폭 강화되는 잇점이 있다.
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 설명한다.
[실시예 1]
도 2 내지 도 7은 본 발명의 실시예 1에 따른 웨이퍼 레벨 패키지를 제조 공정 순서대로 나타낸 단면도이다.
먼저, 도 2에 도시된 바와 같이, 웨이퍼(10)에는 복수개의 반도체 칩이 구성되어 있고, 각 반도체 칩의 본드 패드(11)는 웨이퍼(10)의 표면에 배치되어 있다. 하부 절연층(20)이 웨이퍼(10) 표면에 도포된 후 패터닝되므로써, 본드 패드(11)가 하부 절연층(20)으로부터 노출된다.
이어서, 도 3과 같이, 금속막이 하부 절연층(20)상에 증착된 후 패터닝되어, 일단이 본드 패드(11)에 연결된 금속 패턴(30)이 형성된다. 계속해서, 도 4에 도시된 바와 같이, 상부 절연층(21)이 하부 절연층(20)상에 도포된 후 패터닝되어, 금속 패턴(30)의 타단, 즉 볼 랜드가 되는 타단이 상부 절연층(21)으로부터 노출된다.
그런 다음, 도 5에 도시된 바와 같이, 본 발명에서 제시되는 핵심 요소인 금속 포스트(40)가 금속 패턴(30)의 타단상에 형성된다. 금속 포스트(40)의 높이는 상부 절연층(21)의 표면보다는 당연히 높아야 하지만, 그의 높이에 종속해서 패키지의 전체 두께가 좌우되므로, 적정 높이로 제한된다.
이어서, 도 6과 같이, 접합 보조층(50)이 금속 포스트(40)의 외면 전체와,금속 포스트(40)의 주위를 통해 노출된 금속 패턴(30)의 타단 부분, 및 금속 패턴(30)의 타단을 노출시키는 상부 절연층(21)의 측벽에 증착된다. 접합 보조층(50)은 그의 명칭대로, 후술되는 솔더 볼(60)과 금속 포스트(40)간의 접합력을 강화시키기 위한 것이므로, 본 실시예에서와 같이 반드시 구비될 필요는 없고 선택적이다.
마지막으로, 도 7에 도시된 바와 같이, 솔더 페이스트를 접합 보조층(50)에 올린 후 리플로우 공정을 실시하면, 구형의 솔더 볼(60)이 금속 포스트(40) 주위를 둘러싸는 형태로 형성된다. 최종적으로, 스크라이브 라인을 따라 웨이퍼(10)를 절단하여 개개의 반도체 칩으로 분리한다.
여기서, 금속 포스트(40)가 솔더 볼(60)을 지지하기 위한 기능을 발휘하기 위해 갖추어야 할 조건이 있다. 우선, 솔더 볼(60)의 솔더 성분, 즉 주석 성분과의 습윤성이 우수해야 한다는 것이다. 또한, 솔더 볼(60)을 지지해야 하므로, 솔더 볼(60)보다는 경도가 높아야 한다. 그리고, 솔더 볼(60) 전체가 금속 포스트(40)을 둘러싸도록 하기 위해서, 금속 포스트(40)의 습윤력이 솔더 볼(60)의 표면 장력보다 커야 한다는 것이다.
마지막 조건에 대해 부연하면, 리플로우 공정시 솔더 볼(60)의 표면 장력에 의해 금속 포스트(40)의 상단에 구형의 솔더 볼(60)이 형성되면, 금속 포스트(40)의 측부에 위치한 솔더 볼(60)과 구형의 솔더 볼(60)이 분리되어, 솔더 볼(60) 전체가 금속 포스트(40)을 둘러싸지 못하게 된다. 이러한 현상을 방지하기 위해, 금속 포스트(40)의 습윤력이 솔더 볼(60)의 표면 장력보다 커야 한다는 것이다.
이러한 조건을 갖춘 금속 포스트(40)에 솔더 페이스트를 도포한 후 리플로우 공정을 실시하게 되면, 액상과 고상이 혼합된 온도 영역에서 솔더 성분이 금속 포스트(40)을 타고 내려오면서 금속 포스트(40) 전체를 둘러싸는 형태의 솔더 볼(60)로 형성될 수가 있다. 특히, 액상과 고상이 혼합된 온도를 길게 유지하게 되면, 솔더 페이스트가 금속 포스트(40)을 타고 흘러내릴 수가 있다.
이러한 조건을 갖는 금속 포스트(40)의 재질로는 금, 은 및 구리로 구성된 그룹으로부터 선택된 하나 또는 수 개로 이루어진 합금인 것이 바람직하다. 또는, 금속 포스트(40)을 상기된 금속들중 어느 하나의 외표면에 금이나 은 또는 구리가 도금된 구조로 이루어질 수도 있다.
[실시예 2]
도 8은 본 발명의 실시예 2에 따른 웨이퍼 레벨 패키지에서, 솔더 볼 부분만을 확대해서 나타낸 단면도이다.
도 8에 도시된 바와 같이, 금속 패턴(30)의 타단에는 비아홀(31)이 관통 형성되어서, 이 비아홀(31)을 통해서 하부 절연층(20)이 노출된다. 이러한 상태에서의 후속 공정은 실시예 1과 동일하고, 다만 금속 포스트(41)를 형성하게 되면, 본 실시예 2에서는 금속 포스트(41)가 비아홀(31)을 매립하게 되므로, 그의 하단이 하부 절연층(20)과 접촉되어진다.
이와 같이, 본 실시예 2에 따른 금속 포스트(41)는, 실시예 1에 따른 금속 포스트(40)가 금속 패턴(30)의 타단 표면에 단순히 놓이는 것과는 달리, 비아홀(31)에 삽입된다. 그러므로, 실시예 2에 따른 금속 포스트(41)는 금속패턴(30)의 비아홀(31) 측벽으로 지지를 받게 된다. 결과적으로, 금속 포스트(41)가 지지를 받는 강도가 강화되고, 따라서 이러한 금속 포스트(41)로 지지를 받는 솔더 볼(60)의 접합 강도 역시 더욱 강화되는 잇점이 있다.
이상에서 설명한 바와 같이 본 발명에 의하면, 솔더 볼이 그 내부에 배치된 금속 포스트에 의해 견고히 지지를 받게 되므로써, 열적 응력에 대한 솔더 볼의 대항 강도가 대폭 강화된다. 따라서, 솔더 볼에 크랙이 발생되는 현상이 억제된다.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (3)

  1. 표면에 본드 패드가 배치된 반도체 칩;
    상기 본드 패드가 노출되도록, 상기 반도체 칩 표면에 형성된 하부 절연층;
    상기 하부 절연층상에 증착되어, 일단이 상기 본드 패드에 연결된 금속 패턴;
    상기 금속 패턴의 타단이 노출되도록, 상기 하부 절연층상에 형성된 상부 절연층;
    상기 노출된 금속 패턴의 타단상에 형성된 금속 포스트; 및
    상기 금속 포스트 주위를 둘러싸도록 형성되어, 그 내부에 배치된 상기 금속 포스트로 지지를 받는 솔더 볼을 포함하는 것을 특징으로 하는 웨이퍼 레벨 패키지.
  2. 제 1 항에 있어서, 상기 금속 패턴의 타단에 하부 절연층을 노출시키는 비아홀이 관통 형성되고, 상기 금속 포스트는 비아홀 내부를 매립하도록 형성된 것을 특징으로 하는 웨이퍼 레벨 패키지.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 금속 포스트의 외면 전체에 접합 보조층이 형성된 것을 특징으로 하는 웨이퍼 레벨 패키지.
KR1020000036135A 2000-06-28 2000-06-28 웨이퍼 레벨 패키지 KR20020000692A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000036135A KR20020000692A (ko) 2000-06-28 2000-06-28 웨이퍼 레벨 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000036135A KR20020000692A (ko) 2000-06-28 2000-06-28 웨이퍼 레벨 패키지

Publications (1)

Publication Number Publication Date
KR20020000692A true KR20020000692A (ko) 2002-01-05

Family

ID=19674563

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000036135A KR20020000692A (ko) 2000-06-28 2000-06-28 웨이퍼 레벨 패키지

Country Status (1)

Country Link
KR (1) KR20020000692A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7205660B2 (en) 2005-03-22 2007-04-17 Samsung Electronics Co., Ltd Wafer level chip scale package having a gap and method for manufacturing the same
KR100834206B1 (ko) * 2004-03-15 2008-05-30 야마하 가부시키가이샤 반도체 소자 및 그 웨이퍼 레벨 칩 사이즈 패키지
KR100919079B1 (ko) * 2007-07-25 2009-09-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR200452326Y1 (ko) * 2008-10-17 2011-02-22 주식회사트레디오 게임기용 상품배출장치
KR101328551B1 (ko) * 2006-10-02 2013-11-13 삼성전자주식회사 반도체 장치

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100834206B1 (ko) * 2004-03-15 2008-05-30 야마하 가부시키가이샤 반도체 소자 및 그 웨이퍼 레벨 칩 사이즈 패키지
US7205660B2 (en) 2005-03-22 2007-04-17 Samsung Electronics Co., Ltd Wafer level chip scale package having a gap and method for manufacturing the same
US7312143B2 (en) 2005-03-22 2007-12-25 Samsung Electronics Co., Ltd. Wafer level chip scale package having a gap and method for manufacturing the same
KR101328551B1 (ko) * 2006-10-02 2013-11-13 삼성전자주식회사 반도체 장치
KR100919079B1 (ko) * 2007-07-25 2009-09-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR200452326Y1 (ko) * 2008-10-17 2011-02-22 주식회사트레디오 게임기용 상품배출장치

Similar Documents

Publication Publication Date Title
KR100979497B1 (ko) 웨이퍼 레벨 패키지 및 그 제조방법
US9093333B1 (en) Integrated circuit device having extended under ball metallization
US6462426B1 (en) Barrier pad for wafer level chip scale packages
US8405199B2 (en) Conductive pillar for semiconductor substrate and method of manufacture
US20070200251A1 (en) Method of fabricating ultra thin flip-chip package
US20070001301A1 (en) Under bump metallization design to reduce dielectric layer delamination
JP5064632B2 (ja) 相互接続構造を形成するための方法及び装置
US20150287688A1 (en) Semiconductor device and manufacturing method thereof
US20090174069A1 (en) I/o pad structure for enhancing solder joint reliability in integrated circuit devices
CN107039392B (zh) 半导体结构及其制造方法
SG173447A1 (en) Semiconductor chip with reinforcement layer
KR101782270B1 (ko) 반도체 디바이스 패키지
WO2005059997A1 (en) Various structure/height bumps for wafer level-chip scale package
KR20020000692A (ko) 웨이퍼 레벨 패키지
KR100713912B1 (ko) 웨이퍼 레벨 공정을 이용한 플립칩 패키지 및 그 제조방법
KR100571752B1 (ko) 칩 스케일 패키지
CN217955851U (zh) 一种带应力释放孔的金属层结构
KR100336576B1 (ko) 웨이퍼 레벨 패키지
KR20010061790A (ko) 웨이퍼 레벨 패키지
EP4250348A1 (en) Semiconductor device structure and method therefor
KR100596764B1 (ko) 웨이퍼 레벨 패키지 및 그의 제조방법
KR100587031B1 (ko) 웨이퍼 레벨 패키지
KR100349362B1 (ko) 웨이퍼 레벨 패키지 및 그의 제조 방법
KR20010003456A (ko) 웨이퍼 레벨 패키지 및 그의 제조방법
JP2008511979A (ja) 少なくとも１つの試験接点構造を備えたチップ

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid