TWI305021B - Semiconductor device and manufacturing method of the same - Google Patents

Semiconductor device and manufacturing method of the same Download PDF

Info

Publication number
TWI305021B
TWI305021B TW095108765A TW95108765A TWI305021B TW I305021 B TWI305021 B TW I305021B TW 095108765 A TW095108765 A TW 095108765A TW 95108765 A TW95108765 A TW 95108765A TW I305021 B TWI305021 B TW I305021B
Authority
TW
Taiwan
Prior art keywords
organic insulating
insulating film
layer
film
semiconductor device
Prior art date
Application number
TW095108765A
Other languages
English (en)
Other versions
TW200725765A (en
Inventor
Masamitsu Ikumo
Hiroyuki Yoda
Eiji Watanabe
Original Assignee
Fujitsu Microelectronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Microelectronics Ltd filed Critical Fujitsu Microelectronics Ltd
Publication of TW200725765A publication Critical patent/TW200725765A/zh
Application granted granted Critical
Publication of TWI305021B publication Critical patent/TWI305021B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0381—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Photovoltaic Devices (AREA)

Description

:765號專利申請案說明書修正頁 修正日期：97年9月 :765號專利申請案說明書修正頁 修正日期：97年9月
九、發明說明： 相關申請案之對照參考資料 此專利申請案係基於2005年12月20日提申的日本優先 權專利申睛案第2005-367210號，其整個内容於此被併入參 5考。 C 明所屬之技4^領域;j 發明領域 本發明通常有關半導體裝置與其製造方法，並且特別 是有關一種具有一用於外部連接的突出電極（凸塊)及一有 10 機絕緣薄膜的半導體裝置及其製造方法。 【先前技術3 相關技藝說明 近來，利用一用於外部連接之突出電極，稱作一凸塊， 的一種覆晶連接結構已被廣泛應用於一封裝與一半導體元 15 件的高密度裝設。 在焊錫被選擇作為此一凸塊材料的情況下，該凸塊係 能藉由一電鍍方法或一印刷方法來形成。 一阻礙金屬層係藉由使用一電解電鍍方法形成在該電 極層上為了防止該焊錫被擴散在該半導體元件上、ϋ且該 2〇 焊接凸塊係藉由一電鍍方法形成在該阻礙金屬層上。例 如，見曰本早期公開專利申請公報第2001-200120號及第 9-191012 號。 在此情況下，該半導體元件的一表面係覆蓋有一有機 絕緣保護薄膜諸如用於裝置保護的聚醯亞胺。該電極層的 5 修正曰期：97年9月 I j^8765號專利申請案說明書修正頁 a 修(愛:)正替換頁 表面亦選擇性地覆蓋有該有機絕緣薄膜。 該凸塊藉由使用在該半導體裝置之製造處理中的相關 技藝電鍍方法的一製造處理被顯示於第1圖。 在一藉由使用該相關技藝電鍍方法的凸塊形成處理 5 中，首先，如第l-(a)圖所示，一由石夕(Si)製成的線路層與一 電極層（電極墊)3係設在一上表面，即，例如一由矽（Si)製成 之半導體基材1經由一由氧化矽製成的絕緣薄膜（絕緣層）的 電路元件形成表面。 該半導體基材1包含該線路層與該電極層3的一上部分 10 係覆蓋有一由氮化矽（SiN)或此類製成的無機絕緣薄膜(鈍 化薄膜)2。 此外，一有機絕緣薄膜4，諸如一聚醯亞胺樹脂層或此 類者，係設在該無機絕緣薄膜2上。該有機絕緣薄膜4被形 成用於該半導體元件的表面保護並在該半導體元件被裝設 15 在一線路板11上時用來緩和集中在該凸塊9之底部的壓力 (見第3圖）。 一開口，依照對應在該焊接凸塊9之電極層3上的一希 望形成位置，被形成於該無機絕緣薄膜2及該有機絕緣薄膜 4以至於一塾被露出。 形成在該半導體基材1上的一主動元件，諸如一電晶 體、及一被動元件，諸如電阻器元件或電容元件、一用於 在這些元件之間的絕緣隔離之隔離區域、一層間絕緣層、 元件間相互的線路層、或此類者之說明在第1圖中被省略。 接著，如第l-(b)圖所示，一電源供應層5作為一電鍍電 20 1305021 極藉由_法被形絲該半導體基材丨上該電極 墊)3與該有機絕緣薄膜4的所有表面。 致接著光阻層6係藉由-旋轉塗佈法而施加在該電源 5供應層5上並且曝光、顯影及硬化處理被執行，以至於，如 5第HO圖所*，對應在該焊接凸塊9之電極❸上之希望形 成仇置的開口被形成於該光阻層6。 ^
10 _接著，~電解電鍍處理被執行，以至於如第1(d)圖 所不，一阻礙金屬層7被形成於該光阻層6的開口中以至於 防止該焊接層9中之焊錫擴散到該電極層。 接著，—電解電鍍處理係藉由使用該光阻層6作為一遮 罩而達成’以至於’如第卜⑹圖所示，一錫-銀(Sn-Ag)焊接 層9破形成在該阻礙金屬層7上。在此時，該焊接層9被形成 以便延伸在該光阻層6上。 15 ^接者，如第1_(f)圖所示，該光阻層6係藉由使用釋放液
體來除去。料，該電源供應層5的—料要部分係藉由濕 ㈣來除去’其巾該焊接層9被絲作為—㈣遮罩。 在那之後，该焊接層9係藉由回融加熱而成溶化以至 於，如第l-(g)圖所示，該焊接層9係形成一實質球狀。換言 ，一球狀的焊接凸塊(焊接球)9被形成在該半導體基材丄 °的電極層3上。 在該凸塊係藉由使用該印刷法來製造的情況下，在該 P且礙金屬層7係選擇性地形成於第l-(d)圖所示該光阻層6中 的"亥開口之後’如第2·⑻圖所示’該光阻層6係藉由使用該 釋放液體來除去並且使用紐刻㈣的祕刻處理被應用 7 1305021 » 到I亥电源供應層5。 在那之後，如第2-(b)圖所示，一印刷之圖案（未說明） 被做成以至於該錫·銀(Sn_Ag)焊接層9被形成在該阻礙金屬 層7上、並且該焊接電鍍層9係藉由回融加熱而成熔化。由 5於此，如第1(g)圖所示，該球狀的焊接凸塊(焊接球)9被形 成在該半導體基材1的電極層3上。 一種將其中由錫-銀(Sn-Ag)焊接製成的凸塊9被形成在 該半導體基材1上的半導體元件10裝設在該印刷板11之方 B 法的範例係顯示於第3圖。 10 如第3-(a)圖所示，其中該凸塊9被形成在該半導體基材 1上的半導體元件1〇係藉由覆晶結合法裝設在該印刷板U 上。換言之’其中該半導體元件丨〇具有面向下所形成的凸 塊9，該半導體元件1〇被裝設在一上表面，即該印刷板11的 一線路表面。此處’用於外部輸入/輸出的球凸塊12被形成 !5 在該印刷板11的一下表面。 • 接著，如第3-(b)圖所示’為了增進連接可靠度，填底 膠13被施加在該半導體元件1〇與該印刷板11之間且被硬 _ 化，以至於該半導體元件10與該印刷板11之間的連接被加 強。 20 最後，如第3-(c)圖所示，一被動元件14，諸如一電容 器或此類者，係設於該印刷板11上的半導體元件之周邊並 - 且一用以輻射該半導體元件10所產生之熱的熱輻射板15係 . 射在該半導體元件10的一上部分’以至於該半導體裝置被 形成。 8 1305021 =際，關於第Hb)圖所討論在該電極層（電 形成该電源供應層5之細節及關於第崎圖 it 'is μ 第 2-(a)圖所 h該電源供應細濕㈣處理之細節 6圖來討論。 可弟4圖到第
^處’第4圖是一圖用以解釋在—有機絕緣保護薄I 的一电極層（電極墊)與一電源供應層， - 罘5圖疋—圖用以解 釋弟4圖所顯示之處理中該有機絕緣保 態，第6圖是-圖用以解釋^ ㈣膜的—表面狀 _疋_轉釋在错由i糊處理來 10 15 20 源供應層的一處理中該有機絕緣保護薄膜的-表面狀雖 有機=Γ供應層5形成在該電極層(電極恤該 ^ _4，首先，如第4-⑻圖所示，-乾蝴咖 ^處理破施加至該電極層（電極墊)3與該有機絕緣薄膜㈣ 塾由❹氬(A⑽體以至於在該電極層（電極 塾）表面上的—天^氧化物薄膜被除去。 藉由此-乾餘刻處理，如第5⑷圖所示 產生在該有機絕緣薄膜4的一#面#卜/文層被 的表面層上。在此時該有機絕緣 賴4表面的韻刻量是小的並且該有機絕緣薄膜4的最大表 粗链、力為4 nm。因此，該有機絕緣薄膜4的表面粗縫係不 因此處理而引人注意地改變。 著开/成D亥電源供應層5的一金屬藉由濺錢被沉積在 該有機絕緣薄膜4包含該修改層20的-表面上。 …更月確地’如第4-(b)圖所示，一鈦(Ti)層5-1藉由濺鍍 被瓜成在該有機絕緣薄膜4包含該修改層2⑽—表面上。藉 由此一減鑛，如筮S m 禾圖所示，鈦被嵌進該修改層20的表 9 1305021 面 接著，如第4-(c)圖所+ . 形成在該鈦_膜的表二：==被 因為該銅賴5倾沉積在該鈦薄膜5]上，所以_銅:膜 5 5-2不直接與财機 X，.核 緣薄膜4的表面。#膜4接觸並因此不影響該有機絕 在$鍍法的If况下紅(f)圖所示之處理中或在 ♦巾’樹_絕緣_ ”=供應層5(該欽薄膜Η與該銅薄膜5_2)係藉由_ 10刻處理來除去。 妾者’參考第6圖，藉此該電源供應層5被濕餘刻處理 除去之處理中該有機絕緣薄膜4的表面狀態被討論。 _其中該銅薄膜5-2被沉積在該鈦薄膜51上如第6⑷圖 所不首先，摘薄膜Μ係藉由濕钱刻來除去如第6_(的圖 15所示。因為該銅薄膜5_2被沉積在該鈦薄膜51上，所以有可 能容易地除去該銅薄膜5_2。 接著，如第6'(C)圖所*，沉積在該修改層20上的鈦薄 膜5-1被濕姓刻除去。當設在該修改層2〇表面上的欽薄膜^ 容易被除去時，嵌進該修改層％表面的鈦甚至在設在該修 20改層20表面上的鈦薄膜5-1被除去後還保留。 第7圖是一形成在由該包含以上討論之處理的有關技 藝製造方法所製造之半導體裝置的半導體元件1〇上的焊接 凸塊圖。第7-(b)圖是—由第7_(a)圖中的一虛線所包圍的一 部分之擴大圖。 1305021 參考第7圖’在由該等以上討論的處理所製造的半導體 儿件10中’該鈦薄膜5-1、該銅薄膜52及該阻礙金屬7以此 順序被形成在該有機絕緣薄膜4上。該凸塊9被形成在該阻 礙金屬層7上。 5 錢該有機絕緣薄膜4表面並保留為-金屬殘餘的欽 5-1通常不被-金屬顯微鏡、—電子顯微鏡或此類者觀察 到。然而’此鈦5-1約10咖％，作為一最大值，係藉由使 用X射線光電光譜學(x p s)之分析來檢測。該有機絕緣薄膜* 的表面粗糖約為4 nm作為一最大值，其實質上是等於第i⑷ 10圖所7F形成在該無機絕緣薄膜2上的有機絕緣薄膜4之表面 粗才造。 於是’在由相關技藝方法所製造之半導體裝置中，形 成该電源供應層5的鈦5-1仍嵌進該半導體元件ίο之有機絕 緣薄膜4的表面作為該金屬殘餘。 15 然而，此一金屬殘餘妨礙了在該有機絕緣薄膜4與填充 於《亥半導體元件1〇與該印刷板U之間用來加強該半導體元 件ίο與該印刷板η間之連接的填底谬13(見第3圓）之間的勘 著。結果，該半導體元件10與該印刷板12之間的連接可靠 度在”亥半導體兀件10被裝設在該印刷板^上之後可能被降 20 低。 另—方面，如以上所討論，該有機絕緣薄膜4的表面粗 糙是幾近4 nm作為一最大值，其實質上是等於形成在該無 機絕緣薄膜2上的有機絕緣薄膜4之表面粗糙。因此，該有 機絕、·彖薄膜4的表面粗糙太小而不能獲得與該填底膠的充 11 08765號專利申請案說明書修正頁 修正曰期：97年9 月 分黏著。 日物正替換^ 於是，該半導體元件10與該印刷板11之間的連彳ii'J' 度在該半導體元件10被裝設在該印刷板11上之後可能被降 低。 如此，為了確保在該半導體元件10被裝設在該印刷板 U上之後在該半導體元件與該印刷板11之間的一可靠連 接’有必要除去仍嵌進該有機絕緣薄膜4表面的金屬殘餘並 使得該有機絕緣薄膜4之表面粗糙大以至於與該填底膠13 的充分黏著能被獲得。 若在該凸塊9附近的有機絕緣薄膜4為了上述目的被除 去’則當該半導體元件10被裝設再該印刷板11時，壓力係 集中在該凸塊9附近的有機絕緣薄膜4上。結果，可能在此 部分產生裂缝、並因此該半導體元件10與該印刷板U之間 的連接可靠度在該半導體元件1〇被裝設在該印刷板U上之 後可能被降低。 C發明内容：！ 發明概要 於是’本發明可提供解決以上所討論之一個或更多個 問題的一種新穎且有用的半導體裝置以及其製造方法。 本發明的另外及更具體目標可以是提供一種半導體裝 置藉此在一半導體元件的一有機絕緣薄膜與一填底膠之間 的充分黏著能被獲得並且於一凸塊附近的有機絕緣薄膜中 的一壓力集中係能避免以至於在該半導體元件與一裝設有 該半導體元件的印刷電路板之間的連接可靠度能被提升、 號專利申請案說明書修正頁 ^^95^8765 以及一種該半導體裝置的製造方法。 本發明的以上目標是藉由一半導體
修正日期：97年9月
^日修(史).th i 多數個設在一半導體基材之指定位置的電極層； 藉由選擇性暴路該等電極層的指疋區域而在該半導 5體基材上所形成的有機絕緣薄膜；及 用於外部連接的突出電極，該等突出電極係形成在該 等電極層的指定區域； 其中該有機絕緣薄膜位於該等突出電極周圍附近的厚 度係大於該有機絕緣薄膜位在該等突出電極之間的厚度。 ίο 本發明以上目標同樣地係藉由一種半導體裝置之製造 方法來達成， 該半導體裝置包含： 設在一半導體基材之指定位置的電極層； 一有機絕緣保護薄膜接連地覆蓋一在該等鄰近電極層 15之間的間隙以至於實質上該等電極層的中心被露出；及 用於外部連接的突出電極，該等突出電極係連接至該 等電極層； ~ 該製造方法包含步驟有： 在該突出電極被形成在該電極層之後，藉由—軟蝕刻 20 處理來蝕刻該有機絕緣保護薄膜的一表面。 根據本發明的一實施例，是有可能提供該半導體叢置 藉此在該半導體元件的有機絕緣薄膜與該填底膠之門的充 分黏者能被獲付並且於該凸塊附近的有機絕緣薄膜中的 壓力集中係能避免以至於在該半導體元件與裝設有兮半導 13 1305021
J替換頁I 體70件的印刷電路板之間的連接可靠度能被提升、以及該 半導體裝置的製造方法。 本發明的其它目標、特徵、及優點從以下詳細說明在 與該等附圖連接來閲讀時將變得更顯而易見。 圖式簡單說明 第1圖疋一圖用以說明藉由使用一種相關技藝半導體 裝置製造方法的電鍍凸塊處理； 第2圖疋-圖用以說明藉由使用該相關技藝半導體裝 置製造方法中的-印刷方法的凸塊形成處理； 10 15 20 第圖疋目顯示種將具有該凸塊之半導體元件裝 设在該印刷電路板上的方法範例； 第4圖是-圖用以說明在—有機絕緣保護薄膜上的一 電極層（電極墊)與一電源供應層； ^圖疋®用日月於第4圖所示之處理中該有機絕 緣保護薄膜的一表面狀態； 第6圖是一圖用以說明於-藉由一祕刻處理來除去 :電源供應層之處理中該有機絕緣保護薄膜的一表面狀 態， 第7圖是-形成在由該有關技藝製造方 導體裝置的半㈣树上的料圖； 牛 第8圖是-圖（部分丨）顯示—藉 例的-半導體裝置製造方法中一 施 形成處理； 的财法之焊錫凸塊的 第9圖是一圖（部分2) 顯 不 藉由在本發明該第一實施 14 1305021 月3¾多衡 例的半導體裝置製造方法中之電鍍方法的該焊錫凸塊的形 成處理； 第10圖是一形成在由本發明該第一實施例之製造方法 所製造的半導體裝置之半導體元件上的凸塊圖； 5 第11圖是一圖（部分1)顯示一藉由在本發明一第二實施 例的一半導體裝置製造方法中的一電鍍方法之焊錫凸塊的 形成處理； 第12圖是一圖（部分2)顯示一藉由在本發明該第二實施 例的半導體裝置製造方法中之電鍍方法的該焊錫凸塊的形 10 成處理； 第13圖是一被第12圖中虛線所包圍之部分的擴大圖； 第14圖是一形成在由本發明該第二實施例之製造方法 所製造的半導體裝置之半導體元件上的凸塊圖；及 第15圖是一圖顯示一由一電子掃描顯微鏡(SEM)所拍 15 攝、形成在由本發明第二實施例之製造方法所製造的半導 體裝置之半導體元件上的凸塊圖。 L實施方式3 較佳實施例之詳細說明 參考本發明實施例的第8圖到第15圖，一說明係給予在 20 下。 [第一實施例] 一焊接凸塊藉由使用本發明一第一實施例之半導體裝 置之製造方法中的一電鍍法之形成處理係參考第8圖與第9 圖來討論。 15
日修 此處，第8圖是一顯示該焊錫凸塊藉
Jg 765號專利申請案說明書修正頁 施例之半㈣裝置㈣造方法巾的—_法之形成處理圖 (部分υ，第9圖是-顯純焊接凸_ 例之半導《置的製的電鍍法之形成處理 分2)
10 15
20 在該焊接凸塊藉由使用本發明_第_實施例之半導體 裝置的製造方法中的-電鍵法之形成處理中，如第8糊 所示，-由罐1)或此類者所製成之電極層（電極塾)33被 設在一由矽(Si)製成之半導體基材31的一上表面。此外 由氮化矽（SiN)或此類者所製成的無機絕緣薄膜化= 膜)32被形成於該電極層33的周圍。 此外’-有機絕緣薄膜34，諸如一聚酿亞胺樹脂層或 此類者，係設在該減職_32上。該有觀緣薄膜Μ 被形成用於該半導體元件的表面保護並在該半導體元件被 裝設在一線路板11上時用來緩和集中在該凸塊9之底部的 壓力（見第3圖）° 一開口，依照對應在該焊接凸塊39之電極層33上的一 希望形成位置，被形成於該無機絕緣薄膜32及該有機絕緣 薄膜34以至於一墊被露出。 形成在該半導體基材31上的一主動元件，諸如一雷曰 韦*日Θ 體、及一被動元件，諸如電阻器元件或電容元件、—用於 在這些元件之間的絕緣隔離之隔離區域、〜層間絕緣層、 -元件間相互的線路層、或此類者之說明在第8圖與第9圖 中被省略° 16 1305021 接著，如第8-⑻圖所示，一電源供應料作為 :極：形成在設在該半導體基材31上的該電極層(電： 墊)33與該有機絕緣薄膜34的所有表面。 為了形成該電源供應層35在該電極層（電難)33㈣ 有機絕緣薄勝-使用氬㈤氣體之綱卿刻^ 被施加以至於在該電極層（f極細表面上的—天 物薄膜被除去。 ，、、'氣化
、如以上所討論，藉由此一乾餘刻處理，-修改層（未示） 被產生在該有機絕緣薄膜34的—表面上。 1〇在那之後，一鈦⑼層叫見第10圖）藉由賤鑛被形成 在該有機絕緣薄膜34的該表面上。藉由此—雜，欽係嵌 進該有機絕緣薄膜34之該表面上的修改層表面。 接著’ -銅(CU)薄膜35_2藉由減鍍被形成在該鈦(Ti)薄 膜35领表面上。在此時，因為該銅薄膜似被沉積在該欽 15溥膜35-i_L，所以該銅薄膜况不直接與該有機絕緣薄卿 接觸並因此不影響該有機絕緣薄膜34的該表面。 接著’-光阻劑係藉由-旋轉塗佈法而施加在該電源 供應層35上並且曝光、顯影及硬化處理被執行，以至於， 如第8_(C)圖所示，具有對應在該焊接凸塊39之電極層33上 2〇之希望形成位置的開口圖案之光阻層如被形成。 接著，一電解電鍍處理被執行，以至於，如第8_(幻圖 所不，一阻礙金屬層37被形成於該光阻層36的開口中以至 於防止該焊接層中之焊錫擴散被防止。 接著，一電解電鍍處理係藉由使用該光阻層36作為一 17 1305021 遮罩來執行，以至於，如第、固 焊接㈣被形成在該阻礙金❹2示，一錫娜^ 職形成以便延伸在該光阻層3曰6上h在此時，該焊接層 接著’如第8-(f)圖所千，# , 5液體來除去。此外，如^ 4阻層36係藉由使用釋放 - —不必要_(細所示，該電源供應層35的 个U刀係错由濕钱刻來 . 來作為-_遮罩。H其中料接層39被用 • 於，==二焊接層39係藉由回融加熱而成溶化以至 1〇 > 所不’該焊接層39係形成-實質球狀。換 雜料接凸塊(焊如_料-餘外部連接之 犬出電極被形成在解導縣材31的電極㈣上。 在此實施例中’在該焊接四塊(焊接球)39被完全形成 4如第9⑴圖所不，該有機絕緣薄膜％表面被一乾㈣ 處職刻。此外，在此實施例中，該有機絕緣薄膜34表面 15被—使用射雜咐_刻或此類者的乾㈣處職刻。 φ 纟使用般用來钱刻一有機絕緣薄膜表面的下流型 20 (d_ flow type)裝置的處理中，是難以_形成有該谭接 凸塊之有機絕緣薄膜表面。氧氣(〇2)與四氟化碳(CF4)的混 合氣體可被用於此-乾钱刻處理。在此情況下，例如，該 乾截刻處理可在氧氣(〇2)流量約為4〇〇 _與四氣化礙 (CF4)流量約為100 scc_條件下、在一約l5〇 w的射頻電漿 大氣壓下被執行有約45秒。 然而，該混合氣體之流量並不限於上述範例。例如， 當兩氣體之流量被改變時，該兩個氣體之混合比可—樣。 18 1305021 三氟曱烷(chf3) 此外’該氣體材料並不限於上述範例。例如， 氣體可被使用。 第10圖是-由該等以上討論之處輯形成的凸塊之 圖，第1(Hb)圖是—由㈣_⑻圖中的—虛線所包圍的 分之擴大圖。
參考第1G圖，該鈦薄膜35小該鋼薄膜35 2及該阻礙金 屬37以此順序被形成在該銘電極層（電極塾阳與該 緣薄膜34上。該凸塊39作為用於外部 ,,.硯按之大出電極被形 成在雜礙金屬層7上。該有麟緣薄動4連續地覆蓋該半 1〇導體元件存在在該相鄰電極層33之間的表面。…〆 ㈣轉賴，其上該電源供應層35並未提 供並且在該凸塊39之外部周圍的一點内的-區域“A”且 在-平行於該半導體基㈣社要表面之方向，即，一在 15 =塊39附近财機絕緣薄膜，被稱作—凸塊附近的有機 絕緣薄膜3M。在-區域“『中的-有機絕緣薄膜，即， 除了區域A以外的—p·只 ^ &域，被稱作—蝕刻的有機絕緣薄膜 34-2。 该凸塊附近的有機絕緣薄膜3M的厚度，，在該凸 2附近的錢絕料顺，上表面與該錢絕緣薄膜％ 2〇…亥^塊附近的有機絕緣薄膜34-!接觸的-表面之間的距 離，貫夤上係等於卷费掌分> 沾 、田復现该無機絕緣薄膜32時該有機絕緣 薄膜34的上表面，如黛一 弟8-(a)圖所示，與該無機絕緣薄膜32 和該凸塊附近的有機絕緣薄膜⑷接觸的表面之間的距 離。 19 1305021 另一方面，實質上該蝕刻的有機絕緣薄膜34-2的50到 400 nm藉由參考第9-(i)圖所討論的蝕刻處理被乾蝕刻以 至於該蝕刻的有機絕緣薄膜34_2係薄於該凸塊附近的有機 絕緣薄膜34-1。 5 如此，當該有機絕緣薄膜34-2是較薄於該凸塊附近的 ' 有機絕緣薄膜34_1係藉由第9-⑴圖所示之乾蝕刻處理而形 - 成時，該凸塊附近的有機絕緣薄膜34-1是較厚於該蝕刻的 鲁 有機絕緣薄膜34-2被設於該凸塊39的周圍。因此，即使當 該半導體元件被裝設在一線路板丨丨時（見第3圖）壓力係集中 1〇在忒凸塊附近的有機絕緣薄膜34-1，是有可能防止裂縫在 此部分產生。 此外，g §玄有機絕緣薄膜34被形成在該無機絕緣薄膜 32上時，如第8_(a)圖所示，該凸塊附近的有機絕緣薄膜料」 的表面粗糙約為4 nm作為一最大值，其實質上等於該有機 15絕緣薄膜34的表面粗糙。 • 另一方面，藉由第9_(g)圖所示之處理，該蝕刻的有機 絕緣薄膜34-2的表面粗才造是等於或大於該凸塊附近的有機 ' 絕緣薄膜34-1之表面粗糙的5倍’即’等於或大於約2〇nm。 - 因此，是有可能獲得該填底膠13(見第3圖）與該有機絕 2〇緣薄膜34間之充分黏著，以至於該半導體元件10與該印刷 板11之間的連接可靠度在該半導體元件1〇被裝設在該印刷 - 板11上之後能被保證。 \ 此外，於第8_⑻圖所示之處理，當該鈦(Ti)薄膜35在使 用藉由氬(Ar)之蝕刻處理後藉由濺鍍被形成在該有機絕緣 20 1305021 薄膜34上時，鈦(Ti)係嵌進位在該有機絕緣薄膜34表面的修 改層並且繼續存在作為該金屬殘餘。 根據使用X射線光電光譜學(XPS)之分析，10 atm%的 金屬殘餘，作為一最大值，保留於該凸塊附近的有機絕緣 5薄膜34-1並僅約o·1 atm%或更少的金屬殘餘保留於該蝕刻 的有機絕緣薄膜34-2，因為該金屬殘餘藉由第9_(幻圖所示 之處理與該有機絕緣薄膜34—起被除去。 如此’因為幾乎所有的金屬殘餘從該蝕刻的有機絕緣 薄膜34-2被除去，所以是有可Μ得該填底膠13與該有機 10絕緣薄膜34之間的充分黏著以至於該半導體元件1〇與該印 刷板11之間的連接可靠度在該半導體元件10被裝設在該印 刷板11之後能被保證。 t據本發明的第—實施例，祕刻的有機絕緣薄膜 3«，它的表φ祕是大於該凸塊㈣的有機絕緣薄膜n 的表面粗糖’係藉由第9(i)圖所示之乾侧處理來形成、
20 、、二進該有機絕緣薄膜34_2表面的金屬殘餘藉由第9⑴ 圖所示之處理被除去。 卜 虽該有機絕緣薄膜34被形成在該無機絕緣 ^膜32上如第8_(_所示時，該凸摘近的有機絕緣薄膜 -的厚度係不改變自财機絕緣_ 不會降低錢凸_附近㈣度。 底膠13二:據本發明的第一實施例，是有可能獲得該填 隹^…編心物34之間的充分黏著並且避免塵力 在該凸塊39附近的⑽附近的有機絕緣薄膜⑷，以 21 1305021 至於該半導體元件10與該印刷板11之間的連接可靠度在該 半導體元件10被裝設在該印刷板11上之後能被保證。 於本發明之第一實施例，藉由該電鍍法來形成該凸塊 的一種情況被討論。然而，本發明並不限於此。例如，第 10圖所示之凸塊係能藉由乾蝕刻該有機絕緣薄膜37表面來 形成如第9·(1)圖所示在該凸塊鋪由使用_轉變凸塊法、 膏凸塊法或網印法來形成的情況下。 此外’錫·銀(Sn-Ag)被用來作為本發明第_實施例中凸 10 15 20 塊材料的例然而，該凸塊材料並不限於此。例如 銀-銅（Sn-Ag-Cu)、锚 乂， 、(Sn-Bi)、錫-錯(Sn-Pb)或此類去可 被用來作為該凸塊材料。 U此類者可 [第二實施例] -焊接凸塊藉由使用 置之製造方法中的—私姑 第一只轭例之半導體裝 來討論。 讀法之形成處理係參考如圖到第 此處，第11圖是〜 a 實施例之半導體裳置的製造方塊==明—第二 圖（部分1)，第12圖是〜g 窀鍍法之形成處理 實施例之半導體裝置的^4烊接凸塊藉由本發明該第二 (部分2)，第1351是 彳法巾的電錢法之形成處理圖 圖。 __中虛_㈣之部分的擴大 在該悍接料_使用本發明—第― 裝置的製造方法中的_ + 只奴例之半導體 圖所示，—由輪之形成處理中，如第11-⑷ — '戶斤製成之電極層（電極塾⑷ 22 a to · /t rk 〇 •夕 州· y 1 卞一5T 万 ynnf(攻)正皆换η! 一上与 又卸。此*外， IJ.免號專利申請案5兒明書修正頁 ------- 一 ' — \ 被設在一由矽(Si)製成之半導體基材41的 -由氮化石夕(SiN)或此類者所製成的無機絕緣薄膜(純化薄 膜)42被形成於該電極層43的周圍。 此外，一有機絕緣薄膜44，諸如—聚醯亞胺樹脂層或 5此類者，係設在該無機絕緣薄膜42上。該有機絕緣薄膜44 被形成用於該半導體元件的表面保護並在該半導體元件被 裝設在-線路板4丨上_來緩和料切凸塊做底部的 壓力（見第3圖）。
-開口，依照對應在該焊接凸塊49之電極層43上的一 10希望形成位置，被形成於該無機絕緣薄膜42及該有機絕緣 薄膜44以至於一墊被露出。 形成在該半導體基材41上的-主動元件，諸如一電晶 體、及-被動元件，諸如電阻器元件或電容元件、一用於 在這些元件之間的絕緣隔離之隔離區域、_層間絕緣層、 15 -元件_互的線路層、或此類者之說明在第η圖到第η 圖中被省略。 接著，如第ii-(b)圖所示，一電源供應層45作為一電鑛 電極被形成在設在該半導體基#41i 竹1上的該電極層（電極 墊)43與該有機絕緣薄膜44的所有表面。 2〇為了形成該電源供應層45在該電極層（電極墊)43食該 有機絕緣薄膜44，-使用氯(ΑΓ)氣體之乾餘刻(職刻）處理 破施加以至於在該電極層（電極塾)43表面上n化 物薄膜被除去。 … 如以上所討論，藉由此一乾飯刻處理，-修改層（未示） 23 1305021 被產生在該有機絕緣薄膜44的一表面上。 在那之後，一鈦(Ti)層45-U見第11圖）藉由濺鍍被形成 在该有機絕緣薄膜44的該表面上。藉由此一濺鍍，鈦係嵌 進該有機絕緣薄膜44之該表面上的修改層表面。 接著，一銅(Cu)薄膜45-2(見第14圖）藉由濺鍍被形成在 忒鈦(Τι)4膜45-1的表面上。在此時，因為該銅薄膜45 2被 >儿積在該鈦薄膜45-1上，所以該銅薄膜45_2不直接與該有機 絕緣薄膜44接觸仙此不影響該有機絕緣㈣44的該表 面。 10 15 20 接著光阻劑係藉由一旋轉塗佈法而施加在該電源供 應層45上並且曝光、顯影及硬化處理被執行，以至於，如 第11⑻圖所示’具有對應在該焊接凸塊之電極層上之 希望形成位置的開口圖案之光阻祕被形成。 接著，一電解電鍍處理被執行，以至於，如第⑷ 圖斤示Ρ礙金屬層47被形成於該光阻層46的開口中以 至於防找焊接層中之焊錫擴散被防止。 接著t解電錢處理係藉由使用該光阻層奶作為一 遮罩來執行’以至於，如第叫)圖所示，一: 焊接層49獅成錢峡金屬層47上。在此時，該焊接I 49被形成以便延伸在該光阻層仆上。 曰 接者’如第1 l<(f)圖张一 液體來除去。圖該轴層縣藉由使用釋放 匕^、第12 (g)圖所示，該電源供應層45的一不必要 部分係藉由濕姓刻來降土 要 矛、古，其中該焊接層49被用來作為一 24 !3〇5021 ，· 蝕刻遮罩。 在此實施例中，在該電源供應層45藉由濕蝕刻處理被 除去之後，如第12-(h)圖所示，該乾蝕刻處理被應用以至於 該有機絕緣層44之表面被修改。 5 更明確地’該有機絕緣薄膜44表面被一使用氮(No作為 氣體之射頻(RF)電漿來乾蝕刻。依照一處理條件，例如， 3亥氮氣之流量約為5〇〇 seem並且該射頻(RF)電漿之功率約 _ 為40〇〜。 用於此處理之氣體並不限於氮(A)氣，例如，氩(Μ) 10 氣可被使用。 藉由此一電漿處理，於該有機絕緣薄膜44的一表面中 未覆蓋有該焊接層49之區域的表面連接變得牢固（緊 密）。由於此’該表面被修改以至於可能難以應用使用氧㈣ 與四氟化碳(CFO的混合氣體的乾蝕刻處理。此一修改部= 15係以第12—(h)圖中的數字參考“50”來表示。 _ 方面，無任何該乾敍财理辟被賦予至—未接 _電漿且被該有機絕緣薄賴表面上的焊接層49所遮蔽 - 的部分，以至於此部分被修改。 -2〇 衫仏_所示之錢處理中，該有機絕緣薄膜44 的表面大部分未被姓刻。即使該有機絕緣薄膜料的表面被 餘刻，該姓刻量係等於或小於數個細。此外，該有機絕緣 -_44的表面粗糖約為4⑽作為-最大值，1實質上是等 ·.於該有機絕緣薄賴在該有機絕緣薄膜44被形成在第= 圖所示的無機絕緣薄膜42上的—狀態下之表面粗链。 25 1305021 被該該有機絕_4“上的-未 _蔽的暴邊緣附㈣及被該焊 5厚度是薄的 < α §與该未被該谭接層49所遮蔽 后ΙΓ 較時，該邊緣料的表面郷改同時修改的 f該有機絕緣薄膜47之表面藉由上述的電料理雜 圖所示，該焊接層49係藉的融加熱而
形成一貫質球狀。 換言之，—球狀的焊接凸塊(焊接球)49藉由 10形成在該半導體基材41的電極層43上。 回融加熱被 藉由回融加熱形成實質球狀的圓焊接凸塊(焊接球)49 之直役疋小於藉由第u_(e)w所示之f解電鍍處理而形成 的焊接層49之趋，此，f 12_(聊所示該有機镇 44的一未被該電漿處理所修改的部分被露出。 、 接著，如第12-(i)圖所*，該有機絕緣薄膜^之表面藉 由該乾#刻處理被触刻。 和本發明的第-實施例一樣，使用氧氣(〇2)與四氣化碳 (CF4)的混合氣體之射頻(RF)電漿則被應用作為此乾侧 處理。在此情況下，當該氣體之流量實質上可相同如用於 20本發明該第一實施例的氣體流量時（即，氧氣(〇2)流量約為 400 seem且四氟化碳(CF,)流量約為1〇〇 sccm)，該射頻(r巧 電漿的功率是大於用於本發明該第一實施例的電裝功率並 且是等於約400 W。在上述條件下，例如，該乾蝕刻處理被 執行有約30秒。 26 1305021 ， 該混合氣體之流量並不限於上述範例。例如，當兩氣 體之流量被改變時，該兩個氣體之混合比可一樣。此外， 該氣體材料並不限於上述範例。例如，三氟甲烷(chf 體可被使用。 3氣 5 第13圖是―由第12圖中的虛線所包圍之部分的擴大 - 圖。 、 - 在第13_⑻圖中，—由虛線續指示的部分是該有機絕 • '緣薄膜44的一表面區域其藉由使用該氮氣⑽於第匕⑻ 圖所示之處理的電漿處理而被修改，以至於該表面連 10得牢固（緊密）。 *在第13-(a)圖中’—由虛線B所指示的部分是該有機絕 緣薄膜44的一表面區域其未被修改因為該表面被該焊接層 49所遮蔽並且並未被電聚所影響以至於該表面仍柔軟。 15絡—在祕⑻圖中’―由虛線C所指示的部分是該有機絕 專膜44的—表面區域其是在一未被該焊接層49所遮蔽之 # 暴露，域與被該烊接層49遮蔽之區域的邊緣附近。當與未 、b焊接層49遮蔽之暴露區域比較時’在該邊緣附近的此 ' ^被修改並變得㈣（緊密）由於在該«處理時之氮氣 • 2〇 W響同時該修改部分的厚度係達到薄的。 口為此’使肖氧氣(〇2)與四氟化碳(cf4)的混合氣體之 t ^(RF)電襞__刻率在由纽B、虛線C及虛線A所 ^之Μ的順序下是触到較慢。 ' ;是如第13-(b)圖所示，由虛線Β所指示的部分，即， 域予任何电聚影響以至於無修改被做成且該區域仍柔軟 27 1305021 - 的一區域，具有一大於由虛線A所指示之部分，即，附與該 電漿影響以至於該改變被做成且該區域變緊密的一區域， 的I虫刻率。因此，由虛線B所指示的部分被I虫刻到深處。 第14圖是一由以上討論之處理所形成的凸塊圖，第 5 14-(b)圖是一由第14-(a)圖中的虛線所包圍之部分的擴大 圖。 參考第14圖，該鈦薄膜45-1、該銅薄膜45-2及該阻礙金 屬層47以此順序被堆疊在該鋁電極層（電極墊)43與該有機 B 絕緣薄膜44上。該凸塊49作為用於外部連接之突出電極被 10 形成在該阻礙金屬層47上，該有機絕緣薄膜44連續地覆蓋 該半導體元件存在在該等相鄰電極層43間的表面。 在以下的說明中，一有機絕緣薄膜，其上該電於供應 層45未被設置且在一平行於該半導體基材41之主要表面的 方向的外部周圍的一點内的一區域“X”中，被稱作一凸塊 15 附近的有機絕緣薄膜44-1。 _ 一形成於一被第12-(j)圖所示之乾蝕刻蝕刻到深處之 區域Y的有機絕緣薄膜，如第13-(b)圖所示，（在申請專利範 圍中的“一第一區域”）被稱作一第一蝕刻的有機絕緣薄 膜44-2 。 ' 20 一形成於該區域Y(在申請專利範圍中的“一第二區 域”）外部的一區域Z之有機絕緣薄膜被稱作一第二蝕刻的 有機絕緣薄膜。 " 該凸塊附近的有機絕緣薄膜44-1的厚度，即，該凸塊 " 附近的有機絕緣薄膜44-1的表面與該無機絕緣薄膜42與該 28 1305021 5
10 15 凸塊附近的有機絕緣薄膜44]接觸的 —所 a 饮，的一表面之間的距離， 實貝上疋等於在覆盖該無機絕緣薄膜心時該有機絕緣薄膜 44的表面如第⑴刚所示與該無機絕緣薄膜42與該凸塊 附近时機絕緣薄膜体1接觸之表面之間的距離。、 。亥第餘刻的有機絕緣薄膜44-2約600 nm被參考第12-_所討論㈣刻處理乾㈣並且該第二钮 刻的有機絕緣薄膜体3約5〇到·咖被參考扣侧所討 論的独刻處理乾侧，以至於該第一刻的有機絕緣薄膜 体2係較薄於該第二_的有機絕緣薄膜44·3。 ^ 田。亥邛刀是薄於該凸塊附近的有機絕緣薄膜 44-1係藉由第12•⑴圖所示的乾關處理而形成時，該凸塊 附近的有機絕㈣膜体1是厚賊料被設於該凸塊39的 周圍。因此’即使當該半導體元件被裝設在-線路板U時 (見第3圖）壓力被财在該凸_近的有機絕緣薄膜441， 是有可能防止在此部分產生裂縫。
此外，該第二侧的有機絕緣薄膜44-3依照第12_⑴圖 所示之乾時刻處理的表面粗輪約為湖nm作為_最大值， 其疋等於或約為該凸塊附近的有麟緣薄膜⑷之表面粗 糙的5倍。 20 ®此，是有可能獲得在該填底膠U與該有機絕緣薄膜 44之間的充分黏著’以至於該半導體元件與該印刷板^之 間的連接可靠度在料導仏件雜裝設在卿刷板^ 之後能被保證。 在第ll-(b)圖所示的一處理中，該鈦(Ή)薄膜451(見第 29 1305021 ， 14圖）藉由濺鍍被形成在該有機絕緣保護薄膜44之表面上 以至於該鈦(Ti)係嵌進且繼續存在於該表面作為一 ^屬殘 餘。當該金屬殘餘襲_%，作為—最大值，仍於該凸塊 附近的有機絕緣薄膜⑷時，該第_钱刻的有機絕緣薄膜 5 44-2中幾乎全部的金屬殘餘係藉由第12•⑴圖所示之處理來 • 除去並且因此該金屬殘餘·1 atm%或更少減進該第一 - 蝕刻的有機絕緣薄膜44-2。 φ 如此，在該第一蝕刻的有機絕緣薄膜44-2中，幾乎全 部的金屬殘餘被除去。因此，是有可能獲得在該填底㈣ 1〇與該有機絕緣薄膜之間的充分黏著，以至於該半導體元件 1〇與該印刷板11之_連接可靠度在料導體元件被裝設 在該印刷板11之後能被保證。 本4明的-發明人藉由使用一電子掃描顯微卵EM) 拍攝了本發明第一實施例之凸塊結構的一圖像，該圖像被 15 顯示於第15圖。 • 第15_⑻圖是—圖像其中該凸塊係自本發明該第二實 施例的凸塊結構除去，第15_(b)圖是第15⑻圖的一橫戴面 、’、4 I考第15·⑻圖，發現到該凸塊附近的有機絕緣薄膜 44小邊第一餘刻的有機絕緣薄膜44-2及該第二餘刻的有機 2〇絕緣薄膜体3，以此順序，被形成在提供有該焊接凸塊49 的一部分的周圍。 - 本發明的發明人亦發現該凸塊附近的有機絕緣薄膜 , 44_1的表面粗縫是等於或大於1.5 nm並等於或小於3.7 nm 刻的有機絕緣薄膜44 2的表面粗链是等於或 30 1305021 ， 大於9·8肺且等於或小於16.2 nm，並且該第二#刻的有機 絕緣薄膜44-3的表面粗輪是等於或大於315細且等於或小 於48·3 nm於是’發現到該第二姓刻的有機絕緣薄膜体3 的表面粗糙係充分大於該凸塊附近的有機絕緣薄膜44ι的 5 表面粗棱。 此外，麥考第15-(b)圖，本發明之發明人發現到當無任 - 何因該_之影響被賦予至該凸塊附近的有機絕緣薄膜 φ 44 1的表面日守、亥第—姓刻的有機絕緣薄膜44-2約500到600 細被#刻並且該第二钕刻的有機絕緣薄膜44-3約50到· 1〇师被蘭。於是，發現到該第—關的有機絕緣薄勝2 係較薄於該第二餘刻的有機絕緣薄膜4 4 _ 3、並且該第二触 刻的有機絕緣薄膜44_3係較薄於該凸塊附近的有機絕緣薄 膜44-1 。 4據本發月之第_實施例，該等姓刻的有機絕緣薄膜 15体2與44-3’其每—個的表面粗縫是大於該凸塊附近的有機 • 轉薄膜体1的表面減，藉由第12-⑴圖所示的乾侧處 理被瓜成、並且嵌進該等餘刻的有機絕緣薄膜Μ盥体3 — 表面的金屬殘餘藉由第iHb)圖所示之處理被除去/、 • 此外’該有機絕緣薄膜44的表面係藉由應用第12_⑻ π圖所不之乾敍刻處理來修改、並且然後第12⑴圖所示的乾 钱刻處理被應用。因此，該有機絕緣薄膜44的-部分祕 . 關深處以至於該第-_的有機絕緣薄臈44 2被產生。 .· r Ρ转，當該有機絕緣薄賴被形成在該無機絕緣 薄膜42上時如如·刚所示，該凸塊附近的有機絕緣薄膜 31 1305021 44-1的厚度並不改變自該有機絕緣薄膜44之厚度。因此， 該凸塊49附近的強度不被降低。 因此，該有機絕緣薄膜44與該填底膠13之間的充分黏 著能被獲得並且於該凸塊49附近的有機絕緣薄膜44_丨的壓 5力能被避免，以至於該半導體元件與一裝設有該半導體元 件的印刷電路板之間的連接可靠度能被增進。 根據在溫度為121°C且溼度為85%之條件下的一壓力 锅測試(Pressure Cooker Test; PCT)，同時該有機絕緣薄膜， 在168個小時過去後，係自具有—第7圖所示之相關技藝结 1〇構的半導體裝置中的填底膠除去，該有機絕緣薄膜與^ 底膠之間的黏著被保持甚至於本發明之半導體裝置在 個小時過去後。 15 20 此外，發現到’根據該壓力銷測試(pCT)在該乾餘刻處 理被應用後以至於該有機絕緣薄膜表面中的金屬殘餘是等 於或小於約(U 該有機絕緣薄_該填底膠之間的 黏著甚至在264個小時過去後被維持。 此外，在這些被結合的一情況下， I7在该有機絕緣 薄膜的表面粗糙被作成相同如以上所討論的每—實施例 一情況下並且該乾#刻處理被應用、 〜用u至於該有機絕緣薄膜 表面中的金屬殘餘是等於或小於約 壓力鍋測試被實施’發現到該有機絕緣 、' ;'後'亥 的黏著甚至在504個小時過去後被維持 因此，根據本發明，當與相關技藝比較時約3倍或更大 溥膜該填底膠之間 的可靠度被獲得。因此’是有可能提 供一種在該半導體 兀 32 1305021 ’ #被裝δ又在s亥印刷板上後具有一良好黏著的半導體裝置。 於疋’根據本發明的該等實施例，無須改變該凸塊附 近的有機、、邑緣薄膜厚度，藉由該乾蚀刻處理，未於該凸塊 w近之有機、,¾緣薄膜以外的有機絕緣薄膜的表面粗縫係達 5到大於該凸塊附近之有機絕緣薄膜的表面粗链並且欲進該 表面的金屬殘餘能被除去。 同樣地’根據本發明的該等實施例，該半導體元件之 機絕緣相與該填底膠之間的充分黏著能被獲得並且於 «玄凸塊附近的有機絕緣薄膜之壓力集中係能避免並且因此 10該強度被維持，以至於該半導體元件與一裝設有該半導體 7L件之印刷Ί；路板之間的連接可靠度能被增進。 本發明並不限於這些實施例，而變化與修是在不脫離 本發明之範圍下可被達成。 【圖式簡單'明】 15 帛1圖疋—圖用以說明藉由使用-種相關技藝半導體 | 裝置製造方法的電鍍凸塊處理； 第2圖疋-圖用以說明藉由使用該相 -置製造料㈣-印财㈣凸塊形歧理； 裝 .帛3圖是-圖顯示—種將具有該凸塊之半導體元件裝 20设在該印刷電路板上的方法範例； 第4圖是-圖用以說明在一有機絕緣保護薄膜上的一 電極層（電極墊)與一電源供應層； . 第5圖是以說明於第所示之處理中該有機絕 緣保護薄膜的一表面狀態； 33 1305021 第6圖是一圖用以說明於一藉由一濕蝕刻處理來除去 該電源供應層之處理中該有機絕緣保護薄膜的一表面狀 態； 第7圖是一形成在由該有關技藝製造方法所製造之半 5 導體裝置的半導體元件上的凸塊圖； 第8圖是一圖（部分1)顯示一藉由在本發明一第一實施 例的一半導體裝置製造方法中的一電鍍方法之焊錫凸塊的 形成處理； 第9圖是一圖（部分2)顯示一藉由在本發明該第一實施 10 例的半導體裝置製造方法中之電鍍方法的該焊錫凸塊的形 成處理； 第10圖是一形成在由本發明該第一實施例之製造方法 所製造的半導體裝置之半導體元件上的凸塊圖； 第11圖是一圖（部分1)顯示一藉由在本發明一第二實施 15 例的一半導體裝置製造方法中的一電鍍方法之焊錫凸塊的 形成處理； 第12圖是一圖（部分2)顯示一藉由在本發明該第二實施 例的半導體裝置製造方法中之電鍍方法的該焊錫凸塊的形 成處理； 20 第13圖是一被第12圖中虛線所包圍之部分的擴大圖； 第14圖是一形成在由本發明該第二實施例之製造方法 所製造的半導體裝置之半導體元件上的凸塊圖；及 第15圖是一圖顯示一由一電子掃描顯微鏡(SEM)所拍 攝、形成在由本發明第二實施例之製造方法所製造的半導 34 1305021 . 體裝置之半導體元件上的凸塊圖。 【主要元件符號說明】
1…半導體基材 2.. .無機絕緣(純化)薄膜 3.. .電極層 4.. .有機絕緣薄膜 5.. .電源供應層 5-1…鈦薄膜） 5-2…銅薄膜 6…光阻層 7.. .阻礙金屬薄膜 9.. .焊接層(凸塊） 10.. .半導體元件 11…線路板 12.. .球凸塊 13.. .填底膠 14…被動元件 15…熱輻射板 20.. .修改層 31.. .半導體基材 32…無機絕緣(鈍化)薄膜 33.. .電極層 34.. .有機絕緣薄膜 34-1...凸塊附近的有機絕緣薄膜 34- 2...姓刻的有機絕緣薄膜 35.. .電源供應層 35- 1…鈦薄膜） 35-2…銅薄膜 36···光阻層 37.. .阻礙金屬薄膜 39.. .焊接層(凸塊） 41…半導體基材 42.. .無機絕緣(純化)薄膜 43._·電極層 44.. .有機絕緣薄膜 44-1...凸塊附近的有機絕緣薄膜 44-2...第一蝕刻的有機絕緣薄膜 44-3...第二钱刻的有機絕緣薄膜 45.. .電源供應層 454…鈦層(薄膜） 35 1305021 45-2…銅薄膜 46…光阻層 47...阻礙金屬薄膜 49.··焊接層(凸塊)

Claims (1)

  1. —一---- 月为修⑻正替換頁 ~~~-—- 多數個設在-半導體基材之指定位置的電極層； 一藉由選擇性暴露該等電極層的指定區域而在該半 導體基材上所形成的有機絕緣薄膜；及 用於外部連接的突出電極，該等突出電極係形成在該 等電極層的指定區域； 其中該有機絕緣薄触於鱗突出電_圍附近的 10 厚度係大於該有機絕緣薄膜位在該等突出電極之間的厚 度； 該等突出電極係經由一金屬層連接至該電極層；及 位在該等突出電極間之有機絕緣薄膜中所包含的形 成金屬層之金屬量係小於位於鮮突出電__近之 有機絕緣薄膜中所包含的形成金屬層之金屬量。 15 2·如申請專利範圍第1項所述之半導體裝置，其中： 該位在該等突出電極之間的有機絕緣薄膜係藉由一 第一區域與一位在該第—區域外部的第二區域來形成； 及 ， S亥第一區域的厚度係少於該第二區域的厚度。 20 3.如申請專利範圍第1項所述之半導體裝置，其中該位在 該等突出電極之間的有機絕緣薄膜之厚度係少於位在該 等突出電極周圍附近的有機絕緣薄膜之厚度達約50到 1000 nm。 4.如申請專利範圍第1項所述之半導體裝置，其中位在該 37 13 Ο5021 ⑼日修漫则.換頁 -' 等突出電極之間的有機絕緣薄膜的表面粗糙係等於或大 於幾近位在該等突出電極周圍附近的有機絕緣薄膜的表 面粗链的5倍。 * 5.如申請專利範圍第1項所述之半導體裝置，其中位在該 5 等突出電極之間的有機絕緣薄膜的表面粗糙係等於或大 於約20 nm。 6. 如申請專利範圍第1項所述之半導體裝置，其中形成位 10 在該等突出電極間之有機絕緣薄膜中所包含的金屬層之 金屬量係等於或小於0.1 atm%。 7. —種半導體裝置的製造方法， 該半導體裝置包含： 設在一半導體基材之指定位置的電極層； 15 一有機絕緣保護薄膜，係接連地覆蓋一在該等鄰近電 φ 極層之間的間隙以致於實質上該等電極層的中心被露 出；及 用於外部連接的突出電極，該等突出電極係連接至該 等電極層； 20 該製造方法包含步驟有： - 在該突出電極被形成在該電極層之後，藉由一乾蝕刻 乂 處理來蝕刻該有機絕緣保護薄膜的一表面。 _ 8.如申請專利範圍第7項所述之半導體裝置製造方法，其 中該乾蝕刻處理是一射頻（RF)乾蝕刻。 38 1305021 p---------———_____ r 月：？％修(更)正替換頁 9.如申請專利範圍第7項所述之半導體裝置製造方法，其 中用於該乾蝕刻處理之氣體是氧氣、四氟化碳(CF4)或三 氣甲規(CHF3)的混合氣體。 5 1G·如申請專利範圍第7項所述之半導體裝置製造方法，其 中。亥有機絕緣保護薄膜的一表面在該突出電極被形成在 該電極層之前被修改(modified)。 U·如申請專利範圍第1〇項所述之半導體裝置製造方法，其 ♦ +該有機絕緣保護薄膜的該表面係藉由-表面修改乾蝕 1〇 刻處理（surface modification dry etching process)來修改。 如申凊專利範圍第u項所述之半導體裝置製造方法，其 中該表面修改乾蝕刻處理是—射頻(RF)乾蝕刻。 •如申清專利範圍第u項所述之半導體裝置製造方法，其 中氮氣或氬氣被用於該表面修改乾蚀刻處理。 、 Μ 14.如申請專利範圍第U項所述之半導體裝置製造方法，其 中· 鲁 該突㈣極之㈣所形成之層係在該表面修改 乾蝕刻處理被實施之前設在該電極層上；及 該表面修改倾刻處频施加至财制緣保護薄 膜之該表面的-部分，該部分係未覆蓋有由該突出電極 20之材料所形成之層以便被露出，以致於該部分被修改。 39 1305021 七、指定代表囷·· 圖。 (一） 本案指定代表圖為：第（10 ) (二) 本代表圖之元件符號簡單說明： 31.. .半導體基材 32.. .無機絕緣(鈍化)薄膜 33.. .電極層 34.. .有機絕緣薄膜 34-1...凸塊附近的有機絕緣薄膜 34- 2...蝕刻的有機絕緣薄膜 35.. .電源供應層 35- 1···鈦層（薄膜） 35-2...銅薄膜 36.. .光阻層 37.. .阻礙金屬薄膜 39.··焊接層（凸塊） 49.. .焊接層(凸塊） 八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：
TW095108765A 2005-12-20 2006-03-15 Semiconductor device and manufacturing method of the same TWI305021B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005367210A JP5118300B2 (ja) 2005-12-20 2005-12-20 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW200725765A TW200725765A (en) 2007-07-01
TWI305021B true TWI305021B (en) 2009-01-01

Family

ID=38172508

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095108765A TWI305021B (en) 2005-12-20 2006-03-15 Semiconductor device and manufacturing method of the same

Country Status (5)

Country Link
US (2) US7417326B2 (zh)
JP (1) JP5118300B2 (zh)
KR (1) KR100786163B1 (zh)
CN (1) CN1988143B (zh)
TW (1) TWI305021B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772920B1 (ko) * 2006-02-20 2007-11-02 주식회사 네패스 솔더 범프가 형성된 반도체 칩 및 제조 방법
JP2008078382A (ja) * 2006-09-21 2008-04-03 Toshiba Corp 半導体装置とその製造方法
US8446008B2 (en) * 2006-12-25 2013-05-21 Rohm Co., Ltd. Semiconductor device bonding with stress relief connection pads
US8436467B2 (en) * 2007-06-15 2013-05-07 Rohm Co., Ltd. Semiconductor device
US8132321B2 (en) * 2008-08-13 2012-03-13 Unimicron Technology Corp. Method for making embedded circuit structure
US8736050B2 (en) * 2009-09-03 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Front side copper post joint structure for temporary bond in TSV application
US7897433B2 (en) * 2009-02-18 2011-03-01 Advanced Micro Devices, Inc. Semiconductor chip with reinforcement layer and method of making the same
JP5296590B2 (ja) * 2009-03-30 2013-09-25 新光電気工業株式会社 半導体パッケージの製造方法
US8759949B2 (en) 2009-04-30 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer backside structures having copper pillars
US8058108B2 (en) 2010-03-10 2011-11-15 Ati Technologies Ulc Methods of forming semiconductor chip underfill anchors
WO2013101243A1 (en) 2011-12-31 2013-07-04 Intel Corporation High density package interconnects
US9257276B2 (en) * 2011-12-31 2016-02-09 Intel Corporation Organic thin film passivation of metal interconnections
WO2013121866A1 (ja) 2012-02-14 2013-08-22 株式会社村田製作所 電子部品素子およびそれを備えた複合モジュール
KR101952119B1 (ko) * 2012-05-24 2019-02-28 삼성전자 주식회사 메탈 실리사이드를 포함하는 반도체 장치 및 이의 제조 방법
US9607862B2 (en) * 2012-09-11 2017-03-28 Globalfoundries Inc. Extrusion-resistant solder interconnect structures and methods of forming
TWI493637B (zh) * 2012-11-19 2015-07-21 力成科技股份有限公司 增進底膠附著力之凸塊製程
US8846548B2 (en) * 2013-01-09 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure and methods for forming the same
JP6373716B2 (ja) 2014-04-21 2018-08-15 新光電気工業株式会社 配線基板及びその製造方法
CN105097564B (zh) * 2014-05-12 2018-03-30 中芯国际集成电路制造(上海)有限公司 芯片封装结构的处理方法
CN104091793B (zh) * 2014-07-18 2016-09-21 华进半导体封装先导技术研发中心有限公司 提高可靠性的微凸点结构及制作方法
JP6543559B2 (ja) * 2015-11-18 2019-07-10 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
WO2017101037A1 (en) * 2015-12-16 2017-06-22 Intel Corporation Pre‐molded active ic of passive components to miniaturize system in package
TWI683407B (zh) * 2017-05-23 2020-01-21 矽品精密工業股份有限公司 基板結構及其製法
US20210175138A1 (en) * 2019-12-05 2021-06-10 Cree, Inc. Semiconductors Having Die Pads with Environmental Protection and Process of Making Semiconductors Having Die Pads with Environmental Protection

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0654774B2 (ja) * 1987-11-30 1994-07-20 株式会社東芝 半導体装置及びその製造方法
JPH0982760A (ja) * 1995-07-07 1997-03-28 Toshiba Corp 半導体装置、半導体素子およびその半田接続部検査方法
JPH09191012A (ja) 1996-01-10 1997-07-22 Toshiba Microelectron Corp はんだバンプの形成方法
JP4513973B2 (ja) * 1996-12-04 2010-07-28 セイコーエプソン株式会社 半導体装置の製造方法
JPH11274374A (ja) * 1998-03-20 1999-10-08 Citizen Watch Co Ltd 半導体パッケージ及びその製造方法
US6586323B1 (en) * 2000-09-18 2003-07-01 Taiwan Semiconductor Manufacturing Company Method for dual-layer polyimide processing on bumping technology
US6426281B1 (en) * 2001-01-16 2002-07-30 Taiwan Semiconductor Manufacturing Company Method to form bump in bumping technology
US6433427B1 (en) * 2001-01-16 2002-08-13 Industrial Technology Research Institute Wafer level package incorporating dual stress buffer layers for I/O redistribution and method for fabrication
US6426556B1 (en) * 2001-01-16 2002-07-30 Megic Corporation Reliable metal bumps on top of I/O pads with test probe marks
US6605524B1 (en) * 2001-09-10 2003-08-12 Taiwan Semiconductor Manufacturing Company Bumping process to increase bump height and to create a more robust bump structure
US6869831B2 (en) * 2001-09-14 2005-03-22 Texas Instruments Incorporated Adhesion by plasma conditioning of semiconductor chip surfaces
US6734532B2 (en) * 2001-12-06 2004-05-11 Texas Instruments Incorporated Back side coating of semiconductor wafers
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
JP2004063729A (ja) * 2002-07-29 2004-02-26 Fujitsu Ltd 電極構造及びその形成方法
JP4119740B2 (ja) 2002-12-18 2008-07-16 富士通株式会社 半導体装置の製造方法
US7008867B2 (en) * 2003-02-21 2006-03-07 Aptos Corporation Method for forming copper bump antioxidation surface
JP2004319892A (ja) * 2003-04-18 2004-11-11 Renesas Technology Corp 半導体装置の製造方法
JP2005322735A (ja) 2004-05-07 2005-11-17 Renesas Technology Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20070065765A (ko) 2007-06-25
CN1988143B (zh) 2011-07-27
US7417326B2 (en) 2008-08-26
US20080293234A1 (en) 2008-11-27
TW200725765A (en) 2007-07-01
CN1988143A (zh) 2007-06-27
KR100786163B1 (ko) 2007-12-21
US8420522B2 (en) 2013-04-16
JP2007173415A (ja) 2007-07-05
JP5118300B2 (ja) 2013-01-16
US20070138635A1 (en) 2007-06-21

Similar Documents

Publication Publication Date Title
TWI305021B (en) Semiconductor device and manufacturing method of the same
TWI296139B (zh)
TWI272683B (en) Semiconductor device and manufacturing method thereof
TW445554B (en) Flip chip bump bonding
TWI261343B (en) Semiconductor device and method of manufacturing the same
TWI322468B (en) Semiconductor device and manufacturing method thereof
JP4708399B2 (ja) 電子装置の製造方法及び電子装置
TW201117346A (en) Semiconductor device including through-electrode and method of manufacturing the same
JP2004273563A (ja) 基板の製造方法及び基板
TW200919677A (en) Substrate structure and semiconductor package using the same
JP2008021849A (ja) 半導体装置
TW200408094A (en) Semiconductor device with under bump metallurgy and method for fabricating the same
JP4121542B1 (ja) 電子装置の製造方法
TW200908152A (en) Semiconductor device and manufacturing method thereof
TW200917380A (en) Semiconductor device and method of manufacturing the same
TW201140719A (en) Semiconductor device having bucket-shaped under-bump metallization and method of forming same
JP2002231854A (ja) 半導体装置およびその製造方法
JP2008235555A (ja) 電子装置の製造方法及び基板及び半導体装置
TWI337386B (en) Semiconductor device and method for forming packaging conductive structure of the semiconductor device
JP2007123578A (ja) 半導体装置及びその製造方法
JP4440494B2 (ja) 半導体装置の製造方法
JP5118614B2 (ja) 半導体装置の製造方法
JP2008147367A (ja) 半導体装置及びその製造方法
JP4938346B2 (ja) 半導体装置およびその製造方法
JP2010278193A (ja) 電子部品、それを用いた電子部品装置およびそれらの製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees