JP2946644B2 - 金属突起電極の形成方法 - Google Patents
金属突起電極の形成方法Info
- Publication number
- JP2946644B2 JP2946644B2 JP14502690A JP14502690A JP2946644B2 JP 2946644 B2 JP2946644 B2 JP 2946644B2 JP 14502690 A JP14502690 A JP 14502690A JP 14502690 A JP14502690 A JP 14502690A JP 2946644 B2 JP2946644 B2 JP 2946644B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- solder
- plating
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、金属突起電極の形成方法に関し、特にフリ
ップチップIC等の金属突起電極の形成方法に関する。
ップチップIC等の金属突起電極の形成方法に関する。
［従来技術］ 従来、例えばフリップチップICの金属突起電極は、第
５図の工程Ａに示す様に、レジスト塗布，露光・現像,C
uバンプメッキ，レジスト剥離,Cr/Cuエッチング，はん
だ形成等の工程を経て、シリコンチップP1上に形成され
たCuバンプP2の上に、はんだ印刷によってはんだバンプ
P3を設けることによって形成されていた。
５図の工程Ａに示す様に、レジスト塗布，露光・現像,C
uバンプメッキ，レジスト剥離,Cr/Cuエッチング，はん
だ形成等の工程を経て、シリコンチップP1上に形成され
たCuバンプP2の上に、はんだ印刷によってはんだバンプ
P3を設けることによって形成されていた。
ところが、この方法では、金属突起電極の微細化に伴
ってはんだ印刷が困難になるため、第５図の工程Ｂに示
す様な、はんだメッキ方法による金属突起電極の形成方
法が考えられた。この金属突起電極形成の手順は下記の
要領で行われる。
ってはんだ印刷が困難になるため、第５図の工程Ｂに示
す様な、はんだメッキ方法による金属突起電極の形成方
法が考えられた。この金属突起電極形成の手順は下記の
要領で行われる。
シリコンウェハ内にトランジスタ，ダイオード，抵抗
等の素子を形成する。
等の素子を形成する。
素子が形成されたシリコンチップP4上に、熱酸化膜P5
を形成し、更にその上にAl配線P6を施して各々の素子を
結線する。
を形成し、更にその上にAl配線P6を施して各々の素子を
結線する。
素子を保護するために、素子上にパッシベーション膜
P7を形成する。
P7を形成する。
金属突起電極を形成する位置に、Cr膜及びCu膜P8の蒸
着を行う。
着を行う。
フィルム状のレジストP9でラミネートする。或は液状
のレジストP9を塗布する。（レジスト形成工程） 露光及び現像を行って、スルーホールP10を形成する
（露光・現像工程）。
のレジストP9を塗布する。（レジスト形成工程） 露光及び現像を行って、スルーホールP10を形成する
（露光・現像工程）。
Cuメッキを施して、CuバンプP11を形成する（Cuバン
プメッキ工程）。
プメッキ工程）。
レジストP9を剥離せずに、そのままはんだメッキを施
してはんだメッキ層P12を形成する（はんだメッキ工
程）。
してはんだメッキ層P12を形成する（はんだメッキ工
程）。
レジストP9を、剥離する（レジスト剥離工程）。
Cr/Cuエッチングを行い、はんだメッキ層P12をリフロ
ーさせて金属突起電極を形成する（はんだ形成工程）。
ーさせて金属突起電極を形成する（はんだ形成工程）。
［発明が解決しようとする課題］ しかしながら、この後者の技術でも、金属突起電極を
より微細化する場合（例えばバンプ径が100μｍ程度）
には、好適に微細な金属突起電極を形成できないという
問題があった。
より微細化する場合（例えばバンプ径が100μｍ程度）
には、好適に微細な金属突起電極を形成できないという
問題があった。
つまり、金属突起電極を微細化した場合にも、第６図
に示す様に、電気的接合の信頼性の点から、また基板と
チップの間に補強用の樹脂を充填する必要があるため、
所定のはんだ量（はんだ高さ）が必要とされている。従
って、第７図（Ａ）に示す様に、従来のCuバンプP11上
にはんだメッキ層P12を形成する方法では、フィルム状
のレジストP9表面にオーバーハングするはんだ量が多く
なって、レジストP9が剥離しにくくなるという問題が生
じていた。
に示す様に、電気的接合の信頼性の点から、また基板と
チップの間に補強用の樹脂を充填する必要があるため、
所定のはんだ量（はんだ高さ）が必要とされている。従
って、第７図（Ａ）に示す様に、従来のCuバンプP11上
にはんだメッキ層P12を形成する方法では、フィルム状
のレジストP9表面にオーバーハングするはんだ量が多く
なって、レジストP9が剥離しにくくなるという問題が生
じていた。
また、オーバーハングするはんだ量があまり多くなる
と、はんだメッキ層P12にレジストP9が残留するいわゆ
るレジスト残りが生じるという問題があった。
と、はんだメッキ層P12にレジストP9が残留するいわゆ
るレジスト残りが生じるという問題があった。
尚、この様な問題は、第７図（Ｂ）に示す様に、液状
のレジストP9の場合にも生じ、同様に微細な金属突起電
極を形成する上での障害となっていた。
のレジストP9の場合にも生じ、同様に微細な金属突起電
極を形成する上での障害となっていた。
本発明は、前記課題を解決して、好適に微細な電極を
形成できる金属突起電極の形成方法を提供することを目
的とする。
形成できる金属突起電極の形成方法を提供することを目
的とする。
［課題を解決するための手段］ かかる課題を解決するための本発明は、 素子が形成されたチップの表面に保護膜及びメッキ下
地金属膜を形成した後に、該メッキ下地金属膜上に金属
突起電極を形成する方法において、 前記保護膜及びメッキ下地金属層を覆ってメッキ金属
層を形成し、次いで該メッキ金属層を覆ってレジスト層
を形成し、更に前記メッキ下地金属膜の上方の前記レジ
スト層を除去してスルーホールを形成し、次に該スルー
ホールにはんだ層を形成し、その後前記レジスト層を剥
離し、次いで前記保護膜の上方のメッキ金属層を除去す
ることを特徴とする金属突起電極の形成方法を要旨とす
る。
地金属膜を形成した後に、該メッキ下地金属膜上に金属
突起電極を形成する方法において、 前記保護膜及びメッキ下地金属層を覆ってメッキ金属
層を形成し、次いで該メッキ金属層を覆ってレジスト層
を形成し、更に前記メッキ下地金属膜の上方の前記レジ
スト層を除去してスルーホールを形成し、次に該スルー
ホールにはんだ層を形成し、その後前記レジスト層を剥
離し、次いで前記保護膜の上方のメッキ金属層を除去す
ることを特徴とする金属突起電極の形成方法を要旨とす
る。
［作用］ 本発明では、まず、素子が形成されたチップの表面に
保護膜及びメッキ下地金属膜を形成し、この保護膜及び
メッキ下地金属層を覆ってメッキ金属層を形成すること
により、金属突起電極の軸となる部分が形成される。次
に、メッキ金属層を覆ってレジスト層を形成し、このレ
ジスト層のうちメッキ下地金属膜の上方部分を除去する
ことによって、メッキ金属層に達するスルーホールが形
成される そして、このスルーホールに充填する様にはんだ層を
形成することによって、金属突起電極となるメッキ金属
層の上部にはんだ層が形成されることになる。その後レ
ジスト層の残りの部分を剥離し、次いで保護膜の上方の
メッキ金属層を除去することによって、メッキ下地金属
膜上のメッキ金属層及びその上部のはんだ層が残され
る。
保護膜及びメッキ下地金属膜を形成し、この保護膜及び
メッキ下地金属層を覆ってメッキ金属層を形成すること
により、金属突起電極の軸となる部分が形成される。次
に、メッキ金属層を覆ってレジスト層を形成し、このレ
ジスト層のうちメッキ下地金属膜の上方部分を除去する
ことによって、メッキ金属層に達するスルーホールが形
成される そして、このスルーホールに充填する様にはんだ層を
形成することによって、金属突起電極となるメッキ金属
層の上部にはんだ層が形成されることになる。その後レ
ジスト層の残りの部分を剥離し、次いで保護膜の上方の
メッキ金属層を除去することによって、メッキ下地金属
膜上のメッキ金属層及びその上部のはんだ層が残され
る。
この様にして、はんだ層を上部に備えたメッキ金属層
が形成され、後の加工によってはんだ層がリフローされ
て金属突起電極が完成される。
が形成され、後の加工によってはんだ層がリフローされ
て金属突起電極が完成される。
［実施例］ 以下、本発明の実施例を図面に基づいて説明する。第
１図は本実施例の微細な金属突起電極１の形成方法を工
程順に示し、第２図は形成された金属突起電極（はんだ
リフロー前の金属突起電極）１の断面を示している。
尚、第１図においては、本実施例の特徴部分である工程
Ｖ〜工程XIIのみを図示する。
１図は本実施例の微細な金属突起電極１の形成方法を工
程順に示し、第２図は形成された金属突起電極（はんだ
リフロー前の金属突起電極）１の断面を示している。
尚、第１図においては、本実施例の特徴部分である工程
Ｖ〜工程XIIのみを図示する。
（拡散工程）…Ｉ まず、拡散工程にて、シリコンウェハ内に、トランジ
スタ，ダイオード，抵抗等の素子を形成することによ
り、第２図のシリコンチップ２を製造する。
スタ，ダイオード，抵抗等の素子を形成することによ
り、第２図のシリコンチップ２を製造する。
（Al結線工程）…II 次に、そのシリコンチップ２上に、熱酸化膜（SiO2）
３を形成し、更に熱酸化膜３の表面に、蒸着によってAl
配線４を形成して、各素子の結線を行う。
３を形成し、更に熱酸化膜３の表面に、蒸着によってAl
配線４を形成して、各素子の結線を行う。
（保護膜形成工程）…III その後、シリコンチップ２上の素子を保護する目的
で、金属突起電極１を形成する部分を除いて、素子の上
部全体をガラス質のパッシベーション膜５で覆う。
で、金属突起電極１を形成する部分を除いて、素子の上
部全体をガラス質のパッシベーション膜５で覆う。
（メッキ下地工程）…IV 更に、金属突起電極１を形成する部分に露出するAl配
線４上に、メッキ下地金属であるCr膜６を蒸着によって
形成し、更にこのCr膜６上にCu膜７も蒸着によって形成
する。尚、前記Cr膜６に代えて、はんだ中のSnの拡散を
防止できる例えばTi膜やMo膜等を形成してもよく、また
前記Cu膜７に代えてAu膜等を形成してもよい。
線４上に、メッキ下地金属であるCr膜６を蒸着によって
形成し、更にこのCr膜６上にCu膜７も蒸着によって形成
する。尚、前記Cr膜６に代えて、はんだ中のSnの拡散を
防止できる例えばTi膜やMo膜等を形成してもよく、また
前記Cu膜７に代えてAu膜等を形成してもよい。
以下に第１図に示す本実施例の特徴部分を説明する。
（全面Cuメッキ工程）…Ｖ 前記Cu膜６及びパッシペーション膜５の表面全体を覆
って、所望の厚さ（例えば約30μｍ）のCuメッキを施し
て、後に金属突起電極１の軸の部分となるCuメッキ層８
を形成する。
って、所望の厚さ（例えば約30μｍ）のCuメッキを施し
て、後に金属突起電極１の軸の部分となるCuメッキ層８
を形成する。
（レジストラミネート工程）…VI 次いで、前記Cuメッキ層８の上に、所望の厚さ（例え
ば50μｍ）のフィルムレジストを、2.5〜4.0kg/cm2の圧
力,90〜130℃の温度で全面に貼り付けてラミネートし
て、レジスト層９を形成する。
ば50μｍ）のフィルムレジストを、2.5〜4.0kg/cm2の圧
力,90〜130℃の温度で全面に貼り付けてラミネートし
て、レジスト層９を形成する。
（露光・現像工程）…VII その後、半導体露光装置（アライナー）を用いて、金
属突起電極１を形成する部分のレジスト層９を露光し、
その後現像処理を行う。それによって、露光した部分の
レジスト層９を除去して、Cuメッキ層８に達するスルー
ホール10を形成する。
属突起電極１を形成する部分のレジスト層９を露光し、
その後現像処理を行う。それによって、露光した部分の
レジスト層９を除去して、Cuメッキ層８に達するスルー
ホール10を形成する。
（はんだメッキ工程）…VIII 更に、このスルーホール10にはんだメッキを行って、
はんだメッキ層11を形成する。この時、はんだメッキ層
11はレジスト層９の上に若干オーバーハングする。
はんだメッキ層11を形成する。この時、はんだメッキ層
11はレジスト層９の上に若干オーバーハングする。
（レジスト剥離工程）…IX 次に、前記レジスト層９の残り全てを、Cuメッキ層８
の上から剥離して除去する。これによって、平らなCuメ
ッキ層８上に、オーバーハング12を備えた柱状のはんだ
メッキ層11が突出することになる。
の上から剥離して除去する。これによって、平らなCuメ
ッキ層８上に、オーバーハング12を備えた柱状のはんだ
メッキ層11が突出することになる。
（厚膜Cuエッチング工程）…Ｘ その後、前記はんだメッキ層11をレジストとして、厚
膜Cuエッチングを行い、Cuメッキ層８及びCu膜７を除去
して、後に金属突起電極１の軸となるCuバンプ14を形成
する。つまりCuバンプ14以外のCuメッキ層８及びCu膜７
の部分を除去して、Cr膜６を露出させる。
膜Cuエッチングを行い、Cuメッキ層８及びCu膜７を除去
して、後に金属突起電極１の軸となるCuバンプ14を形成
する。つまりCuバンプ14以外のCuメッキ層８及びCu膜７
の部分を除去して、Cr膜６を露出させる。
この場合、使用するエッチング液（Cuエッチング液）
は、はんだメッキ層12をエッチングすることなくCuメッ
キ層14及びCu膜７のみをエッチングする溶剤、例えば塩
化テトラアンミン銅（II）液等を使用する。
は、はんだメッキ層12をエッチングすることなくCuメッ
キ層14及びCu膜７のみをエッチングする溶剤、例えば塩
化テトラアンミン銅（II）液等を使用する。
（Crエッチング工程）…XI そして、このCuエッチング後に、Cr膜６のみエッチン
グ可能な液（例えば（株）メルテックス エンストリッ
プCR−５）を使用して、Cr膜６のエッチングを行う。
グ可能な液（例えば（株）メルテックス エンストリッ
プCR−５）を使用して、Cr膜６のエッチングを行う。
（はんだリフロー工程）…XII 最後に、Cuバンプ14上のはんだメッキ層12を加熱し、
軟化させてリフローさせ、所望の微細に金属突起電極１
を完成する。
軟化させてリフローさせ、所望の微細に金属突起電極１
を完成する。
この様に、本実施例では、Cu膜７の表面にレジスト層
９を形成するのではなく、まず、厚膜のCuメッキ層８を
形成し、そのCuメッキ層８の上面にレジスト層９を形成
した後に、はんだメッキ層12を形成し、更にエッチング
等を施してCuメッキ層８等を除去することによって、金
属突起電極１を形成するので、第３図に示すような微細
な金属突起電極１を容易に形成できる。
９を形成するのではなく、まず、厚膜のCuメッキ層８を
形成し、そのCuメッキ層８の上面にレジスト層９を形成
した後に、はんだメッキ層12を形成し、更にエッチング
等を施してCuメッキ層８等を除去することによって、金
属突起電極１を形成するので、第３図に示すような微細
な金属突起電極１を容易に形成できる。
つまり、予め金属突起電極１の軸となるCuバンプ14
を、厚膜のCuメッキによって形成するので、レジスト層
９の厚さに相当する十分なはんだの高さを設定できる。
即ち、多くのはんだ量をCuバンプ14上に保持できる。従
って、金属突起電極１が微細化しても、電気的接合及び
樹脂の充填のために必要なはんだ量を確保することがで
きるので、レジスト層９にオーバーハングするはんだ量
が少なくて済み、レジスト層９が剥離し易くなる。
を、厚膜のCuメッキによって形成するので、レジスト層
９の厚さに相当する十分なはんだの高さを設定できる。
即ち、多くのはんだ量をCuバンプ14上に保持できる。従
って、金属突起電極１が微細化しても、電気的接合及び
樹脂の充填のために必要なはんだ量を確保することがで
きるので、レジスト層９にオーバーハングするはんだ量
が少なくて済み、レジスト層９が剥離し易くなる。
更に、オーバーハングするはんだ量が少なくなるの
で、はんだメッキ層11にレジスト残りが生じにくくな
る。その結果、金属突起電極１の一層の微細化が可能に
なる。
で、はんだメッキ層11にレジスト残りが生じにくくな
る。その結果、金属突起電極１の一層の微細化が可能に
なる。
次に、他の実施例について、第４図に基づいて説明す
る。
る。
前記実施例では、レジスト層９としてフィルムレジス
トを使用したが、本実施例の金属突起電極20では、それ
に代えて通常のネガ型液状レジスト21を使用し、Cuメッ
キ層22からなるCuバンプ23の上に所定の厚さ（例えば３
〜５μｍ）に塗布する。
トを使用したが、本実施例の金属突起電極20では、それ
に代えて通常のネガ型液状レジスト21を使用し、Cuメッ
キ層22からなるCuバンプ23の上に所定の厚さ（例えば３
〜５μｍ）に塗布する。
この様に、液状レジスト21を使用して金属突起電極20
を形成しても、微少な金属突起電極20を容易に形成する
ことができる。
を形成しても、微少な金属突起電極20を容易に形成する
ことができる。
尚、液状レジスト21を使用した場合には、一般にフィ
ルムレジストと比較して薄いので、オーバーハング量は
やや多くなるが、上述した様に、Cuメッキ層22を形成し
てからスルーホール24にはんだメッキ層25を形成するの
で、十分なはんだ高さを容易に確保できるという利点が
ある。
ルムレジストと比較して薄いので、オーバーハング量は
やや多くなるが、上述した様に、Cuメッキ層22を形成し
てからスルーホール24にはんだメッキ層25を形成するの
で、十分なはんだ高さを容易に確保できるという利点が
ある。
［発明の効果］ 以上詳述した様に、本発明では、Cuメッキ層を形成
し、そのCuメッキ層の上面にレジスト層を形成し、更に
はんだメッキ層を形成して、エッチング等を施して金属
突起電極を形成する。それによって、微細な電極上部に
多くのはんだ量を確保できるので、レジスト層にオーバ
ーハングするはんだ量が少なくて済み、従って、レジス
ト層が剥離し易くなるとともに、はんだメッキ層にレジ
スト残りが生じにくくなる。その結果、金属突起電極の
一層の微細化が可能になる。
し、そのCuメッキ層の上面にレジスト層を形成し、更に
はんだメッキ層を形成して、エッチング等を施して金属
突起電極を形成する。それによって、微細な電極上部に
多くのはんだ量を確保できるので、レジスト層にオーバ
ーハングするはんだ量が少なくて済み、従って、レジス
ト層が剥離し易くなるとともに、はんだメッキ層にレジ
スト残りが生じにくくなる。その結果、金属突起電極の
一層の微細化が可能になる。
第１図は本発明の実施例の金属突起電極の形成方法を示
す工程図、第２図は金属突起電極を示す断面図、第３図
は金属突起電極の斜視図、第４図は他の実施例の金属突
起電極を示す断面図、第５図は従来の金属突起電極の形
成方法を示す工程図、第６図はチップの接合を示す説明
図、第７図は従来の金属突起電極を示す断面図である。 1,20……金属突起電極（電極） 8,22……Cuメッキ層 9,21……レジスト層 12,25……はんだメッキ層
す工程図、第２図は金属突起電極を示す断面図、第３図
は金属突起電極の斜視図、第４図は他の実施例の金属突
起電極を示す断面図、第５図は従来の金属突起電極の形
成方法を示す工程図、第６図はチップの接合を示す説明
図、第７図は従来の金属突起電極を示す断面図である。 1,20……金属突起電極（電極） 8,22……Cuメッキ層 9,21……レジスト層 12,25……はんだメッキ層
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60
Claims (1)
- 【請求項１】素子が形成されたチップの表面に保護膜及
びメッキ下地金属膜を形成した後に、該メッキ下地金属
膜上に金属突起電極を形成する方法において、 前記保護膜及びメッキ下地金属層を覆ってメッキ金属層
を形成し、次いで該メッキ金属層を覆ってレジスト層を
形成し、更に前記メッキ下地金属膜の上方の前記レジス
ト層を除去してスルーホールを形成し、次に該スルーホ
ールにはんだ層を形成し、その後前記レジスト層を剥離
し、次いで前記保護膜の上方のメッキ金属層を除去する
ことを特徴とする金属突起電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14502690A JP2946644B2 (ja) | 1990-06-01 | 1990-06-01 | 金属突起電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14502690A JP2946644B2 (ja) | 1990-06-01 | 1990-06-01 | 金属突起電極の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0437139A JPH0437139A (ja) | 1992-02-07 |
| JP2946644B2 true JP2946644B2 (ja) | 1999-09-06 |
Family
ID=15375707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14502690A Expired - Fee Related JP2946644B2 (ja) | 1990-06-01 | 1990-06-01 | 金属突起電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2946644B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6578754B1 (en) | 2000-04-27 | 2003-06-17 | Advanpack Solutions Pte. Ltd. | Pillar connections for semiconductor chips and method of manufacture |
| US6592019B2 (en) | 2000-04-27 | 2003-07-15 | Advanpack Solutions Pte. Ltd | Pillar connections for semiconductor chips and method of manufacture |
-
1990
- 1990-06-01 JP JP14502690A patent/JP2946644B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0437139A (ja) | 1992-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1032030B1 (en) | Flip chip bump bonding | |
| US6586322B1 (en) | Method of making a bump on a substrate using multiple photoresist layers | |
| US6656827B1 (en) | Electrical performance enhanced wafer level chip scale package with ground | |
| JP3554685B2 (ja) | Ｉｃチップを支持基板に接合する方法 | |
| US6583039B2 (en) | Method of forming a bump on a copper pad | |
| JP3387083B2 (ja) | 半導体装置及びその製造方法 | |
| US6696356B2 (en) | Method of making a bump on a substrate without ribbon residue | |
| GB2268108A (en) | Electrical interconnection substrate with both wire bond and solder contacts, and fabrication method. | |
| US6756184B2 (en) | Method of making tall flip chip bumps | |
| JPH11195665A (ja) | 半導体装置の製造方法及び半導体装置 | |
| EP0652590B1 (en) | Method of fabricating a semiconductor device with a bump electrode | |
| US6649507B1 (en) | Dual layer photoresist method for fabricating a mushroom bumping plating structure | |
| JPH07201864A (ja) | 突起電極形成方法 | |
| US7981724B2 (en) | Manufacturing method for semiconductor device embedded substrate | |
| JP3481899B2 (ja) | 半導体装置の製造方法 | |
| US7915078B2 (en) | Manufacturing method for semiconductor device embedded substrate | |
| JP2946644B2 (ja) | 金属突起電極の形成方法 | |
| TW525284B (en) | Bump process | |
| JP4440494B2 (ja) | 半導体装置の製造方法 | |
| EP0951065A2 (en) | Method of manufacturing semiconductor device | |
| JPH11186309A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2953199B2 (ja) | フリップチップ実装用バンプの形成方法 | |
| JP2004072043A (ja) | 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法 | |
| US7985619B2 (en) | Manufacturing method for semiconductor device embedded substrate | |
| JP4211149B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |