JP4211149B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4211149B2 JP4211149B2 JP23005099A JP23005099A JP4211149B2 JP 4211149 B2 JP4211149 B2 JP 4211149B2 JP 23005099 A JP23005099 A JP 23005099A JP 23005099 A JP23005099 A JP 23005099A JP 4211149 B2 JP4211149 B2 JP 4211149B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- sealing resin
- film
- solder
- resin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Description
【０００１】
【発明の属する技術分野】
本発明は、配線基板に直接実装されるフリップチップ型の半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来、ディジタルビデオカメラ、携帯型電話、ノート型パーソナルコンピュータ、携帯型情報端末等の携帯型電子機器においては、更なる小型化、軽量化が要請されている。このため、携帯型電子機器の筐体内に配設されるプリント配線基板には、従来から内部に半導体チップが内蔵されたフラット型パッケージを実装する代わりに、フリップチップ型の半導体装置が直接実装されたものがある。このフリップチップ型の半導体装置は、回路素子が形成された半導体基板の表面側に電極パッドが形成され、この電極パッドを外方に臨ませるようにして半導体基板表面に表面保護膜が形成され、この電極パッド上にバリアメタルが形成されてなる。このようなフリップチップ型の半導体装置は、バリアメタル上に半田バンプが形成され、この半田バンプをプリント配線基板のランド部に半田付けすることでプリント配線基板に実装される。
【０００３】
【発明が解決しようとする課題】
ところで、このフリップチップ型の半導体装置は、プリント配線基板への実装密度を更に高めるために、実装面積を小さくするとともに、薄型化を図る必要がある。
【０００４】
この種の半導体装置の薄型化は、例えば半導体基板の裏面側を薄型化することにより行われる。しかしながら、半導体基板を薄くすると、半導体基板自体が割れやすくなり、その後の取り扱いが非常に面倒になる。また、生産効率の向上を図るため半導体基板の大口径化を図る場合には、半導体基板の機械的強度を十分に確保する必要がある。
【０００５】
そこで、本発明は、全体の機械的強度を維持しつつ、全体の薄型化を図ることができる半導体装置の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明に係る半導体装置の製造方法は、上述した課題を解決すべく、回路素子が形成される半導体基板上に形成された電極部上に半田バンプを形成する工程と、半田バンプを形成した後、半導体基板の表面側を半田バンプを囲むように被覆する第１の封止樹脂膜を形成する工程と、第１の封止樹脂膜を形成した後、半導体基板の裏面側を薄型化加工する工程と、半導体基板を薄型化加工した後、半導体基板の裏面を被覆する第２の封止樹脂膜を形成する工程と、第１の封止樹脂膜と第２の封止樹脂膜とを同時に硬化する工程とを備える。
【０００９】
【発明の実施の形態】
以下、本発明が適用されたフリップチップ型の半導体装置の製造方法について図面を参照して説明する。
【００１０】
図１に示すように、このフリップチップ型の半導体装置１は、表面側に複数の回路素子が形成されたシリコン等からなる半導体基板２に、外部接続端子となるＡｌ−Ｃｕ合金等により形成された電極パッド３がスパッタリング、エッチング等により形成されている。この半導体基板２は、回路素子が形成された表面側と対向する裏面側が機械研削、エッチング等により薄型化加工され、半導体装置１の全体の薄型化を図っている。具体的に、半導体基板２は、半導体基板２の表面に形成された回路素子にダメージを与えることのない程度の厚さ、すなわち５０μｍ〜２００μｍになるまで薄型化されている。そして、回路素子が形成された半導体基板２の表面には、回路素子が形成された半導体基板２の表面を保護する表面保護膜４が形成されている。表面保護膜４は、ポリイミド膜、シリコン窒化膜等により形成されている。この表面保護膜４には、半導体基板２上に形成された電極パッド３の上部に、電極パッド３と半導体装置１が実装されるプリント配線基板のランド部との接続を図る半田バンプを設けるための開口部５が形成され、電極パッド３は、この開口部５より外方に臨まされている。
【００１１】
この開口部５には、開口部５の底面を構成する電極パッド３と接して金属多層膜６が形成されている。この金属多層膜６は、半田と電極パッド３との密着性を向上させるとともに、後述する半田バンプ７からの半田の拡散を防止するバリアメタルとして機能する。また、金属多層膜６は、半田バンプの大きさ、形状等を規制するＢＬＭ（Ball Limitting Metal）としても機能する。具体的に、この金属多層膜６は、Ｃｒ膜、Ｃｕ膜、Ａｕ膜をスパッタリング等により順次積層して形成されている。電極パッド３と接触するＣｒ膜は、主として電極パッド３との密着性を確保し、中間膜となるＣｕ膜は、主として後に金属多層膜６上に形成される半田バンプからの半田の拡散を防止し、Ａｕ膜は、Ｃｕ膜の酸化を防止する。
【００１２】
この金属多層膜６上には、半導体装置１が実装されるプリント配線基板のランド部と半田付けにより接続するための高融点半田からなる半田バンプ７が略球状に形成されている。具体的に、この半田バンプ７は、高さが５０μｍ〜１００μｍ程度となるように形成される。
【００１３】
この半田バンプ７の周囲には、エポキシ系樹脂等の樹脂材料によりなる第１の封止樹脂膜８が形成されている。この第１の封止樹脂膜８は、半田バンプ７の高さとほぼ同じ高さの膜厚を有するように形成され、多層金属膜６上に形成された略球状の半田バンプ７を補強している。また、第１の封止樹脂膜８は、半導体基板２に形成された表面保護膜４の全面に亘って形成されることで、薄型化された半導体基板２の強度補強をしている。第１の封止樹脂膜８は、表面側が研磨されることで、半田バンプ７を外方に臨ませている。そして、第１の封止樹脂膜８の表面より外方に臨まされた半田バンプ７には、プリント配線基板のランド部と接続を図るための共晶半田が取り付けられている。なお、第１の封止樹脂膜８は、厚みが半田バンプ７の高さより薄く形成して、半田バンプ７の頂部を予め外方に臨ませておいてもよい。
【００１４】
また、薄型化加工された半導体基板２の裏面側には、上述した第１の封止樹脂膜８とほぼ同じ厚みを有し、同じ樹脂材料で形成された第２の封止樹脂膜９が形成されている。この第２の封止樹脂膜９は、半導体基板２の表面側に形成された第１の封止樹脂膜８とともに、薄型化された半導体基板２の機械的強度の向上を図っている。また、この第２の封止樹脂膜９は、第１の封止樹脂膜８と同時に硬化される。具体的に、第１及び第２の封止樹脂膜８，９は、略１５０℃で３時間程度熱処理を施すことにより硬化される。半導体基板２と第１及び第２の封止樹脂膜８，９は、熱膨張率が異なり、半導体基板２には、応力ストレスが加わることになる。このとき、半導体基板２の両面には、第１及び第２の封止樹脂膜８，９が形成されている。したがって、第１及び第２の封止樹脂膜８，９は、半導体基板２のそれぞれの面側に生じる応力ストレスを打ち消すことができ、半導体基板２が熱処理により変形することを防止している。
【００１５】
また、半導体基板２の表面側には、第１の封止樹脂膜８より外方に臨まされた高融点半田により形成された半田バンプ７上に、プリント配線基板のランド部に半田付けするための共晶半田ボール１０が被着されている。共晶半田ボール１０は、半田バンプ７を構成する半田より融点の低い半田が用いられ、プリント配線基板のランド部に接続するため加熱処理を行う際、半田バンプ７が溶融しないようにしている。
【００１６】
以上のようなフリップチップ型の半導体装置１は、半導体基板２の裏面側が薄型化加工されていることから、全体の薄型化が図られている。また、この半導体装置１は、半導体基板２のそれぞれの主面側に第１及び第２の封止樹脂膜８，９が形成されていることから、第１及び第２の封止樹脂膜８，９により薄型化が図られた半導体基板２の強度補強がされ、半導体基板２の薄型化に伴う装置全体の機械的強度が落ちることを防止することができる。さらに、この半導体装置１は、半導体基板２の両側に、第１及び第２の封止樹脂膜８，９が形成されていることから、半導体基板２のそれぞれの面側に生じる応力ストレスを打ち消すことができ、第１及び第２の封止樹脂膜８，９を硬化させるときの加熱処理により半導体基板２が変形することを防止することができる。
【００１７】
次に、本発明の参考例となる以上のように構成されたフリップチップ型の半導体装置１の製造方法について、図面を参照して説明する。
【００１８】
先ず、図２に示すように、既に複数の回路素子が形成されたＳｉ等からなる半導体基板２には、外部接続端子である電極パッド３がスパッタリング、エッチング等により形成される。ここで、半導体基板２は、通常４００μｍ〜６２５μｍの基板厚を有している。次いで、半導体基板２上の全面には、回路素子が形成された表面を保護するためのポリイミド膜、シリコン窒化膜等からなる表面保護膜４が形成される。そして、表面保護膜４には、電極パッド３を外方に臨ませるための開口部５が形成される。この開口部５は、この開口部５の底面を構成する電極パッド３と半導体装置１が実装されるプリント配線基板のランド部とを接続するための接続孔として機能する。そして、この開口部５には、開口部５の底面を構成する電極パッド３と接して金属多層膜６が形成される。具体的に、この金属多層膜６は、Ｃｒ膜、Ｃｕ膜、Ａｕ膜をスパッタリング等により順次積層して形成される。
【００１９】
次いで、図３に示すように、表面保護膜４上には、全面に十分に厚いフォトレジスト膜１１が形成され、このフォトレジスト膜１１には、プリント配線基板のランド部と電極パッド３との電気的な接続を図るための半田バンプ７を形成するための開口部１２がフォトリソグラフィにより形成される。この開口部１２は、開口部１２の底面の多層金属膜６及び多層金属膜６の周囲の表面保護膜４上に、所定の大きさの半田バンプ７を立体的、例えば球状に形成するために必要な半田蒸着膜を被着できる程度の大きさに形成される。
【００２０】
次いで、図４に示すように、フォトレジスト膜１１上並びに開口部１２より外方に臨まされた表面保護膜４及び金属多層膜６上には、半田バンプ７を形成するための半田蒸着膜７ａ，７ｂが形成される。この半田蒸着膜７ａ，７ｂは、Ｐｂ及びＳｎより組成された高融点半田である。このような半田蒸着膜７ａ，７ｂは、フォトレジスト膜１１と開口部１２内の表面保護膜４及び金属多層膜６上とで分断して形成される。
【００２１】
次いで、図５に示すように、不要部分であるフォトレジスト膜１１及びフォトレジスト膜１１上に形成された半田蒸着膜７ｂは、リフトオフにより除去され、半田蒸着膜７ａのみが、開口部１２内の表面保護膜４及び金属多層膜６上に残存される。続いて、図６に示すように、半田蒸着膜７ａは、加熱されることで溶融され、金属多層膜６上には、溶融された半田の表面張力により高さが約１００μｍの略球状の半田バンプ７が形成される。
【００２２】
次いで、図７に示すように、半田バンプ７が表面側に形成された半導体基板２は、エッチング等により半導体基板２の表面に形成された回路素子にダメージを与えることがない程度の厚さまで裏面側から薄型化加工される。例えば薄型化加工前において、厚さが４００μｍ〜６２５μｍの半導体基板が、この薄型化加工により５０μｍ〜２００μｍ程度にされる。また、この薄型化加工により半導体基板２の裏面側に不可避的に形成されていた傷が除去される。
【００２３】
ここで、図８に、半導体基板２の裏面側をエッチングするスピンエッチング装置２１を示す。このスピンエッチング装置２１は、図８に示すように、プロセス室２２内で回転駆動されるウェハキャリア２３と、ウェハキャリア２３内に薬液を供給する薬液供給管２４と、プロセス室２２内に空気（窒素）を供給する空気供給管２５と、プロセス室２２内から薬液を排出する薬液排出管２６と、プロセス室２２内から空気を排出する空気排出管２７とを備える。このスピンエッチング装置２１は、ウェハキャリア２３に半導体基板２が裏返しに載置され、ウェハキャリア２３が回転駆動された状態で、プロセス室２２内に薬液供給管２４を介して薬液としてフッ酸、硝酸及び水の混合液が供給されるとともに、空気供給管２５より空気が供給される。これにより、半導体基板２の裏面には、プロセス室２２内に供給された薬液が付着し、半導体基板２の裏面に付着した薬液は、ウェハキャリア２３が回転駆動されることで遠心力により飛散し、半導体基板２の裏面は、均一にエッチングされる。
【００２４】
この場合、スピンエッチング装置２１の動作条件は、例えば次のように設定される。
【００２５】
ウェハキャリアの回転速度 ２０００ｒｐｍ
薬液組成 ＨＦ：ＨＮＯ3＝１：９
薬液供給量 ４０ ｌ／分
エッチング後の
半導体基板の基板厚 １２５μｍ（削り代 約５００μｍ）
スピンエッチング装置２１は、以上のような動作条件により、半導体基板２のエッチング処理を行ったところ、これまでの様々な工程で不可避的に形成された半導体基板２の裏面側に形成された傷が除去されるとともに、半導体基板２を所定の厚さに薄くすることができる。
【００２６】
次いで、図９に示すように、半導体基板２の表面側に形成された表面保護膜４上には、半田バンプ７を囲むようにして、エポキシ樹脂等の樹脂材料により形成される液状封止樹脂がスピンコーティングされる。この後、液状封止樹脂は、約１００℃で１時間程度予備加熱をすることで、半田バンプ７と同じ高さ、すなわち１００μｍの第１の封止樹脂膜８を形成する。この第１の封止樹脂膜８は、半導体基板２の表面側を保護するとともに、前工程において、薄型化された半導体基板２の強度補強をする。
【００２７】
なお、半導体基板２を薄型化加工するに際しては、上述したスピンエッチング装置２１によりエッチングするほか、機械研削（グラインド）、化学的機械研磨（ケミカルメカニカルポリッシュ）、プラズマ処理装置を用いたドライエッチング等によって行っても良い。
【００２８】
次いで、半導体基板２の裏面側には、半導体基板２の表面側の第１の封止樹脂膜８と同じ材料、すなわちエポキシ樹脂等の樹脂材料よりなる液状封止樹脂がスピンコーティングされる。この後、液状封止樹脂は、約１５０℃で３時間程度加熱処理がなされることで、半導体基板２の表面側に形成された第１の封止樹脂膜８とともに完全に硬化され、第１の封止樹脂膜８と同じ厚さの第２の封止樹脂膜９が形成される。この第２の封止樹脂膜９は、半導体基板２の表面側に形成された第１の封止樹脂膜８とともに、薄型化された半導体基板２の機械的強度の向上を図っているとともに、前工程において、裏面側がエッチングされた半導体基板２の裏面側に新たな傷が付かないように、半導体基板２の裏面を保護している。さらに、この第２の封止樹脂膜９は、第１の封止樹脂膜８と同時に同時に硬化される。半導体基板２と第１及び第２の封止樹脂膜８，９は、熱膨張率が異なり、半導体基板２には、応力ストレスが加わることになる。このとき、半導体基板２の裏面側には、表面側に形成された第１の封止樹脂膜８と同じ材料で形成され、同じ厚さの第２の封止樹脂膜９が形成されていることから、第１及び第２の封止樹脂膜８，９を形成するための加熱処理の際、第１及び第２の封止樹脂膜８，９は、半導体基板２のそれぞれの面側に生じる応力ストレスを打ち消すことができ、半導体基板２が熱処理により変形することを防止することができる。
【００２９】
そして、図９中点線で示すように、半導体基板２の表面側に形成された第１の封止樹脂膜８は、半田バンプ７の一部を外方に臨ませるため、表面が研磨される。ここで、図１０に、第１の封止樹脂膜８の表面を研磨する研磨装置３１を示す。この研磨装置３１は、図１０に示すように、回転軸３２ににより回転駆動される定盤３３と、定盤３３の上面に貼り付けられた研磨布３４と、半導体基板２を支持しながら回転駆動するウェハキャリア３５と、定盤３３上に研磨溶剤を滴下するノズル３６とを備える。そして、研磨装置３１は、ウェハキャリア３５に半導体基板２を第１の封止樹脂膜８を定盤３３に貼り付けられた研磨布３４に対向させるように取り付け、第１の封止樹脂膜８を研磨布３４に押圧しながら半導体基板２を回転駆動することで、第１の封止樹脂膜８を所定量研磨する。これにより、第１の封止樹脂膜８の表面側の一部及び半田バンプ７の頂部側が所定量研磨され、第１の封止樹脂膜８の表面からは、半田バンプ７の一部が外方に臨まされる。
【００３０】
この後、第１の封止樹脂膜８より外方に臨まされた高融点半田により形成された半田バンプ７上には、図１に示すように、プリント配線基板のランド部に半田付けするための共晶半田ボール１０が被着形成される。この共晶半田ボール１０は、半田バンプ７を構成する半田より融点の低い半田が用いられ、プリント配線基板のランド部に接続するため加熱処理を行う際、半田バンプ７が溶融しないようにしている。この共晶半田ボール１０は、スクリーン印刷等により半田バンプ７上に共晶半田膜を形成し、この共晶半田膜を半田バンプ７を構成する高融点半田の融点より低温で加熱処理し溶融することで、表面張力により略球状に形成されるとともに、半田バンプ７と接続される。
【００３１】
この後、半田バンプ７や第１及び第２の封止樹脂膜８，９等が形成された半導体基板２は、ＩＣ毎にチップ状にダイシング等により切り出され、図１に示すような半導体装置１が形成される。
【００３２】
以上のような半導体装置１の製造方法によれば、半導体基板２の裏面側が薄型化加工がなされた後、先ず半導体基板２の表面側に予備加熱されることで、第１の封止樹脂膜８が形成され、続いて、半導体基板２の裏面側に第２の封止樹脂膜９を形成するための液状封止樹脂がスピンコーティングされ、この後、高熱で第１及び第２の封止樹脂膜８，９は、同時に加熱硬化される。したがって、半導体基板２と第１及び第２の封止樹脂膜８，９は、熱膨張率が異なり、半導体基板２には、応力ストレスが加わることになるが、半導体基板２の両面には、第１の封止樹脂膜８及び第２の封止樹脂膜９が形成されていることから、第１及び第２の封止樹脂膜８，９を硬化するための加熱処理の際、第１及び第２の封止樹脂膜８，９は、半導体基板２のそれぞれの面側に生じる応力ストレスを打ち消すことができ、半導体基板２が熱処理により変形することを防止することができる。
【００３３】
次に、本発明が適用された半導体装置１の製造方法について説明する。なお、図２から図６に示した半田バンプ７を半導体基板２上に形成するまでの工程は、上述した製造方法と同一であるため詳細は省略する。上述した半導体装置１の製造方法は、半導体基板２の薄型化を図った後、表面側に第１の封止樹脂膜８を形成し、裏面側に第２の封止樹脂膜９を形成したものであるが、以下に説明する半導体装置１の製造方法は、半導体基板２の表面側に液状封止樹脂８ａを塗布し、流動性を抑える程度に硬化させた後に、半導体基板２の薄型化を図り、この後に、半導体基板２の裏面側に液状封止樹脂を塗布し、続いて加熱処理することで第１及び第２の封止樹脂膜８，９を同時に形成することを特徴とする。
【００３４】
すなわち、回路素子が形成された半導体基板２上に電極パッド３が形成され、次いで、半導体基板２上に表面保護膜４が形成され、次いで、電極パッド３を外方に臨ませる表面保護膜４に形成された開口部５に多層金属膜６が形成され、この多層金属膜６上に半田バンプ７が形成されると、図１１に示すように、半導体基板２の表面側に形成された表面保護膜４上には、半田バンプ７を囲むようにして、エポキシ樹脂等の樹脂材料により形成される液状封止樹脂８ａがスピンコーティングされる。この後、液状封止樹脂８ａは、予備加熱がなされ、流動性を抑える程度に硬化される。
【００３５】
次いで、図１２に示すように、表面側に液状封止樹脂８ａが塗布された半導体基板２は、例えば図８に示すスピンエッチング装置２１により半導体基板２の表面に形成された回路素子にダメージを与えることがない程度の厚さまで薄型化される。また、このエッチングにより半導体基板２の裏面側は、不可避的に形成されていた傷が除去される。
【００３６】
次いで、図１２及び図１３に示すように、半導体基板２の裏面側には、半導体基板２の表面側の第１の封止樹脂膜８と同じ材料、すなわちエポキシ樹脂等の樹脂材料よりなる液状封止樹脂がスピンコーティングされる。この後、液状封止樹脂は、約１５０℃で３時間程度加熱処理がなされることで、半導体基板２の表面側に形成された第１の封止樹脂膜８とともに硬化され、第１の封止樹脂膜８と同じ厚さの第２の封止樹脂膜９が形成される。
【００３７】
そして、上述した図９に示すように、半導体基板２の表面側に形成された第１の封止樹脂膜８は、半田バンプ７の一部を外方に臨ませるため、表面が研磨される。この後、第１の封止樹脂膜８より外方に臨まされた高融点半田により形成された半田バンプ７上には、図１に示すように、プリント配線基板のランド部に半田付けするための共晶半田ボール１０が被着形成される。続いて、半田バンプ７や第１及び第２の封止樹脂膜８，９等が形成された半導体基板２は、ＩＣ毎にチップ状にダイシング等により切り出され、図１に示すような半導体装置１が形成される。
【００３８】
以上のような半導体装置１の製造方法によれば、半田バンプ７が形成された後、先ず半田バンプ７の周囲に液状封止樹脂８ａが塗布され、流動性が抑えられる程度に硬化された後、半導体基板２の薄型化加工が施される。したがって、半導体基板２の薄型化加工を行うとき、半田バンプ７は、液状封止樹脂８ａにより保護され、汚損することが防止される。
【００３９】
以上のような製造方法により製造された半導体装置１は、次のようにプリント配線基板に実装される。すなわち、図１４に示すように、フリップチップ型の半導体装置１は、プリント配線基板１６の接点部となるランド部１７に、半田バンプ７上に形成された共晶半田ボール１０が対向される。ここで、プリント配線基板１６は、Ｃｕ等で形成されたランド部１７を除く表面が半田レジスト１８に被覆されているとともに、ランド部１７上に、半導体装置１の共晶半田ボール１０と同じ共晶半田１９がプリコートされている。そして、図１４及び図１５に示すように、半導体装置１がプリント配線基板１６に近接する方向に移動され、リフロー工程により、半導体装置１側の共晶半田ボール１０とプリント配線基板１６側の共晶半田１９がともに溶融され、接合される。
【００４０】
かくして、半導体装置１は、プリント配線基板１６の所定位置に実装される。半導体装置１の共晶半田ボール１０とプリント配線基板１６のランド部１７上に被着された共晶半田１９とは、同じ半田材料で形成されていることから、互いに良く馴染み、確実に半田接合することができる。また、半導体基板２が薄型加工された半導体装置１がプリント配線基板１６に実装されることから、半導体装置１が実装されたプリント配線基板１６は、小型化、軽量化される。したがって、電子機器の小型化軽量化を図ることができる。
【００４１】
なお、半導体装置１のプリント配線基板１６への実装方法としては、Ａｕスタッドバンプ、異方性導電膜、導電性ペースト等の接合手段を用いるようにしても良い。
【００４３】
【発明の効果】
本発明に係る半導体装置の製造方法によれば、半導体基板と第１及び第２の封止樹脂膜は、熱膨張率が異なり、半導体基板には、第１及び第２の封止樹脂膜を硬化させるときの加熱処理、半田付け時の熱等により応力ストレスが加わることになるが、半導体基板の裏面側には、表面側に形成された第１の封止樹脂膜８と同じ材料で形成され、同じ厚さの第２の封止樹脂膜９が形成されていることから、第１及び第２の封止樹脂膜は、半導体基板のそれぞれの面側に生じる応力ストレスを打ち消すことができ、半導体基板が熱処理により変形し破損することを防止することができる。
【００４４】
加えて、本発明に係る半導体装置の製造方法によれば、半田バンプが形成された後、先ず半田バンプ７の周囲に第１の封止樹脂膜が形成され、この後、半導体基板２の薄型化加工が行われることから、半田バンプは、第１の封止樹脂膜により保護され、汚損することが防止される。
【図面の簡単な説明】
【図１】本発明が適用されたフリップチップ型の半導体装置の要部断面図である。
【図２】半導体基板上に電極パッドとバリアメタル膜が形成された状態を示す要部断面図である。
【図３】フォトレジスト膜にバリアメタル上に半田蒸着膜を形成するための開口部が形成された状態を示す要部断面図である。
【図４】フォトレジスト膜及び開口部内に半田蒸着膜が被着された状態を示す要部断面図である。
【図５】半導体基板表面に形成された表面保護膜上に形成されたフォトレジスト膜が除去され、バリアメタル膜上に半田蒸着膜が残存した状態を示す要部断面図である。
【図６】バリアメタル上に半田バンプが形成された状態を示す要部断面図である。
【図７】半導体基板の裏面側が薄型化加工された状態を示す要部断面図である。
【図８】半導体基板の裏面側を薄型化加工するためのスピンエッチング装置の一部切り欠き斜視図である。
【図９】半導体基板の表面側と裏面側に封止樹脂膜が形成された状態を示す要部断面図である。
【図１０】半導体基板の表面側に形成された封止樹脂膜の表面を除去する研磨装置の側面図である。
【図１１】半導体装置の製造方法の他の例を示し、薄型化加工されていない半導体基板の表面側に封止樹脂膜が形成された状態を示す要部断面図である。
【図１２】半導体装置の製造方法の他の例を示し、表面側に封止樹脂膜が形成された半導体基板の裏面側が薄型化加工された状態を示す要部断面図である。
【図１３】半導体装置の製造方法の他の例を示し、半導体基板の表面側と裏面側の両側に封止樹脂膜が形成された状態を示す要部断面図である。
【図１４】半導体装置をプリント配線基板に実装する直前の状態を示す要部断面図である。
【図１５】半導体装置がプリント配線基板に実装された状態を示す要部断面図である。
【符号の説明】
１ 半導体装置、２ 半導体基板、３ 電極パッド、４ 表面保護膜、５ 開口部、６ 金属多層膜、７ 半田バンプ、８ 第１の封止樹脂膜、９ 第２の封止樹脂膜、１０ 共晶半田ボール、１１ フォトレジスト膜、１２ 開口部、１６プリント配線基板、１７ ランド部、１８ 半田レジスト、１９ 共晶半田、２１ スピンエッチング装置、３１、研磨装置
【発明の属する技術分野】
本発明は、配線基板に直接実装されるフリップチップ型の半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来、ディジタルビデオカメラ、携帯型電話、ノート型パーソナルコンピュータ、携帯型情報端末等の携帯型電子機器においては、更なる小型化、軽量化が要請されている。このため、携帯型電子機器の筐体内に配設されるプリント配線基板には、従来から内部に半導体チップが内蔵されたフラット型パッケージを実装する代わりに、フリップチップ型の半導体装置が直接実装されたものがある。このフリップチップ型の半導体装置は、回路素子が形成された半導体基板の表面側に電極パッドが形成され、この電極パッドを外方に臨ませるようにして半導体基板表面に表面保護膜が形成され、この電極パッド上にバリアメタルが形成されてなる。このようなフリップチップ型の半導体装置は、バリアメタル上に半田バンプが形成され、この半田バンプをプリント配線基板のランド部に半田付けすることでプリント配線基板に実装される。
【０００３】
【発明が解決しようとする課題】
ところで、このフリップチップ型の半導体装置は、プリント配線基板への実装密度を更に高めるために、実装面積を小さくするとともに、薄型化を図る必要がある。
【０００４】
この種の半導体装置の薄型化は、例えば半導体基板の裏面側を薄型化することにより行われる。しかしながら、半導体基板を薄くすると、半導体基板自体が割れやすくなり、その後の取り扱いが非常に面倒になる。また、生産効率の向上を図るため半導体基板の大口径化を図る場合には、半導体基板の機械的強度を十分に確保する必要がある。
【０００５】
そこで、本発明は、全体の機械的強度を維持しつつ、全体の薄型化を図ることができる半導体装置の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明に係る半導体装置の製造方法は、上述した課題を解決すべく、回路素子が形成される半導体基板上に形成された電極部上に半田バンプを形成する工程と、半田バンプを形成した後、半導体基板の表面側を半田バンプを囲むように被覆する第１の封止樹脂膜を形成する工程と、第１の封止樹脂膜を形成した後、半導体基板の裏面側を薄型化加工する工程と、半導体基板を薄型化加工した後、半導体基板の裏面を被覆する第２の封止樹脂膜を形成する工程と、第１の封止樹脂膜と第２の封止樹脂膜とを同時に硬化する工程とを備える。
【０００９】
【発明の実施の形態】
以下、本発明が適用されたフリップチップ型の半導体装置の製造方法について図面を参照して説明する。
【００１０】
図１に示すように、このフリップチップ型の半導体装置１は、表面側に複数の回路素子が形成されたシリコン等からなる半導体基板２に、外部接続端子となるＡｌ−Ｃｕ合金等により形成された電極パッド３がスパッタリング、エッチング等により形成されている。この半導体基板２は、回路素子が形成された表面側と対向する裏面側が機械研削、エッチング等により薄型化加工され、半導体装置１の全体の薄型化を図っている。具体的に、半導体基板２は、半導体基板２の表面に形成された回路素子にダメージを与えることのない程度の厚さ、すなわち５０μｍ〜２００μｍになるまで薄型化されている。そして、回路素子が形成された半導体基板２の表面には、回路素子が形成された半導体基板２の表面を保護する表面保護膜４が形成されている。表面保護膜４は、ポリイミド膜、シリコン窒化膜等により形成されている。この表面保護膜４には、半導体基板２上に形成された電極パッド３の上部に、電極パッド３と半導体装置１が実装されるプリント配線基板のランド部との接続を図る半田バンプを設けるための開口部５が形成され、電極パッド３は、この開口部５より外方に臨まされている。
【００１１】
この開口部５には、開口部５の底面を構成する電極パッド３と接して金属多層膜６が形成されている。この金属多層膜６は、半田と電極パッド３との密着性を向上させるとともに、後述する半田バンプ７からの半田の拡散を防止するバリアメタルとして機能する。また、金属多層膜６は、半田バンプの大きさ、形状等を規制するＢＬＭ（Ball Limitting Metal）としても機能する。具体的に、この金属多層膜６は、Ｃｒ膜、Ｃｕ膜、Ａｕ膜をスパッタリング等により順次積層して形成されている。電極パッド３と接触するＣｒ膜は、主として電極パッド３との密着性を確保し、中間膜となるＣｕ膜は、主として後に金属多層膜６上に形成される半田バンプからの半田の拡散を防止し、Ａｕ膜は、Ｃｕ膜の酸化を防止する。
【００１２】
この金属多層膜６上には、半導体装置１が実装されるプリント配線基板のランド部と半田付けにより接続するための高融点半田からなる半田バンプ７が略球状に形成されている。具体的に、この半田バンプ７は、高さが５０μｍ〜１００μｍ程度となるように形成される。
【００１３】
この半田バンプ７の周囲には、エポキシ系樹脂等の樹脂材料によりなる第１の封止樹脂膜８が形成されている。この第１の封止樹脂膜８は、半田バンプ７の高さとほぼ同じ高さの膜厚を有するように形成され、多層金属膜６上に形成された略球状の半田バンプ７を補強している。また、第１の封止樹脂膜８は、半導体基板２に形成された表面保護膜４の全面に亘って形成されることで、薄型化された半導体基板２の強度補強をしている。第１の封止樹脂膜８は、表面側が研磨されることで、半田バンプ７を外方に臨ませている。そして、第１の封止樹脂膜８の表面より外方に臨まされた半田バンプ７には、プリント配線基板のランド部と接続を図るための共晶半田が取り付けられている。なお、第１の封止樹脂膜８は、厚みが半田バンプ７の高さより薄く形成して、半田バンプ７の頂部を予め外方に臨ませておいてもよい。
【００１４】
また、薄型化加工された半導体基板２の裏面側には、上述した第１の封止樹脂膜８とほぼ同じ厚みを有し、同じ樹脂材料で形成された第２の封止樹脂膜９が形成されている。この第２の封止樹脂膜９は、半導体基板２の表面側に形成された第１の封止樹脂膜８とともに、薄型化された半導体基板２の機械的強度の向上を図っている。また、この第２の封止樹脂膜９は、第１の封止樹脂膜８と同時に硬化される。具体的に、第１及び第２の封止樹脂膜８，９は、略１５０℃で３時間程度熱処理を施すことにより硬化される。半導体基板２と第１及び第２の封止樹脂膜８，９は、熱膨張率が異なり、半導体基板２には、応力ストレスが加わることになる。このとき、半導体基板２の両面には、第１及び第２の封止樹脂膜８，９が形成されている。したがって、第１及び第２の封止樹脂膜８，９は、半導体基板２のそれぞれの面側に生じる応力ストレスを打ち消すことができ、半導体基板２が熱処理により変形することを防止している。
【００１５】
また、半導体基板２の表面側には、第１の封止樹脂膜８より外方に臨まされた高融点半田により形成された半田バンプ７上に、プリント配線基板のランド部に半田付けするための共晶半田ボール１０が被着されている。共晶半田ボール１０は、半田バンプ７を構成する半田より融点の低い半田が用いられ、プリント配線基板のランド部に接続するため加熱処理を行う際、半田バンプ７が溶融しないようにしている。
【００１６】
以上のようなフリップチップ型の半導体装置１は、半導体基板２の裏面側が薄型化加工されていることから、全体の薄型化が図られている。また、この半導体装置１は、半導体基板２のそれぞれの主面側に第１及び第２の封止樹脂膜８，９が形成されていることから、第１及び第２の封止樹脂膜８，９により薄型化が図られた半導体基板２の強度補強がされ、半導体基板２の薄型化に伴う装置全体の機械的強度が落ちることを防止することができる。さらに、この半導体装置１は、半導体基板２の両側に、第１及び第２の封止樹脂膜８，９が形成されていることから、半導体基板２のそれぞれの面側に生じる応力ストレスを打ち消すことができ、第１及び第２の封止樹脂膜８，９を硬化させるときの加熱処理により半導体基板２が変形することを防止することができる。
【００１７】
次に、本発明の参考例となる以上のように構成されたフリップチップ型の半導体装置１の製造方法について、図面を参照して説明する。
【００１８】
先ず、図２に示すように、既に複数の回路素子が形成されたＳｉ等からなる半導体基板２には、外部接続端子である電極パッド３がスパッタリング、エッチング等により形成される。ここで、半導体基板２は、通常４００μｍ〜６２５μｍの基板厚を有している。次いで、半導体基板２上の全面には、回路素子が形成された表面を保護するためのポリイミド膜、シリコン窒化膜等からなる表面保護膜４が形成される。そして、表面保護膜４には、電極パッド３を外方に臨ませるための開口部５が形成される。この開口部５は、この開口部５の底面を構成する電極パッド３と半導体装置１が実装されるプリント配線基板のランド部とを接続するための接続孔として機能する。そして、この開口部５には、開口部５の底面を構成する電極パッド３と接して金属多層膜６が形成される。具体的に、この金属多層膜６は、Ｃｒ膜、Ｃｕ膜、Ａｕ膜をスパッタリング等により順次積層して形成される。
【００１９】
次いで、図３に示すように、表面保護膜４上には、全面に十分に厚いフォトレジスト膜１１が形成され、このフォトレジスト膜１１には、プリント配線基板のランド部と電極パッド３との電気的な接続を図るための半田バンプ７を形成するための開口部１２がフォトリソグラフィにより形成される。この開口部１２は、開口部１２の底面の多層金属膜６及び多層金属膜６の周囲の表面保護膜４上に、所定の大きさの半田バンプ７を立体的、例えば球状に形成するために必要な半田蒸着膜を被着できる程度の大きさに形成される。
【００２０】
次いで、図４に示すように、フォトレジスト膜１１上並びに開口部１２より外方に臨まされた表面保護膜４及び金属多層膜６上には、半田バンプ７を形成するための半田蒸着膜７ａ，７ｂが形成される。この半田蒸着膜７ａ，７ｂは、Ｐｂ及びＳｎより組成された高融点半田である。このような半田蒸着膜７ａ，７ｂは、フォトレジスト膜１１と開口部１２内の表面保護膜４及び金属多層膜６上とで分断して形成される。
【００２１】
次いで、図５に示すように、不要部分であるフォトレジスト膜１１及びフォトレジスト膜１１上に形成された半田蒸着膜７ｂは、リフトオフにより除去され、半田蒸着膜７ａのみが、開口部１２内の表面保護膜４及び金属多層膜６上に残存される。続いて、図６に示すように、半田蒸着膜７ａは、加熱されることで溶融され、金属多層膜６上には、溶融された半田の表面張力により高さが約１００μｍの略球状の半田バンプ７が形成される。
【００２２】
次いで、図７に示すように、半田バンプ７が表面側に形成された半導体基板２は、エッチング等により半導体基板２の表面に形成された回路素子にダメージを与えることがない程度の厚さまで裏面側から薄型化加工される。例えば薄型化加工前において、厚さが４００μｍ〜６２５μｍの半導体基板が、この薄型化加工により５０μｍ〜２００μｍ程度にされる。また、この薄型化加工により半導体基板２の裏面側に不可避的に形成されていた傷が除去される。
【００２３】
ここで、図８に、半導体基板２の裏面側をエッチングするスピンエッチング装置２１を示す。このスピンエッチング装置２１は、図８に示すように、プロセス室２２内で回転駆動されるウェハキャリア２３と、ウェハキャリア２３内に薬液を供給する薬液供給管２４と、プロセス室２２内に空気（窒素）を供給する空気供給管２５と、プロセス室２２内から薬液を排出する薬液排出管２６と、プロセス室２２内から空気を排出する空気排出管２７とを備える。このスピンエッチング装置２１は、ウェハキャリア２３に半導体基板２が裏返しに載置され、ウェハキャリア２３が回転駆動された状態で、プロセス室２２内に薬液供給管２４を介して薬液としてフッ酸、硝酸及び水の混合液が供給されるとともに、空気供給管２５より空気が供給される。これにより、半導体基板２の裏面には、プロセス室２２内に供給された薬液が付着し、半導体基板２の裏面に付着した薬液は、ウェハキャリア２３が回転駆動されることで遠心力により飛散し、半導体基板２の裏面は、均一にエッチングされる。
【００２４】
この場合、スピンエッチング装置２１の動作条件は、例えば次のように設定される。
【００２５】
ウェハキャリアの回転速度 ２０００ｒｐｍ
薬液組成 ＨＦ：ＨＮＯ3＝１：９
薬液供給量 ４０ ｌ／分
エッチング後の
半導体基板の基板厚 １２５μｍ（削り代 約５００μｍ）
スピンエッチング装置２１は、以上のような動作条件により、半導体基板２のエッチング処理を行ったところ、これまでの様々な工程で不可避的に形成された半導体基板２の裏面側に形成された傷が除去されるとともに、半導体基板２を所定の厚さに薄くすることができる。
【００２６】
次いで、図９に示すように、半導体基板２の表面側に形成された表面保護膜４上には、半田バンプ７を囲むようにして、エポキシ樹脂等の樹脂材料により形成される液状封止樹脂がスピンコーティングされる。この後、液状封止樹脂は、約１００℃で１時間程度予備加熱をすることで、半田バンプ７と同じ高さ、すなわち１００μｍの第１の封止樹脂膜８を形成する。この第１の封止樹脂膜８は、半導体基板２の表面側を保護するとともに、前工程において、薄型化された半導体基板２の強度補強をする。
【００２７】
なお、半導体基板２を薄型化加工するに際しては、上述したスピンエッチング装置２１によりエッチングするほか、機械研削（グラインド）、化学的機械研磨（ケミカルメカニカルポリッシュ）、プラズマ処理装置を用いたドライエッチング等によって行っても良い。
【００２８】
次いで、半導体基板２の裏面側には、半導体基板２の表面側の第１の封止樹脂膜８と同じ材料、すなわちエポキシ樹脂等の樹脂材料よりなる液状封止樹脂がスピンコーティングされる。この後、液状封止樹脂は、約１５０℃で３時間程度加熱処理がなされることで、半導体基板２の表面側に形成された第１の封止樹脂膜８とともに完全に硬化され、第１の封止樹脂膜８と同じ厚さの第２の封止樹脂膜９が形成される。この第２の封止樹脂膜９は、半導体基板２の表面側に形成された第１の封止樹脂膜８とともに、薄型化された半導体基板２の機械的強度の向上を図っているとともに、前工程において、裏面側がエッチングされた半導体基板２の裏面側に新たな傷が付かないように、半導体基板２の裏面を保護している。さらに、この第２の封止樹脂膜９は、第１の封止樹脂膜８と同時に同時に硬化される。半導体基板２と第１及び第２の封止樹脂膜８，９は、熱膨張率が異なり、半導体基板２には、応力ストレスが加わることになる。このとき、半導体基板２の裏面側には、表面側に形成された第１の封止樹脂膜８と同じ材料で形成され、同じ厚さの第２の封止樹脂膜９が形成されていることから、第１及び第２の封止樹脂膜８，９を形成するための加熱処理の際、第１及び第２の封止樹脂膜８，９は、半導体基板２のそれぞれの面側に生じる応力ストレスを打ち消すことができ、半導体基板２が熱処理により変形することを防止することができる。
【００２９】
そして、図９中点線で示すように、半導体基板２の表面側に形成された第１の封止樹脂膜８は、半田バンプ７の一部を外方に臨ませるため、表面が研磨される。ここで、図１０に、第１の封止樹脂膜８の表面を研磨する研磨装置３１を示す。この研磨装置３１は、図１０に示すように、回転軸３２ににより回転駆動される定盤３３と、定盤３３の上面に貼り付けられた研磨布３４と、半導体基板２を支持しながら回転駆動するウェハキャリア３５と、定盤３３上に研磨溶剤を滴下するノズル３６とを備える。そして、研磨装置３１は、ウェハキャリア３５に半導体基板２を第１の封止樹脂膜８を定盤３３に貼り付けられた研磨布３４に対向させるように取り付け、第１の封止樹脂膜８を研磨布３４に押圧しながら半導体基板２を回転駆動することで、第１の封止樹脂膜８を所定量研磨する。これにより、第１の封止樹脂膜８の表面側の一部及び半田バンプ７の頂部側が所定量研磨され、第１の封止樹脂膜８の表面からは、半田バンプ７の一部が外方に臨まされる。
【００３０】
この後、第１の封止樹脂膜８より外方に臨まされた高融点半田により形成された半田バンプ７上には、図１に示すように、プリント配線基板のランド部に半田付けするための共晶半田ボール１０が被着形成される。この共晶半田ボール１０は、半田バンプ７を構成する半田より融点の低い半田が用いられ、プリント配線基板のランド部に接続するため加熱処理を行う際、半田バンプ７が溶融しないようにしている。この共晶半田ボール１０は、スクリーン印刷等により半田バンプ７上に共晶半田膜を形成し、この共晶半田膜を半田バンプ７を構成する高融点半田の融点より低温で加熱処理し溶融することで、表面張力により略球状に形成されるとともに、半田バンプ７と接続される。
【００３１】
この後、半田バンプ７や第１及び第２の封止樹脂膜８，９等が形成された半導体基板２は、ＩＣ毎にチップ状にダイシング等により切り出され、図１に示すような半導体装置１が形成される。
【００３２】
以上のような半導体装置１の製造方法によれば、半導体基板２の裏面側が薄型化加工がなされた後、先ず半導体基板２の表面側に予備加熱されることで、第１の封止樹脂膜８が形成され、続いて、半導体基板２の裏面側に第２の封止樹脂膜９を形成するための液状封止樹脂がスピンコーティングされ、この後、高熱で第１及び第２の封止樹脂膜８，９は、同時に加熱硬化される。したがって、半導体基板２と第１及び第２の封止樹脂膜８，９は、熱膨張率が異なり、半導体基板２には、応力ストレスが加わることになるが、半導体基板２の両面には、第１の封止樹脂膜８及び第２の封止樹脂膜９が形成されていることから、第１及び第２の封止樹脂膜８，９を硬化するための加熱処理の際、第１及び第２の封止樹脂膜８，９は、半導体基板２のそれぞれの面側に生じる応力ストレスを打ち消すことができ、半導体基板２が熱処理により変形することを防止することができる。
【００３３】
次に、本発明が適用された半導体装置１の製造方法について説明する。なお、図２から図６に示した半田バンプ７を半導体基板２上に形成するまでの工程は、上述した製造方法と同一であるため詳細は省略する。上述した半導体装置１の製造方法は、半導体基板２の薄型化を図った後、表面側に第１の封止樹脂膜８を形成し、裏面側に第２の封止樹脂膜９を形成したものであるが、以下に説明する半導体装置１の製造方法は、半導体基板２の表面側に液状封止樹脂８ａを塗布し、流動性を抑える程度に硬化させた後に、半導体基板２の薄型化を図り、この後に、半導体基板２の裏面側に液状封止樹脂を塗布し、続いて加熱処理することで第１及び第２の封止樹脂膜８，９を同時に形成することを特徴とする。
【００３４】
すなわち、回路素子が形成された半導体基板２上に電極パッド３が形成され、次いで、半導体基板２上に表面保護膜４が形成され、次いで、電極パッド３を外方に臨ませる表面保護膜４に形成された開口部５に多層金属膜６が形成され、この多層金属膜６上に半田バンプ７が形成されると、図１１に示すように、半導体基板２の表面側に形成された表面保護膜４上には、半田バンプ７を囲むようにして、エポキシ樹脂等の樹脂材料により形成される液状封止樹脂８ａがスピンコーティングされる。この後、液状封止樹脂８ａは、予備加熱がなされ、流動性を抑える程度に硬化される。
【００３５】
次いで、図１２に示すように、表面側に液状封止樹脂８ａが塗布された半導体基板２は、例えば図８に示すスピンエッチング装置２１により半導体基板２の表面に形成された回路素子にダメージを与えることがない程度の厚さまで薄型化される。また、このエッチングにより半導体基板２の裏面側は、不可避的に形成されていた傷が除去される。
【００３６】
次いで、図１２及び図１３に示すように、半導体基板２の裏面側には、半導体基板２の表面側の第１の封止樹脂膜８と同じ材料、すなわちエポキシ樹脂等の樹脂材料よりなる液状封止樹脂がスピンコーティングされる。この後、液状封止樹脂は、約１５０℃で３時間程度加熱処理がなされることで、半導体基板２の表面側に形成された第１の封止樹脂膜８とともに硬化され、第１の封止樹脂膜８と同じ厚さの第２の封止樹脂膜９が形成される。
【００３７】
そして、上述した図９に示すように、半導体基板２の表面側に形成された第１の封止樹脂膜８は、半田バンプ７の一部を外方に臨ませるため、表面が研磨される。この後、第１の封止樹脂膜８より外方に臨まされた高融点半田により形成された半田バンプ７上には、図１に示すように、プリント配線基板のランド部に半田付けするための共晶半田ボール１０が被着形成される。続いて、半田バンプ７や第１及び第２の封止樹脂膜８，９等が形成された半導体基板２は、ＩＣ毎にチップ状にダイシング等により切り出され、図１に示すような半導体装置１が形成される。
【００３８】
以上のような半導体装置１の製造方法によれば、半田バンプ７が形成された後、先ず半田バンプ７の周囲に液状封止樹脂８ａが塗布され、流動性が抑えられる程度に硬化された後、半導体基板２の薄型化加工が施される。したがって、半導体基板２の薄型化加工を行うとき、半田バンプ７は、液状封止樹脂８ａにより保護され、汚損することが防止される。
【００３９】
以上のような製造方法により製造された半導体装置１は、次のようにプリント配線基板に実装される。すなわち、図１４に示すように、フリップチップ型の半導体装置１は、プリント配線基板１６の接点部となるランド部１７に、半田バンプ７上に形成された共晶半田ボール１０が対向される。ここで、プリント配線基板１６は、Ｃｕ等で形成されたランド部１７を除く表面が半田レジスト１８に被覆されているとともに、ランド部１７上に、半導体装置１の共晶半田ボール１０と同じ共晶半田１９がプリコートされている。そして、図１４及び図１５に示すように、半導体装置１がプリント配線基板１６に近接する方向に移動され、リフロー工程により、半導体装置１側の共晶半田ボール１０とプリント配線基板１６側の共晶半田１９がともに溶融され、接合される。
【００４０】
かくして、半導体装置１は、プリント配線基板１６の所定位置に実装される。半導体装置１の共晶半田ボール１０とプリント配線基板１６のランド部１７上に被着された共晶半田１９とは、同じ半田材料で形成されていることから、互いに良く馴染み、確実に半田接合することができる。また、半導体基板２が薄型加工された半導体装置１がプリント配線基板１６に実装されることから、半導体装置１が実装されたプリント配線基板１６は、小型化、軽量化される。したがって、電子機器の小型化軽量化を図ることができる。
【００４１】
なお、半導体装置１のプリント配線基板１６への実装方法としては、Ａｕスタッドバンプ、異方性導電膜、導電性ペースト等の接合手段を用いるようにしても良い。
【００４３】
【発明の効果】
本発明に係る半導体装置の製造方法によれば、半導体基板と第１及び第２の封止樹脂膜は、熱膨張率が異なり、半導体基板には、第１及び第２の封止樹脂膜を硬化させるときの加熱処理、半田付け時の熱等により応力ストレスが加わることになるが、半導体基板の裏面側には、表面側に形成された第１の封止樹脂膜８と同じ材料で形成され、同じ厚さの第２の封止樹脂膜９が形成されていることから、第１及び第２の封止樹脂膜は、半導体基板のそれぞれの面側に生じる応力ストレスを打ち消すことができ、半導体基板が熱処理により変形し破損することを防止することができる。
【００４４】
加えて、本発明に係る半導体装置の製造方法によれば、半田バンプが形成された後、先ず半田バンプ７の周囲に第１の封止樹脂膜が形成され、この後、半導体基板２の薄型化加工が行われることから、半田バンプは、第１の封止樹脂膜により保護され、汚損することが防止される。
【図面の簡単な説明】
【図１】本発明が適用されたフリップチップ型の半導体装置の要部断面図である。
【図２】半導体基板上に電極パッドとバリアメタル膜が形成された状態を示す要部断面図である。
【図３】フォトレジスト膜にバリアメタル上に半田蒸着膜を形成するための開口部が形成された状態を示す要部断面図である。
【図４】フォトレジスト膜及び開口部内に半田蒸着膜が被着された状態を示す要部断面図である。
【図５】半導体基板表面に形成された表面保護膜上に形成されたフォトレジスト膜が除去され、バリアメタル膜上に半田蒸着膜が残存した状態を示す要部断面図である。
【図６】バリアメタル上に半田バンプが形成された状態を示す要部断面図である。
【図７】半導体基板の裏面側が薄型化加工された状態を示す要部断面図である。
【図８】半導体基板の裏面側を薄型化加工するためのスピンエッチング装置の一部切り欠き斜視図である。
【図９】半導体基板の表面側と裏面側に封止樹脂膜が形成された状態を示す要部断面図である。
【図１０】半導体基板の表面側に形成された封止樹脂膜の表面を除去する研磨装置の側面図である。
【図１１】半導体装置の製造方法の他の例を示し、薄型化加工されていない半導体基板の表面側に封止樹脂膜が形成された状態を示す要部断面図である。
【図１２】半導体装置の製造方法の他の例を示し、表面側に封止樹脂膜が形成された半導体基板の裏面側が薄型化加工された状態を示す要部断面図である。
【図１３】半導体装置の製造方法の他の例を示し、半導体基板の表面側と裏面側の両側に封止樹脂膜が形成された状態を示す要部断面図である。
【図１４】半導体装置をプリント配線基板に実装する直前の状態を示す要部断面図である。
【図１５】半導体装置がプリント配線基板に実装された状態を示す要部断面図である。
【符号の説明】
１ 半導体装置、２ 半導体基板、３ 電極パッド、４ 表面保護膜、５ 開口部、６ 金属多層膜、７ 半田バンプ、８ 第１の封止樹脂膜、９ 第２の封止樹脂膜、１０ 共晶半田ボール、１１ フォトレジスト膜、１２ 開口部、１６プリント配線基板、１７ ランド部、１８ 半田レジスト、１９ 共晶半田、２１ スピンエッチング装置、３１、研磨装置
Claims (1)
- 回路素子が形成される半導体基板上に形成された電極部上に半田バンプを形成する工程と、
上記半田バンプを形成した後、上記半導体基板の表面側を上記半田バンプを囲むように被覆する第１の封止樹脂膜を形成する工程と、
上記第１の封止樹脂膜を形成した後、上記半導体基板の裏面側を薄型化加工する工程と、
上記半導体基板を薄型化加工した後、上記半導体基板の裏面を被覆する第２の封止樹脂膜を形成する工程と、
上記第１の封止樹脂膜と上記第２の封止樹脂膜とを同時に硬化する工程とを備える半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23005099A JP4211149B2 (ja) | 1999-08-16 | 1999-08-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23005099A JP4211149B2 (ja) | 1999-08-16 | 1999-08-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001053200A JP2001053200A (ja) | 2001-02-23 |
| JP4211149B2 true JP4211149B2 (ja) | 2009-01-21 |
Family
ID=16901787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23005099A Expired - Fee Related JP4211149B2 (ja) | 1999-08-16 | 1999-08-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4211149B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7112524B2 (en) * | 2003-09-29 | 2006-09-26 | Phoenix Precision Technology Corporation | Substrate for pre-soldering material and fabrication method thereof |
| JP6456232B2 (ja) | 2015-04-30 | 2019-01-23 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
1999
- 1999-08-16 JP JP23005099A patent/JP4211149B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001053200A (ja) | 2001-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4547728B2 (ja) | 半導体装置及びその製造方法 | |
| US6504241B1 (en) | Stackable semiconductor device and method for manufacturing the same | |
| JP4343286B2 (ja) | 半導体装置の製造方法 | |
| JP3975569B2 (ja) | 実装基板及びその製造方法 | |
| US9269602B2 (en) | Fabrication method of wafer level semiconductor package and fabrication method of wafer level packaging substrate | |
| US20040245623A1 (en) | Semiconductor device, circuit substrate and electronic instrument | |
| JP3450238B2 (ja) | 半導体装置及びその製造方法 | |
| US20060278991A1 (en) | Stack circuit member and method | |
| JP2001144204A (ja) | 半導体装置及びその製造方法 | |
| JP2019535135A (ja) | ウェーハレベルパッケージおよび方法 | |
| JP2004140037A (ja) | 半導体装置、及びその製造方法 | |
| JP2003051580A (ja) | 半導体装置及びその製造方法 | |
| JP2011129767A (ja) | 半導体装置の製造方法 | |
| US6830999B2 (en) | Method of fabricating flip chip semiconductor device utilizing polymer layer for reducing thermal expansion coefficient differential | |
| JP2001338932A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US6426283B1 (en) | Method for bumping and backlapping a semiconductor wafer | |
| JP2002110714A (ja) | チップ集積ボード及びその製造方法、チップ状電子部品及びその製造方法、電子機器及びその製造方法 | |
| JP2000340736A (ja) | 半導体装置及びその実装構造、並びにこれらの製造方法 | |
| JP4211149B2 (ja) | 半導体装置の製造方法 | |
| JP2000138260A (ja) | 半導体装置の製造方法 | |
| JPH11145173A (ja) | 半導体装置の製造方法 | |
| JP4119740B2 (ja) | 半導体装置の製造方法 | |
| JP2004241673A (ja) | 半導体装置、電子機器および半導体装置の製造方法 | |
| JP4103255B2 (ja) | 半導体デバイスチップ及び半導体デバイスの製造方法 | |
| JP3975592B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060302 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080708 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080901 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081007 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081020 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |