JPH0437139A - 金属突起電極の形成方法 - Google Patents

金属突起電極の形成方法

Info

Publication number
JPH0437139A
JPH0437139A JP14502690A JP14502690A JPH0437139A JP H0437139 A JPH0437139 A JP H0437139A JP 14502690 A JP14502690 A JP 14502690A JP 14502690 A JP14502690 A JP 14502690A JP H0437139 A JPH0437139 A JP H0437139A
Authority
JP
Japan
Prior art keywords
layer
plating
forming
metal
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14502690A
Other languages
English (en)
Other versions
JP2946644B2 (ja
Inventor
Yusuke Watanabe
雄介 渡辺
Hiroshi Takei
宏 武井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP14502690A priority Critical patent/JP2946644B2/ja
Publication of JPH0437139A publication Critical patent/JPH0437139A/ja
Application granted granted Critical
Publication of JP2946644B2 publication Critical patent/JP2946644B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、金属突起電極の形成方法に関し、特にフリッ
プチップIC等の金属突起電極の形成方法に関する。
[従来技術] 従来、例えばフリップチップICの金属突起電極(よ 
第5図の工程Aに示す様に、レジスト塗布。
露光・現像 Cuバンプメッキ、レジスト剥胤Cr /
 Cuエツチング、はんだ形成等の工程を経て、シリコ
ンチップP1上に形成されたCuバンプP2の上に、は
んだ印刷によってはんだバンプP3を設けることによっ
て形成されていたところが、この方法で1友 金属突起
電極の微細化に伴ってはんだ印刷が困難になるため、第
5図の工程Bに示す様な、はんだメッキ方法による金属
突起電極の形成方法が考えられち この金属突起電極形
成の手順は下記の要領で行われる。
■シリコンウェハ内にトランジスタ、ダイオード、抵抗
等の素子を形成する。
■素子が形成されたシリコンチップP4上に、熱酸化膜
P5を形成し、更にその上にAQ配線P6を施して各々
の素子を結線する。
■素子を保護するために、素子上にパッシベ−ジョン膜
P7を形成する。
■金属突起電極を形成する位置1;Cr膜及びCu膜P
8の蒸着を行う。
■フィルム状のレジストP9でラミネートする。
或は液状のレジストP9を塗布する。 (レジスト形成
工程) ■露光及び現像を行って、スルーホールPIOを形成す
る(露光・現像工程)。
■Cuメッキを施して、CuバンプpHを形成する(C
uバンプメッキ工程)。
■レジスト層9を剥離せずに、そのままはんだメッキを
施してはんだメッキ層P12を形成する(はんだメッキ
工程)。
■レジスト層9を、剥離する(レジスト剥離工程)。
(:DCr/Cuエツチングを行い、はんだメッキ層P
12をリフローさせて金属突起電極を形成する(はんだ
形成工程)。
[発明が解決しようとする課題] しかしながら、この後者の技術でも、金属突起電極をよ
り微細化する場合(例えばバンブ径が1100ji程度
)に(よ好適に微細な金属突起電極を形成できないとい
う問題があった つまり、金属突起電極を微細化した場合にも、第6図に
示す様に、電気的接合の信頼性の点から、また基板とチ
ップの間に補強用の樹脂を充填する必要があるため、所
定のはんだ量(はんだ高さ)が必要とされている。従っ
て、第7図(A)に示す様(:、従来のCuバンプP1
]上にはんだメッキ層P12を形成する方法で(表 フ
ィルム状のレジスト29表面にオーバーハングするはん
だ量が多くなって、レジストP9が剥離しにくくなると
いう問題が生じていた。
また、オーバーハングするはんだ量があまり多くなると
、はんだメッキ層P12にレジストP9が残留するいわ
ゆるレジスト残りが生じるという問題があった。
尚、この様な問題(表 第7図(B)に示す様に液状の
レジストP9の場合にも生じ、同様に微細な金属突起電
極を形成する上での障害となってい本発明(よ前記課題
を解決して、好適に微細な電極を形成できる金属突起電
極の形成方法を提供することを目的とする。
[課題を解決するための手段] かかる課題を解決するための本発明(よ素子が形成され
たチップの表面に保護膜及びメッキ下地金属膜を形成し
た後に、該メッキ下地金属膜上に金属突起電極を形成す
る方法において、前記保護膜及びメッキ下地金属層を覆
ってメッキ金属層を形成し、次いで該メッキ金属層を覆
ってレジスト層を形成し、更に前記メッキ下地金属膜の
上方の前記レジスト層を除去してスルーホールを形成し
、次に該スルーホールにはんだ層を形成し、その後前記
レジスト層を剥離し、次いで前記保護膜の上方のメッキ
金属層を除去することを特徴とする金属突起電極の形成
方法を要旨とする。
[作用] 本発明で(衣 ます、素子が形成されたチップの表面に
保護膜及びメッキ下地金属膜を形成し、この保護膜及び
メッキ下地金属層を覆ってメッキ金属層を形成すること
により、金属突起電極の軸となる部分が形成される。次
に、メッキ金属層を覆ってレジスト層を形成し、このレ
ジスト層のうちメッキ下地金属膜の上方部分を除去する
ことによって、メッキ金属層に達するスルーホールが形
成される そして、このスルーホールに充填する様にはんだ層を形
成することによって、金属突起電極となるメッキ金属層
の上部にはんだ層が形成されることになる。その後レジ
スト層の残りの部分を剥離し、次いで保護膜の上方のメ
ッキ金属層を除去することによって、メッキ下地金属膜
上のメッキ金属層及びその上部のはんだ層が残される。
この様にして、はんだ層を上部に備えたメッキ金属層が
形成さね、後の加工によってはんだ層がリフローされて
金属突起電極が完成される。
[実施例] 以下、本発明の実施例を図面に基づいて説明する。第1
図は本実施例の微細な金属突起電極]の形成方法を工程
順に示し、第2図は形成された金属突起電極(はんだリ
フロー前の金属突起電極)1の断面を示している。尚、
第1図において(良木実施例の特徴部分である工程v〜
工程X11のみを図示する。
(拡散工程)・・・1 まず、拡散工程にて、シリコンウェハ内1:、トランジ
スタ、ダイオード、抵抗等の素子を形成することにより
、第2図のシリコンチップ2を製造する。
(AQ結線工程)・・・11 次1:、そのシリコンチップ2上1ミ熱酸化膜(SiO
2) 3を形成し、更に熱酸化膜3の表面1:、蒸着に
よってAQ配線4を形成して、各素子の結線を行う。
(保護膜形成工程)・・・111 その後、シリコンチップ2上の素子を保護する目的で、
金属突起電極1を形成する部分を除いて、素子の上部全
体をガラス質のパッシベーション膜5で覆う。
(メッキ下地工程)・・・1v 更1:、金属突起電極1を形成する部分に露出するAQ
配線4上に、メッキ下地金属であるCr膜6を蒸着によ
って形成し、更にこのCr膜6上にCu膜7も蒸着によ
って形成する。尚、前記Cr膜6に代えて、はんだ中の
Snの拡散を防止できる例えばTi膜やMo膜等を形成
してもよく、また前記Cu膜7に代えてAu膜等を形成
してもよし\。
以下に第1図に示す本実施例の特徴部分を説明する。
(全面Cuメッキ工程)・・・V 前記Cu膜6及びパッシベーション膜5の表面全体を覆
って、所望の厚さ(例えば約30um)のCuメッキを
施して、後に金属突起電極1の軸の部分となるCuメッ
キ層8を形成する。
(レジストラミネート工程)・・・v1次いで、前記C
uメッキ層8の上(ミ所望の厚さ(例えば50μm)の
フィルムレジストを、2゜5〜4. 0 kg/ cm
2の正方 90〜130℃の温度で全面に貼り付けてラ
ミネートして、レジスト層9を形成する。
(露光・現像工程)・・・■1 その後、半導体露光装置(アライナ−)を用いて、金属
突起電極1を形成する部分のレジスト層9を露光し、そ
の後現像処理を行う。それによって、露光した部分のレ
ジスト層9を除去して、Cuメッキ層8に達するスルー
ホール10を形成する。
(はんだメッキ工程)・・・■ 更に、このスルーホール10にはんだメッキを行って、
はんだメッキ層1]を形成する。この時、はんだメッキ
層11はレジスト層9の上に若干オーバーハングする。
(レジスト剥離工程)・・・1x 次に、前記レジスト層9の残り全てを、Cuメッキ層8
の上から剥離して除去する。これによって、平らなCu
メッキ層8上1ミオ−バーハング12を備えた柱状のは
んだメッキ層]]が突出することになる。
(厚膜Cuエツチング工程)・・・X その後、前記はんだメッキ層1]をレジストとして、厚
膜Cuエツチングを行い、・Cuメッキ層8及びCu膜
7を除去して、後に金属突起電極1の軸となるCuバン
ブ14を形成する。つまりCUバンブ14以外のCuメ
ッキ層8及びCu膜7の部分を除去して、Cr膜6を露
出させる。
この場合、使用するエツチング液(Cuエツチング液)
(表  はんだメッキ層12をエツチングすることなく
Cuメッキ層14及びCu膜7のみをエツチングする溶
斉1例えば塩化テトラアンミン銅(11)液等を使用す
る。
(Crエツチング工程)・・・×1 そして、このCuエツチング後に、Cr膜6のみエツチ
ング可能な液(例えば(株)メルテックス エンストリ
ップCR−5)を使用して、Cr膜6のエツチングを行
う。
(はんだリフロー工程)・・・X11 最後に、Cuバンプ]4上のはんだメッキ層]2を加熱
し、軟化させてリフローさせ、所望の微細な金属突起電
極]を完成する。
この様に、本実施例で(、t、Cu膜7の表面にレジス
ト層9を形成するのではなく、まず、厚膜のCuメッキ
層8を形成し、そのCuメッキ層8の上面にレジスト層
9を形成した後に、はんだメッキ層12を形成し、更に
エツチング等を施してCuメッキ層8等を除去すること
によって、金属突起電極1を形成するので、第3図に示
すような微細な金属突起電極1を容易に形成できる。
つまり、予め金属突起電極1の軸となるCuバンプ]4
を、厚膜のCuメッキによって形成するので、レジスト
層9の厚さに相当する十分なはんだの高さを設定できる
。即ち、多くのはんだ量をCuバンプ]4上に保持でき
る。従って、金属突起電極1が微細化しても、電気的接
合及び樹脂の充填のため1こ必要なはんだ晋を確保する
ことができるので、レジスト層9にオーバーハングする
はんだ量が少なくて済み、レジスト層9が剥離し易くな
る。
更に、オーバーハングするはんだ量が少なくなるので、
はんだメッキ層1]にレジスト残りが生じにくくなる。
その結果、金属突起電極1の一層の微細化が可能になる
次に、他の実施例について、第4図に基づいて説明する
前記実施例で(表 レジスト層9としてフィルムレジス
トを使用したが、本実施例の金属突起電極20で(よ 
それに代えて通常のネガ型液状レジスト21を使用し、
Cuメッキ層22からなるCuバンプ23の上に所定の
厚さ(例えば3〜5μm)に塗布する。
この様に、液状レジスト21を使用して金属突起電極2
0を形成しても、微少な金属突起電極20を容易に形成
することができる。
尚、液状レジスト21と使用した場合には、般にフィル
ムレジストと比較して薄いので、オーバーハング量はや
や多くなるが、上述した様に、Cuメッキ層22を形成
してからスルーホール24にはんだメッキ層25を形成
するので、十分なよんだ高さを容易に確保できるという
利点がある。
[発明の効果] 以上詳述した様に、本発明では、Cuメッキ層を形成し
、そのCuメッキ層の上面にレジスト層を形成し、更に
はんだメッキ層を形成して、エツチング等を施して金属
突起電極を形成する。それによって、微細な電極上部に
多くのはんだ量を確保できるので、レジスト層にオーバ
ーハングするはんだ量が少なくて済み、従って、レジス
ト層が剥離し易くなるとともに、はんだメッキ層にレジ
スト残りが生じにくくなる。その結果、金属突起電極の
一層の微細化が可能になる。
【図面の簡単な説明】
第1図は本発明の実施例の金属突起電極の形成方法を示
す工程図、第2図は金属突起電極を示す断面図、第3図
は金属突起電極の斜視図、第4図は他の実施例の金属突
起電極を示す断面図、第5図は従来の金属突起電極の形
成方法を示す工程図、第6図はチップの接合を示す説明
図、第7図は従来の金属突起電極を示す断面図である。 1.2 8.2 9.2 12゜ 0・・・金属突起電極(電極) 2・・・Cuメッキ層 ]・・・レジスト層 25・・はんだメッキ層

Claims (1)

  1. 【特許請求の範囲】 1 素子が形成されたチップの表面に保護膜及びメッキ
    下地金属膜を形成した後に、該メッキ下地金属膜上に金
    属突起電極を形成する方法において、 前記保護膜及びメッキ下地金属層を覆ってメッキ金属層
    を形成し、次いで該メッキ金属層を覆ってレジスト層を
    形成し、更に前記メッキ下地金属膜の上方の前記レジス
    ト層を除去してスルーホールを形成し、次に該スルーホ
    ールにはんだ層を形成し、その後前記レジスト層を剥離
    し、次いで前記保護膜の上方のメッキ金属層を除去する
    ことを特徴とする金属突起電極の形成方法。
JP14502690A 1990-06-01 1990-06-01 金属突起電極の形成方法 Expired - Fee Related JP2946644B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14502690A JP2946644B2 (ja) 1990-06-01 1990-06-01 金属突起電極の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14502690A JP2946644B2 (ja) 1990-06-01 1990-06-01 金属突起電極の形成方法

Publications (2)

Publication Number Publication Date
JPH0437139A true JPH0437139A (ja) 1992-02-07
JP2946644B2 JP2946644B2 (ja) 1999-09-06

Family

ID=15375707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14502690A Expired - Fee Related JP2946644B2 (ja) 1990-06-01 1990-06-01 金属突起電極の形成方法

Country Status (1)

Country Link
JP (1) JP2946644B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001082375A2 (en) * 2000-04-27 2001-11-01 Focus Interconnect Technology Corporation Improved pillar connections for semiconductor chips and method of manufacture
US6592019B2 (en) 2000-04-27 2003-07-15 Advanpack Solutions Pte. Ltd Pillar connections for semiconductor chips and method of manufacture

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001082375A2 (en) * 2000-04-27 2001-11-01 Focus Interconnect Technology Corporation Improved pillar connections for semiconductor chips and method of manufacture
WO2001082375A3 (en) * 2000-04-27 2002-04-04 Focus Interconnect Technology Improved pillar connections for semiconductor chips and method of manufacture
US6578754B1 (en) 2000-04-27 2003-06-17 Advanpack Solutions Pte. Ltd. Pillar connections for semiconductor chips and method of manufacture
US6592019B2 (en) 2000-04-27 2003-07-15 Advanpack Solutions Pte. Ltd Pillar connections for semiconductor chips and method of manufacture
US6681982B2 (en) 2000-04-27 2004-01-27 Advanpak Solutions Pte. Ltd. Pillar connections for semiconductor chips and method of manufacture

Also Published As

Publication number Publication date
JP2946644B2 (ja) 1999-09-06

Similar Documents

Publication Publication Date Title
EP1032030B1 (en) Flip chip bump bonding
KR100786163B1 (ko) 반도체 장치 및 그 제조 방법
EP0469216A1 (en) Method of forming metal contact pads and terminals on semiconductor chips
US6583039B2 (en) Method of forming a bump on a copper pad
GB2268108A (en) Electrical interconnection substrate with both wire bond and solder contacts, and fabrication method.
TW200301945A (en) Method of wafer level package using elastomeric electroplating mask
KR100510543B1 (ko) 표면 결함이 제거된 범프 형성 방법
JP2001068495A (ja) 半導体装置及びその製造方法
US6649507B1 (en) Dual layer photoresist method for fabricating a mushroom bumping plating structure
EP2040294B1 (en) Method of manufacturing a semiconductor device
JPH07201864A (ja) 突起電極形成方法
US7981724B2 (en) Manufacturing method for semiconductor device embedded substrate
US7915078B2 (en) Manufacturing method for semiconductor device embedded substrate
JP2005535122A (ja) 感温電気デバイスの高密度相互接続
JPH0437139A (ja) 金属突起電極の形成方法
JPH11145174A (ja) 半導体装置およびその製造方法
TW525284B (en) Bump process
JP7347440B2 (ja) 半導体パッケージ用配線基板の製造方法
JP2007123578A (ja) 半導体装置及びその製造方法
TW577158B (en) Method for forming UBM pads and bumps on wafer
JP4440494B2 (ja) 半導体装置の製造方法
US7985619B2 (en) Manufacturing method for semiconductor device embedded substrate
JP2004072043A (ja) 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法
KR950003517B1 (ko) 반도체 소자의 솔더 범프 형성방법
JP3326779B2 (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees