KR101118348B1 - 범프 형성용 2층 적층막, 및 범프 형성 방법 - Google Patents

범프 형성용 2층 적층막, 및 범프 형성 방법 Download PDF

Info

Publication number
KR101118348B1
KR101118348B1 KR1020067019309A KR20067019309A KR101118348B1 KR 101118348 B1 KR101118348 B1 KR 101118348B1 KR 1020067019309 A KR1020067019309 A KR 1020067019309A KR 20067019309 A KR20067019309 A KR 20067019309A KR 101118348 B1 KR101118348 B1 KR 101118348B1
Authority
KR
South Korea
Prior art keywords
bump
laminated film
forming
upper layer
layer
Prior art date
Application number
KR1020067019309A
Other languages
English (en)
Other versions
KR20060129487A (ko
Inventor
히로꼬 사까이
마사루 오따
가쯔미 이노마따
신-이찌로 이와나가
Original Assignee
제이에스알 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이에스알 가부시끼가이샤 filed Critical 제이에스알 가부시끼가이샤
Publication of KR20060129487A publication Critical patent/KR20060129487A/ko
Application granted granted Critical
Publication of KR101118348B1 publication Critical patent/KR101118348B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/027—Non-macromolecular photopolymerisable compounds having carbon-to-carbon double bonds, e.g. ethylenic compounds
    • G03F7/032—Non-macromolecular photopolymerisable compounds having carbon-to-carbon double bonds, e.g. ethylenic compounds with binders
    • G03F7/033—Non-macromolecular photopolymerisable compounds having carbon-to-carbon double bonds, e.g. ethylenic compounds with binders the binders being polymers obtained by reactions only involving carbon-to-carbon unsaturated bonds, e.g. vinyl polymers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/038—Macromolecular compounds which are rendered insoluble or differentially wettable
    • G03F7/0382—Macromolecular compounds which are rendered insoluble or differentially wettable the macromolecular compound being present in a chemically amplified negative photoresist composition
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11474—Multilayer masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0577—Double layer of resist having the same pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31855—Of addition polymer from unsaturated monomers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Materials For Photolithography (AREA)
  • Paints Or Removers (AREA)

Abstract

본 발명은 특정한 구조 단위를 갖는 중합체 (A) 및 유기 용매 (B)를 함유하는 조성물을 범프 형성용 2층 적층막의 하층으로서 사용하는 것을 특징으로 하는 범프 형성용 네가티브형 감방사선성 2층 적층막 및, 상기 적층막을 사용한 범프의 형성 방법에 관한 발명이다. 이와 같은 본 발명에 의해, 땜납 페이스트의 인쇄성 및 패턴 형상이 우수하고 기판으로부터의 박리도 용이한 범프 형성용 네가티브형 감방사선성 2층 적층판, 및 이를 사용한 범프의 제조 방법을 제공할 수 있다.
감방사선성 2층 적층막, 범프, WL-CSP

Description

범프 형성용 2층 적층막, 및 범프 형성 방법 {BILAYER LAMINATED FILM FOR BUMP FORMATION AND METHOD OF BUMP FORMATION}
본 발명은 다층 인쇄 배선판에 IC칩을 실장할 때에 사용되는 땜납 범프 등의 저융점 금속 범프의 형성 방법, 및 상기 형성 방법에 바람직하게 사용되는 2층 적층막에 관한 발명이다.
IC칩 등을 실장하기 위해서 땜납 범프 등의 저융점 금속 범프를 형성하는 것으로는 IC칩측에 형성하는 경우와 다층 인쇄 기판측에 형성하는 경우가 있다.
IC칩측에 범프를 형성하는 예로서 BGA(Ball Grid Array)가 있지만, 이는 일반적으로는 IC칩이 패키지 기판에 이미 탑재된 형태를 가리킨다.
최근 고밀도화 실장의 한 형태로 WL-CSP(wafer level-chip size packaging)라 불리는 기술이 있다. 이 WL-CSP는 1장의 웨이퍼에 IC칩의 회로를 복수개 형성하고, 웨이퍼의 상태에서 일괄적으로 전극 형성, 패키징, 또는 번-인(burn-in) 테스트까지 실시한 후에, IC칩을 패키지로서 절단하는 기술이다.
WL-CSP에서 일괄적으로 전극 형성을 행하는 기술로는 전해 도금법, 금속 페이스트를 매립한 후 리플로우하는 방법, 금속볼을 배치한 후 리플로우하는 방법을 들 수 있다.
IC칩의 고집적화에 따라, IC칩의 범프는 고밀도화 및 소형화되고 있다. 상기 WL-CSP에 의한 실장 기술에서, 접속의 신뢰성, 가공 비용 감소가 모두 가능한 땜납 범프가 검토되고 실용화되고 있다. 구체적으로는, 바니시상의 포지티브/네가티브형 감방사선성 수지 조성물 또는 건식 필름을 사용하여 막 두께 50 ㎛ 이상의 도막을 형성하고, 이어서 패턴화하여, 이것을 마스크재로 하여 전해 도금하는 방법 등이다.
한편, 다층 인쇄 배선판측에 땜납 범프를 형성하는 경우, 이들 땜납 범프가 서로 융착되지 않게 하기 위해, 배선판 상에 솔더 레지스트층을 실시한다. 이 솔더 레지스트층에는, 전극 패드에 대응하는 위치에 개구가 설치되어 있다. 솔더 레지스트층에 땜납 범프를 형성할 때에는, 땜납 페이스트의 마스크 인쇄가 행해진다. 마스크 인쇄에 사용되는 금속 마스크에는, 솔더 레지스트층 개구부의 대응 위치에 패턴(개구 패턴)이 배치되어 있다. 마스크 인쇄를 행할 때에는, 이 금속 마스크를 마스크 패턴과 솔더 레지스트층 개구부를 대응시켜 장착시킨다. 그리고, 이 금속 마스크를 개재시켜, 땜납 페이스트를 전극 패드 상의 솔더 레지스트층 개구부에 인쇄한다. 그 후, 땜납 페이스트를 리플로우하여, 전극 패드에 땜납 범프를 형성시킨다.
솔더 레지스트 상에 추가로 형성된 박리 가능한 솔더댐 레지스트(일본 특허 공개 (평)10-350230호 공보), 또는 상기 솔더 레지스트 상에 추가로 건식 필름을 라미네이트하고, 전극 패드에 개구부를 설치하고, 땜납 페이스트를 공급하고 리플로우한 후, 건식 필름을 박리하는 방법(일본 특허 공개 2000-208911호 공보) 등에 의해, 땜납 범프의 피치 감소화에 대응하는 검토가 이루어지고 있다.
상술한 범프 형성 공정에서, 포지티브형 레지스트를 사용한 경우, 일반적으로 박리는 용이하지만, 개구 패턴의 형상 제어가 곤란하고 범프 크기의 균일성에 문제가 발생하기 쉽다.
이에 비하여 네가티브형의 경우, 패턴 형상의 제어가 비교적 용이하다. 그러나 광 가교형이기 때문에 박리가 일반적으로 곤란하고, 특히 페이스트를 매립한 후에 리플로우함으로써 땜납 범프를 형성하는 경우에는, 리플로우시의 열에 의해 네가티브형 감방사선성 수지 조성물의 가교 반응이 더욱 진행되기 때문에, 기판으로부터의 레지스트의 박리는 더욱 곤란하였다.
상기 레지스트막의 박리는 수산화나트륨 또는 탄산나트륨 수용액을 사용한 분무 박리가 저렴하기 때문에 일반적이다. 그러나, 상기 분무 박리법에서는, 범프가 밀집한 부분에서 박리 잔여물이 발생하기 쉽고, 범프가 열화하는 등의 문제점이 있었다.
또한, 건식 필름상 또는 바니스상의 네가티브형 감방사선성 수지 조성물을 사용하는 경우에는, 고극성 용제에 유기 알칼리를 첨가한 박리액에 의한 함침(dip) 박리가 사용되어 오고 있다. 그러나 함침 박리법에서는, 박리액 자체가 비싸다는 점, 일정 박리액의 양 당 박리 처리 매수를 늘리기 위해서 유기 알칼리 농도를 높이거나 박리액의 온도를 높이면, 범프의 금속 표면이 열화하거나 바탕의 기판 표면이 부식하는 등의 문제점이 있었다.
본 발명은 땜납 페이스트의 인쇄성 및 패턴 형상이 우수하고 기판으로부터의 박리도 용이한 범프 형성용 네가티브형 감방사선성 2층 적층막, 및 이것을 사용한 범프의 제조 방법을 제공하는 것을 과제로 한다.
본 발명에 관한 2층 적층막은
(I) 하기 화학식 1로 표시되는 구조 단위를 갖는 중합체 (A), 및 유기 용매 (B)를 함유하는 조성물을 포함하는 하층, 및
(II) 네가티브형 감방사선성 수지 조성물을 포함하는 상층
으로 이루어지는 것을 특징으로 한다.
Figure 112006067642904-pct00001
식 중, R1은 -(CH2)n-이고, n은 0 내지 3의 정수이다. R2, R3, 및 R4는 동일하거나 상이하고, 수소 또는 탄소수 1 내지 4의 알킬기이다.
상기 상층 (II)를 형성하는 네가티브형 감방사선성 수지 조성물은, 카르복실기 및/또는 페놀성 수산기를 갖는 중합체 (C), 가교제 (D), 감방사선성 라디칼 중합 개시제 (E), 및 유기 용매 (F)를 함유하는 조성물인 것이 바람직하다. 또한, 상기 중합체 (C)의 유리 전이 온도(Tg)는 40 ℃ 이상인 것이 바람직하다.
본 발명에 관한 전사 필름은 상기 2층 적층막을 지지 필름 상에 설치한 것을 특징으로 한다.
본 발명에 관한 범프 형성 방법은 적어도 하기 공정을 행하는 것을 특징으로 하는, 배선 기판 표면의 전극 패드 상에 범프를 형성시키는 방법이다.
(a) 기판 상에 상기 적층막을 형성한 후, 전극 패드에 대응하는 위치에 개구 패턴을 형성하는 공정,
(b) 상기 개구 패턴 내에 저융점 금속을 도입하는 공정,
(c) 가열 처리함으로써 상기 저융점 금속을 리플로우하여 범프를 형성하는 공정, 및
(d) 상기 2층 적층막을 기판으로부터 박리 및 제거하는 공정.
상기 범프 형성 방법의 공정 (b)에서 저융점 금속을 도입하는 방법으로는, 후술하는 저융점 금속 페이스트를 매립하는 방법이나, 땜납볼을 직접 탑재하는 방법이 있다.
또한, 본 발명에 관한 다른 범프 형성 방법은 적어도 하기 공정을 행하는 것을 특징으로 하는, 배선 기판 표면의 전극 패드 상에 범프를 형성시키는 방법이다.
(a) 기판 상에 상기 2층 적층막을 형성한 후, 전극 패드에 대응하는 위치에 개구 패턴을 형성하는 공정,
(b') 상기 개구 패턴 내에 저융점 금속을 도입하는 공정,
(d') 상기 2층 적층막을 기판으로부터 박리 및 제거하는 공정, 및
(c') 가열 처리함으로써 상기 저융점 금속을 리플로우하여 범프를 형성하는 공정.
상기 범프 형성 방법의 공정 (b')에서 저융점 금속을 도입하는 방법으로는, 후술하는 전해 도금법이 있다.
<발명의 효과>
본 발명에 관한 네가티브형 감방사선성의 범프 형성용 적층막은 범프 형성 후에 용이하게 박리 및 제거할 수 있다. 또한, 본 발명에 관한 상기 2층 적층막은 패턴 형상, 및 땜납 페이스트의 인쇄성이 우수하고, 기판으로부터의 박리도 용이하다. 또한 본 발명의 범프 형성 방법에 따르면, 효율적으로 형상 특성이 우수한 범프가 얻어진다.
도 1은 본 발명의 범프의 형성 방법을 나타내는 단면 모식도이다.
도 2는 본 발명의 범프의 형성 방법을 나타내는 단면 모식도이다.
도 3은 본 발명의 범프의 형성 방법을 나타내는 단면 모식도이다.
도 4는 본 발명의 범프의 형성 방법을 나타내는 단면 모식도이다.
도 5는 본 발명의 범프의 형성 방법을 나타내는 단면 모식도이다.
도 6은 본 발명의 범프의 형성 방법을 나타내는 단면 모식도이다.
<도면의 주요 부분에 대한 부호의 간단한 설명>
101, 201, 301, 401: 전극 패드
102, 202, 302: 패시베이션막
103, 203, 303: 실리콘 기판
104, 204, 304: 금속 확산 방지막
105, 205, 305: 배리어 금속
106, 206, 307, 412: 하층재
107, 207, 306, 407: 상층재
108, 208, 308: 범프 형성용 개구부
109, 410: 스퀴지
110, 409: 저융점 금속 페이스트
111, 210, 310: 리플로우 후의 저융점 금속 범프
209, 509: 저융점 금속볼
309: 전해 도금 후의 저융점 금속막
402: 층간 수지 절연층
403: 도체 회로
404: 기재
405: 비아 홀(via hole)
406: 솔더 레지스트
408: 땜납 범프 형성용 개구부
411: 리플로우 후의 저융점 금속
609: 전해 도금 후의 저융점 금속막.
<발명을 실시하기 위한 최선의 형태>
이하, 본 발명을 구체적으로 설명한다.
하층재용 조성물
본 발명에 관한 범프 형성용 적층막의 하층에 사용하는 수지 조성물은 특정한 구조 단위를 갖는 중합체 (A), 및 유기 용매 (B)를 함유하는 비감방사선성 수지 조성물이다.
〔중합체 (A)〕
본 발명에 사용하는 상기 비감방사선성 수지 조성물에 함유되는 중합체 (A)는, 하기 화학식 1로 표시되는 구조 단위를 갖는 것을 특징으로 한다.
<화학식 1>
Figure 112006067642904-pct00002
식 중, R1은 -(CH2)n-이고, n은 0 내지 3의 정수이다. R2, R3, 및 R4는 각각 수소 또는 탄소수 1 내지 4의 알킬기이다.
상기 (1)의 구조 단위가 포함된 중합체 (A)는 알칼리성 용액에 용이하게 용해될 수 있다. 이 때문에, 중합체 (A)가 포함된 조성물을 하층재로 한 범프 형성용 2층 적층막은 우수한 알칼리 현상성을 갖고, 패턴화를 한번의 노광/현상 조작으로 행할 수 있다.
또한, 상기 (1)의 구조 중에는 페놀성 수산기가 포함되기 때문에, 광 라디칼 을 실활시킬 수 있다. 그 때문에, 중합체 (A)가 포함된 조성물을 범프 형성용 2층 적층막의 하층재로서 사용하면, 노광 조작을 행하여도 하층의 경화가 억제되기 때문에, 상기 적층막은 용이하게 박리된다.
또한, 상기 (1)의 구조를 갖는 중합체는, 후술하는 상층재에 사용되는 중합체 (C)와의 상용성을 낮출 수 있기 때문에, 상층과 하층의 층간혼합을 억제할 수 있어, 상기 적층막은 용이하게 박리된다. 여기서 층간혼합이란, 상층과 하층을 구성하는 각각의 성분이 서로 섞이는 것을 의미한다.
상기 화학식 1로 표시되는 구조 단위를 갖는 중합체 (A)는, 예를 들면 하기 화학식 1'로 표시되는 단량체(이하, "단량체 (1')"라 함)를 공중합시킴으로써 얻을 수 있다.
Figure 112006067642904-pct00003
식 중, R1은 -(CH2)n-이고, n은 0 내지 3의 정수이다. R2, R3, 및 R4는 각각수소 또는 탄소수 1 내지 4의 알킬기이다.
단량체 (1')로는, N-(p-히드록시페닐)아크릴아미드, N-(p-히드록시페닐)메타 크릴아미드, N-(p-히드록시벤질)아크릴아미드, N-(p-히드록시벤질)메타크릴아미드, N-(3,5-디메틸-4-히드록시벤질)아크릴아미드, N-(3,5-디메틸-4-히드록시벤질)메타크릴아미드, N-(3,5-tert-부틸-4-히드록시벤질)아크릴아미드, N-(3,5-tert-부틸-4-히드록시벤질)메타크릴아미드 등을 들 수 있다.
이들 단량체 (1') 중에서는, N-(p-히드록시페닐)아크릴아미드, N-(p-히드록시페닐)메타크릴아미드, N-(3,5-디메틸-4-히드록시벤질)아크릴아미드, N-(3,5-디메틸-4-히드록시벤질)메타크릴아미드가 바람직하다.
단량체 (1')는 단독으로 또는 2종 이상을 혼합하여 사용할 수 있다.
중합체 (A)는 단량체 (1') 이외에 추가로 공중합 가능한 단량체(이하, "단량체 (2')"라 함)를 공중합시킬 수도 있다.
단량체 (2')로는, o-히드록시스티렌, m-히드록시스티렌, p-히드록시스티렌, p-이소프로페닐페놀, 스티렌, α-메틸스티렌, p-메틸스티렌, p-메톡시스티렌 등의 방향족 비닐 화합물;
N-비닐피롤리돈, N-비닐카프로락탐 등의 헤테로 원자 함유 지환식 비닐 화합물;
아크릴로니트릴, 메타크릴로니트릴 등의 시아노기 함유 비닐 화합물;
1,3-부타디엔, 이소프렌 등의 공액 디올레핀류;
아크릴아미드, 메타크릴아미드 등의 아미드기 함유 비닐 화합물;
아크릴산, 메타크릴산 등의 카르복실기 함유 비닐 화합물;
메틸(메트)아크릴레이트, 에틸(메트)아크릴레이트, n-프로필(메트)아크릴레 이트, n-부틸(메트)아크릴레이트, 2-히드록시에틸(메트)아크릴레이트, 2-히드록시프로필(메트)아크릴레이트, 폴리에틸렌글리콜 모노(메트)아크릴레이트, 폴리프로필렌글리콜 모노(메트)아크릴레이트, 글리세롤모노(메트)아크릴레이트, 페닐(메트)아크릴레이트, 벤질(메트)아크릴레이트, 시클로헥실(메트)아크릴레이트, 이소보르닐(메트)아크릴레이트, 트리시클로데카닐(메트)아크릴레이트 등의 (메트)아크릴산 에스테르류 등을 들 수 있다.
중합체 (A) 중에 차지하는, 상기 화학식 1로 표시되는 구조 단위의 함유량은, 본 발명의 효과를 손상시키지 않는 범위이면 특별히 한정되는 것은 아니지만, 중합체 중에 통상 5 내지 100 중량％의 양, 바람직하게는 20 내지 100 중량％의 양, 더욱 바람직하게는 40 내지 100 중량％의 양이다.
화학식 1로 표시되는 구조 단위의 함유량이 상기 범위 내에 있으면, 중합체 (A)는 알칼리성 용액에의 용해성, 및 광 라디칼을 실활시키는 능력이 우수할 뿐만 아니라, 후술하는 중합체 (C)와의 상용성도 낮출 수 있다.
또한, 단량체 (2')로는, 하층의 밀착성 향상, 알칼리 용해 속도의 제어, 상층과의 층간혼합의 제어를 목적으로 단량체의 종류와 양을 선택할 수도 있다.
하층의 알칼리 용해 속도가 상층에 비해 지나치게 빠르면 2층 적층막의 개구부의 형상이 언더컷트 형상이 되고, 너무 늦으면 하층이 테일링(tailing) 형상이 된다.
중합체 (A)의 중합은, 예를 들면 라디칼 중합에 의해서 행할 수 있다. 중합 방법으로는, 예를 들면 유화 중합법, 현탁 중합법, 용액 중합법, 괴상 중합법 등을 들 수 있지만, 용액 중합법이 바람직하다.
라디칼 중합에 사용하는 중합 개시제로는 통상의 라디칼 중합 개시제를 사용할 수 있고, 예를 들면 2,2'-아조비스이소부티로니트릴(AIBN), 2,2'-아조비스-(2,4-디메틸발레로니트릴) 등의 아조 화합물이나, 벤조일퍼옥시드, 라우릴퍼옥시드, t-부틸퍼옥시도 등의 유기 과산화물을 사용할 수 있다.
또한, 상기 용액 중합법에 사용되는 용매는 사용되는 단량체 성분과 반응하지 않고, 생성되는 중합체를 용해시키는 것이면 특별히 한정되지 않는다. 이러한 용매로는, 예를 들면 메탄올, 에탄올, n-헥산, 톨루엔, 테트라히드로푸란, 1,4-디옥산, 아세트산에틸, 아세트산 n-부틸, 아세톤, 메틸에틸케톤, 메틸이소부틸케톤, 2-헵타논, 시클로헥사논, 에틸렌글리콜 모노메틸에테르, 프로필렌글리콜 모노메틸에테르, 프로필렌글리콜 모노메틸에테르아세테이트, 3-메톡시프로피온산메틸, 3-에톡시프로피온산에틸, 락트산에틸, γ-부티로락톤 등을 들 수 있다. 이들 용매는 단독으로 또는 2종 이상을 혼합하여 사용할 수 있다.
또한, 중합체 (A)가 용액 중합법에 의해 제조된 경우, 얻어지는 중합체 용액을 그대로 비감방사선성 수지 조성물의 제조에 사용할 수도 있고, 또는 중합체 용액으로부터 중합체 (A)를 분리하여 비감방사선성 수지 조성물의 제조에 사용할 수도 있다.
또한, 중합시에는 필요에 따라서, 예를 들면 메르캅탄 화합물, 할로겐탄화수소 등의 분자량 조절제를 사용할 수 있다.
중합체 (A)의 분자량은 단량체 조성, 라디칼 중합 개시제, 분자량 조절제, 중합 온도 등의 중합 조건을 적절히 선택함으로써 조절할 수 있다. 중합체 (A)의 분자량은 폴리스티렌 환산 중량 평균 분자량(이하, "Mw"라고 함)으로, 통상 1,000 내지 100,000, 바람직하게는 5,000 내지 30,000이다. 중합체 (A)의 Mw가 상기 범위에 있으면, 중합체의 노광 후 알칼리 용해성이 우수하고, 상층의 용해성과 균형을 잡기도 쉽다.
본 발명에서, 중합체 (A)는 단독으로 또는 2종 이상을 혼합하여 사용할 수 있다.
〔유기 용매 (B)〕
본 발명에 사용하는 비감방사선성 수지 조성물은 상술한 중합체 (A), 후술하는 페놀수산기 함유 화합물, 아크릴 수지, 계면활성제, 그 밖의 성분을 균일하게 혼합하기 위해서, 또는 양호한 막을 형성하기 위해서 유기 용매 (B)를 함유한다.
유기 용매 (B)로는, 에틸렌글리콜 모노메틸에테르, 에틸렌글리콜 모노에틸에테르, 에틸렌글리콜 모노메틸에테르아세테이트, 에틸렌글리콜 모노에틸에테르아세테이트, 디에틸렌글리콜 모노메틸에테르, 디에틸렌글리콜 모노에틸에테르, 프로필렌글리콜 모노메틸에테르아세테이트, 프로필렌글리콜 모노프로필에테르아세테이트, 톨루엔, 크실렌, 메틸에틸케톤, 2-헵타논, 3-헵타논, 4-헵타논, 시클로헥사논, 2-히드록시프로피온산에틸, 2-히드록시-2-메틸프로피온산에틸, 에톡시아세트산에틸, 히드록시아세트산에틸, 2-히드록시-3-메틸부탄산메틸, 3-메톡시프로피온산메틸, 3-에톡시프로피온산에틸, 3-메톡시프로피온산에틸, 아세트산부틸, 피루브산메틸, 피루브산에틸 등을 들 수 있다.
또한, N-메틸포름아미드, N,N-디메틸포름아미드, N-메틸포름아닐리드, N-메틸아세트아미드, N,N-디메틸아세트아미드, N-메틸피롤리돈, 디메틸술폭시드, 벤질에틸에테르, 디헥실에테르, 아세토닐아세톤, 이소포론, 카프로산, 카프릴산, 1-옥탄올, 1-노난올, 벤질알코올, 아세트산벤질, 벤조산에틸, 옥살산디에틸, 말레산디에틸, γ-부티로락톤, 탄산에틸렌, 탄산프로필렌, 에틸렌글리콜 모노페닐에테르아세테이트 등의 고비점 용매를 첨가할 수도 있다.
이들 유기 용매 (B) 중에서는, 2-히드록시프로피온산에틸이나 프로필렌글리콜 모노메틸에테르아세테이트, 2-헵타논이 바람직하다. 이들 용매 (B)는 단독으로 또는 2종 이상을 조합하여 사용할 수 있다.
유기 용매 (B)의 사용량은, 상기 조성물의 도포 방법, 조성물의 용도 등을 고려하여 조정할 수 있다. 조성물을 균일하게 혼합시킬 수 있으면, 조성물 중 유기 용매 (B)의 함유량은 특별히 한정되지 않지만, 유기 용매 (B)의 함유량은 중합체 (A)와 유기 용매 (B)의 합계 100 중량부에 대하여, 통상 5 내지 50 중량부이고, 바람직하게는 10 내지 40 중량부이다.
〔페놀성 수산기 함유 화합물〕
본 발명에 사용하는 비감방사선성 수지 조성물에는, 알칼리 용해 속도를 조절하거나 상층과의 층간혼합을 제어하기 위해서, 페놀성 수산기 함유 화합물을 첨가할 수 있다.
상기 페놀성 수산기 함유 화합물은 페놀 골격이 10 이하인 저분자량의 화합물과, 노볼락 수지 또는 폴리(4-히드록시스티렌) 등의 고분자량의 중합체로 크게 구별된다.
저분자량의 화합물로는, 4,4'-[1-[4-[1-(4-히드록시페닐)-1-메틸에틸]페닐]에틸리덴]디페놀, 2,2-비스(1,5-디메틸-4-히드록시페닐)프로피온산메틸에스테르, 4,6-비스[1-(4-히드록시페닐)-1-메틸에틸]-1,3-벤젠디올 등을 들 수 있다.
또한 이들 이외에도, 열 중합 금지제로서 일반적으로 사용되고 있는 화합물을 저분자 화합물로서 사용할 수 있다. 예를 들면, 피로갈롤, 벤조퀴논, 히드로퀴논, 메틸렌블루, tert-부틸카테콜, 모노벤질에테르, 메틸히드로퀴논, 아밀퀴논, 아밀옥시히드로퀴논, n-부틸페놀, 페놀, 히드로퀴논모노프로필에테르, 4,4'-(1-메틸에틸리덴)비스(2-메틸페놀), 4,4'-(1-메틸에틸리덴)비스(2,6-디메틸페놀), 4,4',4"-에틸리덴트리스(2-메틸페놀), 4,4',4"-에틸리덴트리스페놀, 1,1,3-트리스(2,5-디메틸-4-히드록시페닐)-3-페닐프로판 등을 들 수 있다.
고분자량의 중합체로는 이하에 나타내는 노볼락 수지, 폴리히드록시스티렌 및 그의 유도체를 들 수 있다. 이들은 단독으로 사용할 수도 있지만, 혼합하여 사용할 수도 있다.
(노볼락 수지)
본 발명에서 사용되는 알칼리 가용성 노볼락 수지는 m-크레졸과 다른 1종 이상의 페놀류와 알데히드 화합물을 축합하여 얻어지는 수지이며, m-크레졸의 함유량이 전체 페놀류 중 50 내지 90몰％인 알칼리 가용성 노볼락 수지이면 특별히 제한되지 않는다.
노볼락 수지의 원료에 사용되는 상기 다른 페놀류로는, 2,3-크실레놀, 2,4- 크실레놀, 2,5-크실레놀, 3,4-크실레놀, 3,5-크실레놀 및 2,3,5-트리메틸페놀 등을 들 수 있다. 이 중에서는, 2,3-크실레놀, 2,4-크실레놀, 3,4-크실레놀 및 2,3,5-트리메틸페놀이 바람직하다. 상기 페놀류는 단독으로 또는 2종 이상 조합하여 사용할 수 있다.
또한, m-크레졸과 다른 1종 이상의 페놀류와의 바람직한 조합으로는, m-크레졸/2,3-크실레놀, m-크레졸/2,4-크실레놀, m-크레졸/2,3-크실레놀/3,4-크실레놀, m-크레졸/2,3,5-트리메틸페놀 및 m-크레졸/2,3-크실레놀/2,3,5-트리메틸페놀 등을 들 수 있다.
또한, 축합시키는 알데히드 화합물로는, 포름알데히드, 파라포름알데히드, 아세트알데히드, 벤즈알데히드, o-히드록시벤즈알데히드, m-히드록시벤즈알데히드, p-히드록시벤즈알데히드, 글리옥살, 글루타르알데히드, 테레프탈알데히드, 이소프탈알데히드 등을 들 수 있다. 이 중에서는, 특히 포름알데히드 및 o-히드록시벤즈알데히드를 바람직하게 사용할 수 있다. 상기 알데히드류는 단독으로 또는 2종 이상을 조합하여 사용할 수 있다. 이러한 알데히드 화합물의 사용량은 전체 페놀류 1몰에 대하여, 0.4 내지 2몰의 범위인 것이 바람직하고, 0.6 내지 1.5몰의 범위인 것이 더욱 바람직하다.
페놀류와 알데히드 화합물과의 축합 반응에는 통상 산성 촉매가 사용된다. 이 산성 촉매로는, 예를 들면 염산, 질산, 황산, 포름산, 옥살산, 아세트산, 메탄술폰산, p-톨루엔술폰산 등을 들 수 있다. 이러한 산성 촉매는 통상 페놀류 1몰에 대하여 1×10-5 내지 5×10- 1몰의 양으로 사용할 수 있다.
축합 반응에서는 통상 반응 매질로서 물이 사용되지만, 반응 초기부터 불균일계가 되는 경우에는 반응 매질로서 예를 들면 메탄올, 에탄올, 프로판올, 부탄올, 프로필렌글리콜 모노메틸에테르 등의 알코올류, 테트라히드로푸란, 디옥산 등의 환상에테르류, 에틸메틸케톤, 메틸이소부틸케톤, 2-헵타논 등의 케톤류를 사용할 수 있다. 이들 반응 매질은 통상 반응 원료 100 중량부에 대하여 20 내지 1,000 중량부의 양으로 사용된다.
축합 반응의 온도는 원료의 반응성에 따라서 적절하게 조정할 수 있지만, 통상 10 내지 200 ℃이다.
축합 반응은 페놀류, 알데히드 화합물, 산성 촉매 등을 일괄적으로 주입하는 방법, 및 산성 촉매의 존재하에 페놀류, 알데히드 화합물 등을 반응의 진행과 동시에 첨가하는 방법 등에 의해서 행할 수 있다.
축합 반응 종료 후, 계 내에 존재하는 미반응 원료, 산성 촉매, 반응 매질 등을 제거하여 노볼락 수지를 회수한다. 이러한 노볼락 수지를 회수하는 방법으로는, (1) 반응 온도를 130 내지 230 ℃로 상승시키고, 감압하에서 휘발분을 제거하는 방법이나, (2) 얻어진 노볼락 수지를 에틸렌글리콜 모노메틸에테르아세테이트, 3-메톡시프로피온산메틸, 락트산에틸, 메틸이소부틸케톤, 2-헵타논, 디옥산, 메탄올, 아세트산에틸 등의 양용매에 용해시킨 후, 물, n-헥산, n-헵탄 등의 빈용매를 혼합하고, 이어서 석출되는 수지 용액층을 분리하는 방법을 들 수 있다.
또한, 상기 노볼락 수지의 Mw는 조성물을 제막할 때의 작업성, 및 레지스트로서 사용할 때의 현상성, 감도 및 내열성의 관점에서 2,000 내지 20,000인 것이 바람직하고, 3,000 내지 15,000인 것이 특히 바람직하다.
(폴리히드록시스티렌)
본 발명에 사용할 수 있는 폴리히드록시스티렌류로는, 마루카 린커(MARUKA LYNCUR) M, 마루카 린커 CMM, 마루카 린커 CHM, 마루카 린커 MB, 마루카 린커 PHM-C, 마루카 린커 CST, 마루카 린커 CBA(마루젠 세끼유 가가꾸(주) 제조) 등의 명칭으로 시판되고 있는 수지를 들 수 있다.
〔아크릴 수지〕
본 발명에 사용하는 비감방사선성 수지 조성물에는 도포성의 향상 및 도막의 성상 안정화를 위해, 알칼리 가용성 아크릴 수지를 첨가할 수도 있다.
상기 아크릴 수지의 조성은 수지가 알칼리 가용성인 한 특별히 제한되지 않는다. 예를 들면, (메트)아크릴산에스테르로부터 유도되는 단위에 추가로 카르복실기를 갖는 단량체 및/또는 페놀성 수산기를 갖는 단량체로부터 유도되는 단위를 함유함으로써, 알칼리 가용성을 부여할 수 있다.
상기 카르복실기를 갖는 단량체로는 아크릴산, 메타크릴산 등을 사용할 수 있다.
상기 페놀성 수산기를 갖는 단량체로는, p-히드록시스티렌, m-히드록시스티렌, o-히드록시스티렌, α-메틸-p-히드록시스티렌, α-메틸-m-히드록시스티렌, α-메틸-o-히드록시스티렌, 4-이소프로페닐페놀, 2-알릴페놀, 4-알릴페놀, 2-알릴-6- 메틸페놀, 2-알릴-6-메톡시페놀, 4-알릴-2-메톡시페놀, 4-알릴-2,6-디메톡시페놀, 4-알릴옥시-2-히드록시벤조페논 등의 페놀성 수산기를 갖는 비닐계 단량체 등을 사용할 수 있다. 이들 페놀성 수산기를 갖는 단량체 중에서는, p-히드록시스티렌, 4-이소프로페닐페놀이 바람직하다.
이들 단량체는 단독으로 또는 2종 이상 조합하여 사용할 수 있다. 이러한 아크릴 수지 중에서 차지하는, 카르복실기를 갖는 단량체 및/또는 페놀성 수산기를 갖는 단량체로부터 유도되는 단위의 함유량은, 통상 1 내지 60 중량％의 양이고, 바람직하게는 5 내지 50 중량％의 양이다. 함유량이 상기 범위 내에 있으면, 현상후에 얻어지는 수지막의 패턴 형상이 우수하고, 범프 형성 후의 수지막의 박리도 용이하다.
〔계면활성제〕
본 발명에 사용하는 비감방사선성 수지 조성물에는, 도포성, 거품방지성, 레벨링성 등을 향상시키기 위해서, 계면활성제를 배합할 수 있다.
계면활성제로는, NBX-15(네오스사 제조), BM-1000, BM-1100(BM 케미사 제조), 메가페이스 F142D, 동 F172, 동 F173, 동 F183(다이닛본 잉크 가가꾸 고교(주) 제조), 플루오라드 FC-135, 동 FC-170C, 동 FC-430, 동 FC-431(스미또모 쓰리엠(주)제조), 서플론 S-112, 동 S-113, 동 S-131, 동 S-141, 동 S-145(아사히 글래스(주)제조), SH-28PA, 동-190, 동-193, SZ-6032, SF-8428(도레이 실리콘(주) 제조) 등의 명칭으로 시판되고 있는 불소계 계면활성제를 사용할 수 있다. 이들 계면활성제의 사용량은 공중합체 (A) 100 중량부에 대하여 바람직하게는 5 중량부 이하이 다.
〔그 밖의 성분〕
본 발명에 사용하는 비감방사선성 수지 조성물은 그 밖의 성분으로서 이하의 수지나 첨가제 등을 함유할 수도 있다.
이러한 수지로는, 예를 들면 페놀노볼락형 에폭시 수지, 크레졸노볼락형 에폭시 수지, 비스페놀형 에폭시 수지, 트리스페놀형 에폭시 수지, 테트라페놀형 에폭시 수지, 페놀-크실렌형 에폭시 수지, 나프톨-크실릴렌형 에폭시 수지, 페놀-나프톨형 에폭시 수지, 페놀-디시클로펜타디엔형 에폭시 수지, 지환식 에폭시 수지 등을 들 수 있다.
또한, 첨가제로는, 예를 들면 실리카, 수산화알루미늄, 황산바륨 등의 무기 충전제나, 고분자 첨가제, 반응성 희석제, 레벨링제, 습윤성 개량제, 가소제, 산화 방지제, 대전 방지제, 곰팡이 방지제, 조습제, 난연제 등을 들 수 있다.
상층재용 조성물
본 발명에 관한 범프 형성용 2층 적층막에 사용되는 상층재용 조성물은 네가티브형 감방사선성 수지 조성물이다. 이러한 네가티브형 감방사선성 수지 조성물로는, 예를 들면 일본 특허 공개 (평)8-301911호 공보에 기재되어 있는 바와 같은 감방사선성 수지 조성물을 사용할 수 있다.
이 네가티브형 감방사선성 수지 조성물 중에서도, (C) 카르복실기 및/또는 페놀성 수산기를 갖는 중합체, (D) 가교제, (E) 감방사선성 라디칼 중합 개시제 및 (F) 용매를 함유하는 조성물이 바람직하다. 상기 조성물은 알칼리 가용성이 부여 되어 있기 때문에, 범프 형성용 상층으로서 사용하면 한번의 노광/현상 조작에 의해 효율적으로 우수한 패턴 형상을 얻을 수 있다.
〔카르복실기 및/또는 페놀성 수산기를 갖는 중합체 (C)〕
본 발명에 사용되는 네가티브형 감방사선성 수지 조성물은 카르복실기 및/또는 페놀성 수산기를 갖는 중합체 (C)를 함유한다. 상기 수지 조성물에 중합체 (C)가 포함됨으로써, 알칼리 가용성이 부여된다. 상기 중합체는 카르복실기를 갖는 단량체 및/또는 페놀성 수산기를 갖는 단량체를 (공)중합함으로써 얻을 수 있다.
페놀성 수산기를 갖는 단량체로는, p-히드록시스티렌, m-히드록시스티렌, o-히드록시스티렌, α-메틸-p-히드록시스티렌, α-메틸-m-히드록시스티렌, α-메틸-o-히드록시스티렌, 4-이소프로페닐페놀, 2-알릴페놀, 4-알릴페놀, 2-알릴-6-메틸페놀, 2-알릴-6-메톡시페놀, 4-알릴-2-메톡시페놀, 4-알릴-2,6-디메톡시페놀, 4-알릴옥시-2-히드록시벤조페논 등의 페놀성 수산기를 갖는 비닐 화합물 등을 사용할 수 있다.
카르복실기를 갖는 단량체로는 아크릴산, 메타크릴산 등의 카르복실기 함유 비닐 화합물 등을 사용할 수 있다.
이들의 화합물은 단독으로 또는 2종 이상 조합하여 사용할 수 있다. 상기 단량체 중에서는, p-히드록시스티렌, 4-이소프로페닐페놀이 바람직하다.
중합체 (C)는, 추가로 상기한 페놀성 수산기를 갖는 단량체 이외의 공중합 가능한 단량체(이하, "단량체 (3')"이라 함)를 공중합시킬 수도 있다.
단량체 (3')으로는, 아크릴아미드, 메타크릴아미드, N-(p-히드록시페닐)아크 릴아미드, N-(p-히드록시페닐)메타크릴아미드, N-(p-히드록시벤질)아크릴아미드, N-(p-히드록시벤질)메타크릴아미드 등의 아미드기 함유 비닐 화합물;
메틸(메트)아크릴레이트, 에틸(메트)아크릴레이트, n-프로핀(메트)아크릴레이트, n-부틸(메트)아크릴레이트, 2-히드록시에틸(메트)아크릴레이트, 2-히드록시프로필(메트)아크릴레이트, 폴리에틸렌글리콜 모노(메트)아크릴레이트, 폴리프로필렌글리콜 모노(메트)아크릴레이트, 글리세롤 모노(메트)아크릴레이트, 페닐(메트)아크릴레이트, 벤질(메트)아크릴레이트, 시클로헥실(메트)아크릴레이트, 이소보르닐(메트)아크릴레이트, 트리시클로데카닐(메트)아크릴레이트, 8-트리시클로[5.2.1.02.6]데카닐-메타크릴레이트 등의 (메트)아크릴산에스테르류 등을 들 수 있다.
또한, 중합체 (C) 중에서 차지하는, 카르복실기를 갖는 단량체로부터 유도되는 단위 및 페놀성 수산기를 갖는 단량체로부터 유도되는 단위의 함유량은, 통상 1 내지 60 중량％의 양이고, 바람직하게는 5 내지 50 중량％의 양이다. 함유량이 상기 범위 내에 있으면, 현상 후에 얻어지는 수지막의 패턴 형상이 우수하고, 범프 형성 후의 수지막의 박리도 용이하다. 중합체 (C)는, 예를 들면 라디칼 중합에 의해서 제조할 수 있다. 중합 방법으로는, 예를 들면 유화 중합법, 현탁 중합법, 용액 중합법, 괴상 중합법 등을 들 수 있지만, 용액 중합법이 바람직하다. 라디칼 중합에 사용하는 중합 개시제로는 통상의 라디칼 중합 개시제를 사용할 수 있다.
중합체 (C)의 중합에 사용하는 라디칼 중합 개시제, 용매, 분자량 조절제는 중합체 (A)에서와 동일한 것을 사용할 수 있다.
중합체 (C)의 분자량은 단량체 조성, 라디칼 중합 개시제, 분자량 조절제, 중합 온도 등의 중합 조건을 적절히 선택함으로써 조절할 수 있다. 중합체 (C)의 분자량은 폴리스티렌 환산 중량 평균 분자량(Mw)으로, 통상 2,000 내지 30,000, 바람직하게는 4,000 내지 10,000이다.
또한, 중합체 (C)의 유리 전이 온도(Tg)는 40 ℃ 이상인 것이 바람직하다. 중합체의 Tg가 40 ℃ 이하이면 상층의 점착성이 현저해지고, 취급성이 곤란해진다. 구체적으로는, 땜납 페이스트를 매립할 때에 페이스트의 인쇄성이 현저히 손상된다. 중합체 (C)의 Tg는 단량체 조성, 라디칼 중합 개시제, 분자량 조절제, 중합 온도 등의 중합 조건을 적절히 선택함으로써 조절할 수 있다. 중합체 (C)의 유리 전이점은 DSC(시차 주사 열량계)에 의해 측정할 수 있다.
〔가교제 (D)〕
본 발명에 사용되는 네가티브형 감방사선성 수지 조성물은 가교제 (D)를 함유한다.
가교제 (D)로는, 트리메틸올프로판 트리(메트)아크릴레이트, 펜타에리트리톨트리(메트)아크릴레이트, 에틸렌글리콜 디(메트)아크릴레이트, 테트라에틸렌글리콜 디(메트)아크릴레이트, 폴리에틸렌글리콜 디(메트)아크릴레이트, 1,4-부탄디올 디(메트)아크릴레이트, 부틸렌글리콜 디(메트)아크릴레이트, 프로필렌글리콜 디(메트)아크릴레이트, 트리메틸올프로판 디(메트)아크릴레이트, 1,6-헥산디올 디(메트)아크릴레이트, 네오펜틸글리콜 디(메트)아크릴레이트, 트리메틸올프로판 트리(메트) 아크릴레이트, 트리스(2-히드록시에틸)이소시아누레이트 트리(메트)아크릴레이트, 트리스(2-히드록시에틸)이소시아누레이트 디(메트)아크릴레이트, 트리시클로데칸디메탄올 디(메트)아크릴레이트, 비스페놀 A의 디글리시딜에테르에 (메트)아크릴산을 부가시킨 에폭시(메트)아크릴레이트, 비스페놀 A 디(메트)아크릴로일옥시에틸에테르, 비스페놀 A 디(메트)아크릴로일옥시에틸옥시에틸에테르, 비스페놀 A 디(메트)아크릴로일옥실록시메틸에틸에테르, 테트라메틸올프로판테트라(메트)아크릴레이트, 펜타에리트리톨트리(메트)아크릴레이트, 펜타에리트리톨테트라(메트)아크릴레이트, 디펜타에리트리톨펜타(메트)아크릴레이트, 디펜타에리트리톨헥사(메트)아크릴레이트 등을 들 수 있다.
이들 가교제 (D)는 시판되고 있는 화합물을 그대로 사용할 수도 있다. 시판되고 있는 화합물의 구체예로는, 아로닉스 M-210, 동 M-309, 동 M-310, 동 M-400, 동 M-7100, 동 M-8030, 동 M-8060, 동 M-8100, 동 M-9050, 동 M-240, 동 M-245, 동 M-6100, 동 M-6200, 동 M-6250, 동 M-6300, 동 M-6400, 동 M-6500(이상, 도아 고세이(주) 제조), 카야라드(KAYARAD) R-551, 동 R-712, 동 TMPTA, 동 HDDA, 동 TPGDA, 동 PEG400DA, 동 MANDA, 동 HX-220, 동 HX-620, 동 R-604, 동 DPCA-20, DPCA-30, 동 DPCA-60, 동 DPCA-120(이상, 닛본 가야꾸(주) 제조), 비스코트 #295, 동 300, 동 260, 동 312, 동 335HP, 동 360, 동 GPT, 동 3PA, 동 400(이상, 오사까 유우끼 가가꾸 고교(주) 제조) 등을 들 수 있다.
가교제 (D)는 단독으로 또는 2종 이상을 병용할 수도 있다. 가교제 (D)의 첨가량은, 중합체 (C) 100 중량부에 대하여 바람직하게는 10 내지 250 중량부, 보 다 바람직하게는 20 내지 200 중량부, 특히 바람직하게는 25 내지 150 중량부이다. 가교제 (D)의 첨가량이 상기 범위 내에 있으면, 노광시의 감도 및 콘트라스트, 중합체 (C)와의 상용성, 보존 안정성, 박리성이 우수한 수지 조성물이 얻어진다.
〔감방사선성 라디칼 중합 개시제 (E)〕
본 발명에 사용되는 네가티브형 감방사선성 수지 조성물은 감방사선성 라디칼 중합 개시제 (E)를 함유한다.
감방사선성 라디칼 중합 개시제 (E)로는, 벤질, 디아세틸 등의 α-디케톤류:
벤조인 등의 아실로인류;
벤조인메틸에테르, 벤조인에틸에테르, 벤조인이소프로필에테르 등의 아실로인에테르류;
티오크산톤, 2,4-디에틸티오크산톤, 티오크산톤-4-술폰산, 벤조페논, 4,4'-비스(디메틸아미노)벤조페논, 4,4'-비스(디에틸아미노)벤조페논 등의 벤조페논류;
아세토페논, p-디메틸아미노아세토페논, α,α-디메톡시-α-아세톡시벤조페논, α,α-디메톡시-α-페닐아세토페논, p-메톡시아세토페논, 1-[2-메틸-4-메틸티오페닐]-2-모르폴리노-1-프로파논, α,α-디메톡시-α-모르폴리노-메틸티오페닐아세토페논, 2-벤질-2-디메틸아미노-1-(4-모르폴리노페닐)-부탄-1-온 등의 아세토페논류;
안트라퀴논, 1,4-나프토퀴논 등의 퀴논류;
페나실클로라이드, 트리브로모메틸페닐술폰, 트리스(트리클로로메틸)-s-트리아진 등의 할로겐 화합물;
[1,2'-비스이미다졸]-3,3',4,4'-테트라페닐, [1,2'-비스이미다졸]-1,2'-디클로로페닐-3,3',4,4'-테트라페닐 등의 비스이미다졸류;
디-tert-부틸퍼옥시드 등의 과산화물;
2,4,6-트리메틸벤조일디페닐포스핀옥시드 등의 아실포스핀옥시드류 등을 들 수 있다.
또한, 시판품으로는, 이르가큐어 184, 651, 500, 907, CGI369, CC24-61(이상, 시바 스페셜티 케미컬즈(주) 제조), 루시린 LR8728, 루시린 TPO(이상, BASF(주) 제조), 다로큐어 1116, 1173(이상, 시바 스페셜티 케미컬즈(주) 제조), 우베크릴(UBECRYL) P36(UCB(주) 제조) 등을 들 수 있다.
또한, 필요에 따라서 메르캅토벤조티아졸, 메르캅토벤조옥사졸과 같은 수소 공여성을 갖는 화합물을 상기 감방사선성 라디칼 중합 개시제와 병용할 수도 있다.
상술한 여러 가지 감방사선성 라디칼 중합 개시제 중에서 바람직한 화합물로는, 1-[2-메틸-4-메틸티오페닐]-2-모르폴리노-1-프로파논, 2-벤질-2-디메틸아미노-1-(4-모르폴리노페닐)-부탄-1-온, α,α-디메톡시-α-페닐아세토페논 등의 아세토페논류;
페나실클로라이드, 트리브로모메틸페닐술폰, 2,4,6-트리메틸벤조일디페닐포스핀옥시드,
1,2'-비스이미다졸류와 4,4'-디에틸아미노벤조페논과 메르캅토벤조티아졸과의 병용,
루시린 TPO, 이르가큐어 651 등을 들 수 있다.
이들 화합물은 단독으로 또는 2종 이상 조합하여 사용할 수 있다. 그 사용량은, 중합체 (C) 100 중량부에 대하여 통상은 0.1 내지 60 중량부, 바람직하게는 5 내지 50 중량부, 보다 바람직하게는 10 내지 40 중량부이다. 사용량이 상기 범위에 있으면, 산소에 의한 라디칼 실활의 영향(감도의 저하)을 받기 어려우며, 상용성, 보존 안정성도 우수하다. 또한, 이들 감방사선성 라디칼 중합 개시제와 방사선 증감제를 병용하는 것도 가능하다.
〔유기 용매 (F)〕
본 발명에 사용되는 네가티브형 감방사선성 수지 조성물은 상술한 중합체 (C), 가교제 (D), 감방사선성 라디칼 중합 개시제 (E)를 균일하게 혼합하기 위해서, 또는 양호한 막을 형성하기 위해서 유기 용매 (F)를 함유한다. 유기 용매 (F)로는, 상술한 유기 용매 (B)와 동일한 것을 사용할 수 있다. 이들 유기 용매 (F)는 단독으로 또는 2종 이상을 조합하여 사용할 수 있다.
유기 용매 (F)의 사용량은, 상기 조성물의 도포 방법, 조성물의 용도 등을 고려하여 조정할 수 있다. 조성물을 균일하게 혼합시킬 수 있으면, 조성물 중 유기 용매 (F)의 함유량은 특별히 한정되지 않지만, 유기 용매 (F)의 함유량은 상층용 조성물 100 중량부에 대하여 통상 20 내지 60 중량부이고, 바람직하게는 30 내지 50 중량부이다.
범프 형성용 2층 적층막
본 발명에 관한 범프 형성용 2층 적층막은 특성이 다른 2층을 상층 및 하층에 사용함으로써, 높은 해상성과 박리 용이성의 양립이 가능해진다. 즉 하기와 같 은 효과가 달성된다.
(1) 하층에 적당한 알칼리 현상성이 부여되고, 1회의 노광/현상 조작으로 한번에 패턴화가 가능해진다.
(2) 하층의 수지 조성물이 갖는 페놀성 수산기가 광 라디칼을 실활시키는 효과에 의해, 하층과 기판의 계면에서의 경화 반응을 억제함으로써 2층 적층막이 양호한 박리성을 유지하는 것이 가능해진다.
(3) 하층의 수지 조성물과 상층에 사용한 수지 용액은 상용성이 낮기 때문에, 층간혼합을 억제함으로써 2층 적층막이 양호한 박리성을 유지하는 것이 가능해진다.
(4) 상층의 수지 조성물은 알칼리 가용성 수지 성분을 포함하는 네가티브형 감방사선성 수지 조성물이기 때문에, 한번의 노광/현상 조작에 의해 효율적으로 우수한 패턴 형상을 얻을 수 있다.
이에 따라, 지금까지 박리성이 낮고 적용이 곤란하던 네가티브형 감방사선성 수지 조성물을 범프 형성용 적층재로서 사용하는 것이 가능해진다. 또한 상층재로서 네가티브형 감방사선성 수지 조성물을 사용하고, 포스트 노광, 포스트 베이킹 등의 공정을 추가함으로써, 예를 들면 도 1(e)에 도시한 바와 같은 범프 형성용 개구 패턴 (108) 내에 저융점 금속 페이스트 (110)을 도입하는 공정에 필요한 레지스트 패턴의 기계적 강도를 확보하는 것이 가능해진다.
또한 하층재 (106)은 박리성이 우수하기 때문에, 디메틸술폭시드 또는 N-메틸피롤리돈 등의 고극성 유기 용제 단독으로도 박리가 가능해지며, 가교 반응이 진 행된 상층 부분의 박리편은 이들 고극성 유기 용제에 난용이기 때문에, 박리편을 침강 분리 또는 순환 여과에 의해 제거하기 쉽다는 이점이 생긴다.
또한 다단의 침지조를 갖는 박리 설비를 사용하는 경우에는, 첫번째 조에서 유기 용제에 의해 대부분의 네가티브형 감방사선성 수지 조성물막의 박리를 완료하고, 두번째 조 이후에서 알칼리 성분을 함유하는 박리액에 의해 하층의 박리 잔여물을 취하는 공정을 선택함으로써, 박리액의 알칼리 농도를 높이지 않고 박리 처리 능력을 높일 수 있으며, 땜납 범프 및 바탕 기판에의 손상을 최소한으로 억제하는 것이 가능해진다.
〔하층막 및 상층막의 형성 방법〕
본 발명에 관한 범프 형성용 2층 적층막은 소정의 배선 패턴을 갖는 기판 상 에 우선 하층재용 조성물을 도포 및 건조, 또는 라미네이트하고, 이어서 상층재용 조성물을 도포 및 건조, 또는 라미네이트함으로써 형성할 수 있다. 기판 상에 형성하는 방법으로는, 재료가 액상인 경우, 디핑법, 스핀 코팅법, 롤 코팅법, 스크린 인쇄법, 도포기법, 커튼 코터법 등의 방법을 이용할 수 있다. 또한 재료가 필름상인 경우, 라미네이트법, 진공 라미네이트법 등의 방법을 이용할 수 있다. 또한, 하층 및 상층의 건조 조건은, 조성물 중 각 성분의 종류, 배합 비율, 도포 막 두께 등에 따라 다르지만, 통상은 70 내지 140 ℃에서 5 내지 20 분간 정도이고, 바람직하게는 80 내지 130 ℃에서 2 내지 10 분간 정도이다. 건조 시간 및 온도가 상기 범위 내에 있음으로써, 현상시의 밀착 상태 및 해상도가 우수하다.
또한 하층재와 상층재를 미리 2층 구조의 건식 필름으로 하고, 한번의 라미 네이트에 의해 기판 상에 2층을 형성할 수 있다. 이러한 2층 구조의 건식 필름은 후술하는 전사 필름으로부터 기판 상에 전사함으로써도 얻을 수 있다.
전사 필름
본 발명에 관한 전사 필름은 지지 필름 상에 상기 범프 형성용 2층 적층막을 포함한다. 이러한 전사 필름은 지지 필름 상에 상기한 상층재용 조성물을 도포하여 건조한 후, 하층재용 조성물을 도포하여 건조함으로써 제조할 수 있다. 상기 조성물을 도포하는 방법으로는, 예를 들면 스핀 코팅법, 롤 코팅법, 스크린 인쇄, 도포기법 등을 들 수 있다. 또한, 지지 필름의 재료는 전사 필름의 제조 및 사용에 견딜 수 있는 강도를 갖는 한, 특별히 한정되는 것은 아니다.
범프 형성 방법
본 발명에 관한 범프 형성 방법은 적어도 하기 공정을 행하는 것을 특징으로 하는, 배선 기판 표면의 전극 패드 상에 범프를 형성시키는 방법이다.
(a) 기판 상에 상기 2층 적층막을 형성한 후, 전극 패드에 대응하는 위치에 개구 패턴을 형성하는 공정,
(b) 상기 개구 패턴 내에 저융점 금속을 도입하는 공정,
(c) 가열 처리함으로써 상기 저융점 금속을 리플로우하여 범프를 형성하는 공정, 및
(d) 상기 2층 적층막을 기판으로부터 박리 및 제거하는 공정.
〔(a) 공정〕
본 발명에 관한 범프 형성 방법은 패턴을 형성하는 공정을 포함한다. 패턴 을 형성하는 공정은 (i) 하층 및 상층의 형성, (ii) 방사선 조사, 및 (iii) 현상 처리의 공정을 포함한다.
(i) 하층 및 상층의 형성
하층 및 상층의 형성은 상기 하층막 및 상층막의 형성 방법에 의해 행할 수 있다. 이 때, 상기한 전사 필름을 사용하여 기판 상에 하층 및 상층을 형성할 수도 있다.
(ii) 방사선 조사
(i) 공정을 행한 후에, 방사선을 2층 적층막에 조사한다. 이에 따라, 패턴의 잠상이 형성된다. 조사 방법은 이하와 같다.
상기한 2층 적층막에 소정 패턴의 마스크를 개재시켜, 파장이 300 내지 500 nm인 자외선 또는 가시광선을 조사한다. 이들 방사선의 선원으로서, 저압 수은등, 고압 수은등, 초고압 수은등, 메탈할로겐 램프, 아르곤 가스 레이저 등을 사용할 수 있다. 여기서 방사선이란, 자외선, 가시광선, 원자외선, X선, 전자선 등을 의미한다. 방사선 조사량은 조성물 중 각 성분의 종류, 배합량, 도막의 막 두께 등에 따라 다르지만, 예를 들면 초고압 수은등을 사용하는 경우, 통상 100 내지 2000 mJ/㎠이다.
(iii) 현상 처리
(ii) 공정을 행한 후에 패턴을 현상한다. 이에 따라, 패턴이 형성된다. 현상 방법은 이하와 같다.
알칼리성 수용액을 현상액으로서 사용하여 불필요한 부분을 용해 및 제거하 고, 방사선 조사 부분만 잔존시킨다. 현상액으로는, 예를 들면 테트라메틸암모늄히드록시드, 테트라에틸암모늄히드록시드, 피롤, 피페리딘, 1,8-디아자비시클로[5,4,0]-7-운데센, 1,5-디아자비시클로[4,3,0]-5-노난, 에틸아민, n-프로필아민, 디에틸아민, 디-n-프로필아민, 트리에틸아민, 메틸디에틸아민, 디메틸에탄올아민, 트리에탄올아민, 수산화나트륨, 수산화칼륨, 탄산나트륨, 규산나트륨, 메타규산나트륨, 암모니아수 등의 알칼리류의 수용액을 사용할 수 있다. 또한 상기 알칼리류의 수용액에 메탄올, 에탄올 등의 수용성 유기 용매나 계면활성제를 적당량 첨가한 수용액을 현상액으로서 사용할 수도 있다.
현상 시간은 조성물 각 성분의 종류, 배합 비율, 조성물의 건조 막 두께에 따라 다르지만, 통상 30 내지 360 초간이고, 또한 현상의 방법은 액담금법, 디핑법, 패들법, 분무 현상법 등 중 어느 것일 수도 있다. 현상 후에는, 유수 세정을 30 내지 90 초간 행하고, 그 후 에어건 등을 사용하여 풍건시키거나, 오븐 중에서 건조시키거나, 스피너를 사용하여 스핀 건조시킨다.
상기한 바와 같은 현상액을 사용하여 현상하면, 상층에서는 방사선 조사 부분만이 잔존하며, 하층에서는 상층 중 제거된 부분(방사선 비조사부)에 대응하는 부분이 용해 제거된다. 그 후, 잔존한 적층막을 후노광하거나 가열함으로써, 추가로 레지스트막을 경화시킬 수도 있다.
〔(b) 공정〕
본 발명에 관한 범프 형성 방법은 저융점 금속을 도입하는 공정을 포함한다. 저융점 금속을 도입하는 방법으로는, 예를 들면 땜납 페이스트 등의 저융점 금속 페이스트를 스퀴지를 사용하여 개구부에 매립하는 방법, 땜납볼을 직접 탑재하는 방법, 또는 전해 도금법 등이 있다.
〔(c) 공정〕
본 발명에 관한 범프 형성 방법은 상기한 개구부에 도입한 저융점 금속을 가열 리플로우하여 범프를 형성하는 공정을 포함한다.
〔(d) 공정〕
본 발명에 관한 범프 형성 방법은 상기 2층 적층막을 기판으로부터 박리 및 제거하는 공정을 포함한다. 박리 및 제거는 이하의 방법에 의해서 행할 수 있다.
범프를 형성한 후에, 기판 상에 잔존하는 경화물을 박리하는 방법으로는, 50 내지 80 ℃ 하에서 교반 중인 박리액에 상기 기판을 5 내지 30 분간 침지함으로써, 경화막(레지스트막)을 박리하는 방법이 있다. 이 때 사용하는 박리액으로는, 디메틸술폭시드 단독 또는 제4급 암모늄염과 디메틸술폭시드와 물의 혼합 용액을 사용하는 것이 바람직하다. 또한, 상기 박리액에 소량의 알코올을 첨가할 수도 있다.
보다 구체적으로는, 다단의 침지조를 갖는 박리 설비를 준비하고, 2층 적층막을 첫번째 조에서 적당한 유기 용제를 사용하여 박리함과 동시에 박리편을 순환 여과한 후, 두번째 조 이후에서 상기 적층막을 유기 알칼리 성분을 함유하는 박리액으로 박리하는 방법을 들 수 있다. 이 방법 중에서도, 첫번째 조에서 디메틸술폭시드 또는 N-메틸피롤리돈을 사용하고, 두번째 조 이후에서 유기 알칼리 성분과 디메틸술폭시드를 함유하는 박리액을 사용하는 방법이 바람직하다.
또한, 본 발명에 관한 다른 범프 형성 방법은 적어도 하기 공정을 행하는 것 을 특징으로 하는, 배선 기판 표면의 전극 패드 상에 범프를 형성시키는 방법이다.
(a) 기판 상에 상기 2층 적층막을 형성한 후, 전극 패드에 대응하는 위치에 개구 패턴을 형성하는 공정,
(b) 상기 개구 패턴 내에 저융점 금속을 도입하는 공정,
(d') 상기 2층 적층막을 기판으로부터 박리 및 제거하는 공정, 및
(c') 가열 처리함으로써 상기 저융점 금속을 리플로우하여 범프를 형성하는 공정.
상기 (a), (b), (d'), 및 (c')의 각 공정은 상기 범프 형성 방법의 각 공정과 동일하게 행할 수 있다.
〔범프 형성 방법의 실시 형태〕
이하, 본 발명에 관한 범프 형성 방법의 실시 형태에 대해서 도면을 참조하여 설명한다.
본 발명의 제1 실시 형태에 의한 전극 패드 상에 범프를 형성시키는 방법에 대해서, 도 1을 사용하여 보다 상세히 설명한다. 전극 패드 (101)이 반도체 전체면에 걸친 영역상에 배치된 반도체칩 웨이퍼의 단면 구조를 도 1(a)에 도시한다. 실리콘 기판 (103)의 표면 상에 전극 패드 (101)이 형성되고, 전극 패드 (101)의 표면이 노출된 상태에서 표면은, 예를 들면 1 ㎛의 패시베이션막 (102)로 덮여 있다.
도 1(b)에 도시한 바와 같이, 전극 금속의 금속 확산 방지막 (104)와 배리어 금속층 (105)를 스퍼터법, 증착법 등으로 형성한다. 금속 확산 방지막 (104)는 Ni, Cr, TiN, TaN, Ta, Nb, WN 중 어느 하나를 사용하여, 예를 들면 1 ㎛의 막 두께로 형성한다. 이 금속 확산 방지막 (104)는 단층막이거나 적층막일 수도 있다. 배리어 금속층 (105)는 Ti, Ni, Pd 등의 금속을 수천 옹스트롬 두께로 적층한다.
도 1(C)에 도시한 바와 같이, 패시베이션막 (102) 및 배리어 금속층 (105)의 전체면에 하층 (106)으로서 알칼리 가용성 비감방사선성 수지 조성물을 포함하고 상층 (107)로서 네가티브형 감방사선성 수지 조성물을 포함하는 2층 적층막을 형성한다.
예를 들면 액상 하층재를 2 내지 3 ㎛의 막 두께로 도포하여 하층 (106)을 형성한다. 또한 하층 (106) 상에 액상의 네가티브형 감방사선성 수지 조성물, 건식 필름 레지스트 중 어느 하나를 50 ㎛ 이상의 막 두께로 형성하여 상층 (107)을 형성한다. 하층 (106)과 상층 (107)을 포함하는 적층막에 대하여, 마스크를 개재시켜 방사선을 조사한 후 현상하여, 전극 패드 (101) 상의 범프 형성용 개소에 대응하는 위치에 범프 형성용 개구부 (108)을 형성한다. 범프 형성용 개구부를 형성한 후, 소위 포스트 노광, 포스트 베이킹함으로써 상층의 가교 반응을 진행시키고, 기계적 강도, 내용제성을 향상시킬 수 있다.
상술한 방법을 포함해서 2층 적층막의 형성 방법으로는,
(1) 하층이 액상 레지스트, 상층이 액상 레지스트
(2) 하층이 액상 레지스트, 상층이 건식 필름 레지스트
(3) 하층이 건식 필름 레지스트, 상층이 액상 레지스트
(4) 하층이 건식 필름 레지스트, 상층이 건식 필름 레지스트
(5) 하층/상층의 2층 구조를 갖는 건식 필름
등의 조합이 가능하다.
도 1(d)에 도시한 바와 같이, 상기 범프 형성용 개구부에 스퀴지 (109) 등을 사용하여, 예를 들면 땜납 페이스트와 같은 저융점 금속 페이스트 (110)을 매립한다.
도 1(e) 및 (f)에 도시한 바와 같이, 금속 페이스트를 매립한 반도체 웨이퍼를 질소 분위기 중에서 가열하고, 금속 페이스트를 리플로우하여 범프 (111)을 형성한다.
도 1(g)에 도시한 바와 같이, 적층막을 박리한다. 이 후, 전기적인 테스트를 행하고, 다이싱을 행하여 칩으로 분할하고, 플립 칩 실장을 행한다.
본 실시 형태에서는, 저융점 금속 페이스트로서 땜납 페이스트를 예시하였지만, Sn, Pb, Ag, Bi, Zn, In, Sb, Cu, Bi, Ge 등의 금속이 혼합된 혼합 금속을 사용하여도 양호한 신뢰성이 얻어진다. 또한, 땜납 범프를 형성할 때에 스퀴지를 사용하여 범프 형성용 개구부 (108)에 매립하는 방법 이외에도, 저융점 금속볼 (209)를 탑재하는 제2 실시 형태(도 2)나, 땜납의 전해 도금에 의해 저융점 금속막 (309)를 형성하는 제3 실시 형태(도 3)를 사용할 수도 있다. 또한 전해 도금으로 저융점 금속막을 형성하는 경우(도 3), 금속 확산 방지막 및/또는 배리어 금속은 급전(feeding) 층으로서도 사용되기 때문에, 이들은 일반적으로 기판 전체면에 형성되고, 리플로우 후에 습식 에칭 등의 수단으로 범프 하부를 제외한 부분이 제거되는 것이 일반적이다. 또한 금속 페이스트를 리플로우한 후, 플럭스 세정을 행할 수도 있다.
도 4(a) 내지 (f)는, 소위 다층 인쇄 배선판에 본 발명에 의해서 범프를 형성하는 경우의 설명도이다.
이 도 4의 층간 수지 절연층의 하측은 도체 회로와 층간 수지 절연층이 각각 1층씩 형성되어 있지만, 교대로 복수개층 형성되어 있는 것이 통상의 형태이다.
본 발명의 제4 실시 형태에 의한 전극 패드 상에 범프를 형성시키는 방법에 대해서, 도 4를 사용하여 설명한다. 본 실시 형태에서는, 복수개의 전극 패드 (401) 및 상기 패드의 측면 표면에 솔더 레지스트 (406)을 갖는 배선 기판이, 유리 에폭시 수지 또는 BT(비스말레이미드-트리아진) 수지를 포함하는 기재 (404) 상에 층간 수지 절연층 (402)를 개재시켜 설치되어 있으며, 범프 형성용 개구 (408) 내에 저융점 금속을 도입하는 공정으로서 땜납 페이스트로 대표되는 저융점 금속 페이스트 (409)를 스퀴지 (410)에 의해 충전하는 방법이 사용되고 있다.
전극 패드 (401)이 반도체 전체면에 대응하는 영역 전체면에 배치된 배선 기판의 단면 구조를 도 4(a)에 도시한다. 층간 수지 절연층 (402)와 도체 회로 (403)을 유리 에폭시 수지 또는 BT(비스말레이미드-트리아진) 수지를 포함하는 기재 (404) 상에 갖는 다층 적층판인 배선 기판의 일부에는 도금에 의해 형성된 비아 홀 (405)에 의해, 상하의 도통이 확보되어 있다. 층간 수지 절연층 (402) 위에 솔더 레지스트 (406)을 도포하고, 바닥부에 전극이 되는 개구부를 형성한다. 이 개구부의 바닥부에는 도체 회로의 일부가 노출되어 있고, 노출된 도체 회로 위에 무전계 도금 등에 의해 전극 패드 (401)을 형성한다. 그 위에 하층 (412)와 상층 (407)로 이루어지는 2층 적층막을 형성한다.
예를 들면 액상 하층재를 2 내지 5 ㎛의 막 두께로 도포하여 하층 (412)를 형성한다. 또한 그 위에 액상의 네가티브형 감방사선성 수지 조성물, 건식 필름 레지스트 중 어느 하나를 40 ㎛ 이상의 막 두께로 형성하여 상층 (407)을 형성한다. 이어서 이 적층막을 패턴 노광한 후, 현상함으로써 땜납 범프 형성용 개구 (408)을 형성한다.
상술한 방법을 포함해서 2층 적층막의 형성 방법으로는, 실리콘 웨이퍼를 기재로 한 경우와 마찬가지로,
(1) 하층이 액상 레지스트, 상층이 액상 레지스트
(2) 하층이 액상 레지스트, 상층이 건식 필름 레지스트
(3) 하층이 건식 필름 레지스트, 상층이 액상 레지스트
(4) 하층이 건식 필름 레지스트, 상층이 건식 필름 레지스트
(5) 하층/상층의 2층 구조를 갖는 건식 필름
등의 조합이 가능하다.
도 4(c), (d)에 도시한 바와 같이, 이 범프 형성용 개구부에 스퀴지 (410) 등을 사용하여, 예를 들면 땜납 페이스트와 같은 저융점 금속 페이스트 (409)를 매립한다.
이어서 도 4(e)에 도시한 바와 같이, 금속 페이스트를 매립한 반도체 웨이퍼를 질소 분위기 중에서 가열하고, 금속 페이스트를 리플로우하여 범프를 형성한다.
그 후 도 4(f)에 도시한 바와 같이, 적층막을 박리한다.
상기 실시예에서는, 저융점 금속 페이스트로서 땜납 페이스트를 예시했지만, Sn, Pb, Ag, Bi, Zn, In, Sb, Cu, Bi, Ge 등의 금속이 혼합된 혼합 금속을 사용하여도 양호한 신뢰성이 얻어진다. 또한, 저융점 금속 범프, 바람직하게는 땜납 범프를 형성할 때에, 스퀴지를 사용하여 개구부에 매립하는 방법 이외에도, 저융점 금속볼(땜납볼) (509)를 탑재하는 제5 실시 형태(도 5)나, 땜납 등의 저융점 금속의 전해 도금에 의해 저융점 금속막 (609)를 형성하는 제6 실시 형태(도 6)를 사용할 수도 있다. 또한 전해 도금의 경우에는, 도 6에 도시한 바와 같이 저융점 금속막을 형성한 후에 2층 적층막을 박리하고, 리플로우할 수 있다. 또한 저융점 금속을 리플로우한 후, 플럭스 세정을 행할 수도 있다.
이하, 실시예에 기초하여 본 발명을 더욱 구체적으로 설명하지만, 본 발명이 이들 실시예로 한정되는 것은 아니다.
하층용 조성물에 사용하는 각 성분에 대해서 설명한다.
<중합체 (A)의 합성>
〔합성예 1〕
중합체 A-1의 합성
드라이 아이스/메탄올 환류기와 온도계가 장착된 플라스크를 질소 치환한 후, N-(3,5-디메틸-4-히드록시벤질)아크릴아미드 100 g, 메탄올 300 g을 넣고 교반하였다. 이어서, AIBN 4g를 첨가하고, 메탄올 환류하에(64.5 ℃) 교반을 행하면서 8 시간 동안 중합하였다. 중합 종료 후, 실온까지 냉각하고, 중합 용액을 다량의 물 중에 투입한 후, 생성된 중합체를 응고시켰다. 이어서, 중합체를 테트라히드로푸란에 재용해시킨 후, 재차 다량의 헥산으로 응고시키는 조작을 3회 반복하였다. 이 조작에서 얻어진 응고물을 40 ℃에서 48 시간 동안 진공 건조하여 중합체 A-1을 얻었다.
〔합성예 2〕
중합체 A-2의 합성
환상 N-(3,5-디메틸-4-히드록시벤질)아크릴아미드 100 g을, N-(3,5-디메틸-4-히드록시벤질)아크릴아미드 90 g와 스티렌 10 g으로 변경한 것 이외에는 A-1과 동일한 순서에 의해 중합체 A-2를 얻었다.
〔합성예 3〕
중합체 A-3의 합성
N-(3,5-디메틸-4-히드록시벤질)아크릴아미드 100 g을, N-(3,5-디메틸-4-히드록시벤질)아크릴아미드 65 g, 스티렌 15 g, 및 2-히드록실에틸아크릴레이트 20 g으로 변경한 것 이외에는, A-1과 동일한 순서에 의해 중합체 A-3을 얻었다.
<유기 용매 (B)>
유기 용매 (B)로서 이하의 화합물을 사용하였다.
B-1: 2-히드록시프로피온산에틸
B-2: 프로필렌글리콜 모노메틸에테르아세테이트
B-3: 2-헵타논
<첨가 수지>
첨가 수지로서 이하의 수지를 사용하였다.
첨가 수지 1: 폴리히드록시스티렌(Mw 3000)
첨가 수지 2: 히드록시스티렌-스티렌 공중합체(주입 중량비 80/20, Mw 1200)
첨가 수지 3: m-크레졸, p-크레졸의 포르말린 축합물(주입 중량비 60/40, Mw 1200)
첨가 수지 4: 4,4'-[1-[4-[1-(4-히드록시페닐)-1-메틸에틸]페닐]에틸리덴]디페놀
이하 상층용 조성물에 사용하는 각 성분에 대해서 설명한다.
<페놀성 수산기를 갖는 중합체 (C)의 합성>
〔합성예 4〕
중합체 C-1의 합성
플라스크를 질소 치환한 후, 중합 개시제로서 2,2'-아조비스(이소부티르산)디메틸에스테르 10.0 g, 용매로서 2-히드록시프로피온산에틸을 150 g을 넣고, 중합 개시제가 용해될 때까지 교반하였다. 이어서, p-이소프로페닐페놀 5.0 g, N-(P-히드록시페닐)메타크릴아미드 14 g, 메타크릴산 12.0 g, 8-트리시클로[5.2.1.02.6]데카닐-메타크릴레이트 32 g, n-부틸메타크릴레이트 37.0 g을 주입한 후, 천천히 교반을 시작하였다. 그 후, 용액의 온도를 80 ℃로 상승시키고, 이 온도에서 3 시간 동안 중합한 후, 2,2'-아조비스(이소부티르산)디메틸에스테르 1.0 g을 추가로 첨가하여, 80 ℃에서 3 시간 동안 중합하고, 이어서 110 ℃로 승온하여 이 온도에서 1 시간 동안 중합을 행하였다. 그 후, 실온까지 방냉하고, 플라스크 내부를 공기로 치환하였다. 반응 생성물을 다량의 메탄올에 적하하여 반응물을 응고시켰다. 이 응고물을 수세한 후, 응고물과 동일한 중량의 테트라히드로푸란에 재용해시키고, 다량의 메탄올로 재차 응고시켰다. 이 재용해-재응고 조작을 총 3회 행한 후, 얻어진 응고물을 40 ℃에서 48 시간 동안 진공 건조하여 중합체 C-1을 얻었다. 중합체 C-1의 Tg를 측정한 바, 98 ℃였다.
Tg 측정 장치: (TA 인스트루먼트사 제조의 시차 주사 열량계)
Tg 측정 조건: (측정 범위 -80 ℃ 내지 500 ℃, 승온 속도 5 ℃/분. 질소플로우 60 ㎖/분)
〔합성예 5〕
중합체 C-2의 합성
플라스크를 질소 치환한 후, 중합 개시제로서 2,2'-아조비스(이소부티로니트릴) 4.0 g, 용매로서 2-히드록시프로피온산에틸을 150 g을 넣고, 중합 개시제가 용해될 때까지 교반하였다. 이어서, 메타크릴산 10.0 g, p-이소프로페닐페놀 15.0 g, 8-트리시클로[5.2.1.02.6]데카닐-메타크릴레이트 25 g, 이소보르닐아크릴레이트 20 g, n-부틸아크릴레이트 30.0 g을 주입한 후, 천천히 교반을 시작하였다. 그 후, 용액의 온도를 80 ℃로 상승시키고, 이 온도에서 3 시간 동안 중합한 후, 2,2'-아조비스(이소부티로니트릴) 1.0 g을 추가로 첨가하여, 80 ℃에서 3 시간 동안 중합하고, 이어서, 110 ℃로 승온하여 이 온도에서 1 시간 동안 중합을 행하였다. 그 후, 실온까지 방냉하고, 플라스크 내부를 공기로 치환하였다. 반응 생성물을 다량의 메탄올에 적하하여 반응물을 응고시켰다. 이 응고물을 수세한 후, 응고물과 동일한 중량의 테트라히드로푸란에 재용해시키고, 다량의 메탄올로 재차 응고시켰다. 이 재용해-재응고 조작을 총 3회 행한 후, 얻어진 응고물을 40 ℃에서 48 시간 동안 진공 건조하여 중합체 C-2를 얻었다. 중합체 C-1과 동일하게 하여 Tg를 측정한 바, 61 ℃였다.
<가교제 (D)>
가교제 (D)로서 이하의 화합물을 사용하였다.
D-1: 아로닉스 M-8060(도아 고세이(주))
D-2: 아로닉스 M-305(도아 고세이(주))
<감방사선성 라디칼 중합 개시제 (E)>
감방사선성 라디칼 중합 개시제 (E)로서 이하의 화합물을 사용하였다.
E-1: 이르가큐어 651(시바 가이기사 제조)
E-2: 루시린 TPO(BASF사 제조)
E-3: 2,2'-비스(2,4-디클로로페닐)-4,5,4'5'-테트라페닐-1,2'-비이미다졸(구로가네 가세이(주) 제조)
<유기 용매 (F)>
유기 용매 (F)로서 이하의 화합물을 사용하였다.
F-1: 2-히드록시프로피온산에틸
F-2: 프로필렌글리콜 모노메틸에테르아세테이트
이하 하층용 조성물의 제조 방법에 대해서 설명한다.
<하층재용 조성물 L-1의 제조>
하기 표 1에 나타낸 바와 같이, 중합체 A-1(25부), 유기 용매 B-1(75부), 및 계면활성제 NBX-15(0.1부)를 교반 혼합하여 균일하게 용해시켰다. 그 후, 이 용액을 공경 3 ㎛의 막 필터(어드밴텍(ADVANTEC)사 제조의 캡슐 카트리지 필터 CCP-FX-C1B)를 사용하여 여과하여 하층재용 조성물 L-1을 제조하였다.
<하층재용 조성물 L-2 내지 L-5의 제조>
표 1에 따라서 조성을 변경한 것 이외에는, L-1과 동일하게 하여 하층재용 조성물 L-2 내지 L-5를 제조하였다.
<비교용 하층용 조성물 CL-1 및 CL-2의 제조>
표 1에 따라서 조성을 변경한 것 이외에는, L-1과 동일하게 하여 비교용 하층재용 조성물 CL-1 및 CL-2를 제조하였다.
<하층용 전사 필름 LF-1의 제조>
하층재용 조성물 L-1을 사용하여 전사 필름을 제조하였다. 두께 50 ㎛, 11 ㎠의 폴리에틸렌테레프탈레이트(PET) 필름에 스핀 코터를 이용하여 건조 후의 막 두께가 5 ㎛가 되도록 하층재용 조성물 L-1을 도포한 후, 100 ℃의 대류식 오븐에서 10 분간 건조하였다.
Figure 112006067642904-pct00004
이하 상층용 조성물의 제조 방법에 대해서 설명한다.
<상층재용 조성물 U-1의 제조>
하기 표 2에 나타낸 바와 같이, 중합체 C-1(100부), 가교제 D-1(50부), 가교제 D-2(20부), 개시제 E-1(25부), 개시제 E-3(3부), 유기 용매 F-1(106부), 및 계면활성제 NBX-15(0.1부)를 교반 혼합하여 균일하게 용해시켰다. 그 후, 이 용액을 공경 10 ㎛의 막 필터(어드밴텍사 제조의 캡슐 카트리지 필터 CCP-3-C1B)를 사용하여 여과하여 상층재용 조성물 U-1을 제조하였다.
<상층재용 조성물 U-2의 제조>
표 2에 따라서 조성을 변경한 것 이외에는, U-1과 동일하게 하여 상층재용 조성물 U-2를 제조하였다.
<상층용 전사 필름 UF-2의 제조>
상층재용 조성물 U-2를 사용하여 전사 필름을 제조하였다. 두께 50 ㎛, 11 ㎠의 폴리에틸렌테레프탈레이트(PET) 필름에 스핀 코터를 이용하여 건조 후의 막 두께가 80 ㎛가 되도록 상층재용 조성물 U-2를 도포한 후, 120 ℃의 대류식 오븐에서 10 분간 건조하였다.
Figure 112006067642904-pct00005
<2층 적층막을 갖는 전사 필름의 제조>
상기한 하층재용 조성물 L-1, 상층재용 조성물 U-2를 사용하여 전사 필름을 제조하였다. 두께 50 ㎛, 11 ㎠의 폴리에틸렌테레프탈레이트(PET) 필름에 스핀 코터를 이용하여, 건조 후의 막 두께가 80 ㎛가 되도록 상층재용 조성물 U-2를 도포한 후, 110 ℃의 대류식 오븐에서 10 분간 건조하였다. 이어서, 건조한 도포막 상에 스핀 코터를 이용하여 건조 후의 막 두께 5 ㎛가 되도록 하층재용 조성물 U-2를 도포한 후, 120 ℃의 대류식 오븐에서 10 분간 건조하였다.
이하 범프의 형성 방법에 사용하는 박리액, 평가 기판에 대해서 설명한다.
<박리액의 제조>
디메틸술폭시드 4500 g에 테트라메틸암모늄히드록시드 수용액(25 중량％) 300 g과 이소프로판올 200 g을 첨가한 후, 교반하여 박리액 1이라 하였다.
<평가 기판 A의 제조>
4인치 실리콘 웨이퍼 상에, 스퍼터링에 의해 1000 옹스트롬 두께의 크롬층을 형성하고, 그 위에 1000 옹스트롬 두께의 구리층을 형성하였다. 이것을 평가 기판 A라 하였다.
<평가 기판 B의 제조>
상기 평가 기판 A의 스퍼터면 상에, (i) m-크레졸/p-크레졸=60/40(몰비)을 포함하는 크레졸노볼락 수지(폴리스티렌 환산 중량 평균 분자량 8700), (ii) 헥사메톡시메틸멜라민, (iii) 가교 미립자, (iv) 스티릴-비스(트리클로로메틸)-s-트리아진, 및 (v) 락트산에틸을 함유하는 솔더 레지스트(JSR(주) 제조, 일본 특원 2000-334348호 중에 기재된 실시예 1의 감광성 절연 수지 조성물)를 도포하고, 90 ℃의 대류식 오븐에서 10 분간 건조하여, 두께 3 ㎛의 균일한 도막을 제조하였다.
이어서, 고압 수은등〔얼라이너(서스 마이크로테크사(Suss Microtech Inc.) 제조의 MA-150)〕을 이용하여 패턴 마스크를 개재시키고, 파장 350 nm에서의 노광량이 300 내지 500 mJ/㎠가 되도록 노광하고, 90 ℃의 대류식 오븐에서 15 분간 가열(노광후 베이킹(Post Exposure Bake): 이하, "PEB"라 함)을 행하였다. 그 후, 2.38 중량％의 테트라메틸암모늄히드록시드 수용액을 사용하여, 23 ℃에서 2 내지 3 분간 패들 현상(압력; 3 kgf?㎠)을 행하고, 추가로 고압 수은등을 이용하여 파장 350 nm에서의 노광량이 1000 mJ/㎠가 되도록 노광하였다. 이 기판을 대류식 오븐에 넣고, 150 ℃에서 2 시간, 추가로 170 ℃에서 2 시간 동안 가열하여 경화막을 갖는 기판을 얻었다. 이를 평가 기판 B라 하였다.
이들 기판은 제1 개구 패턴으로서 이하의 패턴이 혼재하고 있다.
150 ㎛ 피치로 개구 직경 95 ㎛의 홀 패턴
125 ㎛ 피치로 개구 직경 80 ㎛의 홀 패턴
이하 범프 형성용 2층막의 제조 방법에 대해서 설명한다.
(스핀 코터법에 의한 범프 형성용 2층 적층막의 제조)
(평가 기판 A를 사용하는 경우)
스핀 코터를 이용하여 건조 후의 막 두께 5 ㎛가 되도록 하층재용 조성물을 도포한 후, 120 ℃의 핫 플레이트에서 5 분간 건조하였다. 이 하층 위에, 스핀 코터를 이용하여 건조 후의 막 전체의 두께가 85 ㎛가 되도록 상층재용 조성물을 도포한 후, 120 ℃의 핫 플레이트에서 5 분간 건조하여 2층 적층막을 제조하였다.
<평가 기판 B를 사용하는 경우>
스핀 코터를 이용하여 건조 후의 막 두께 5 ㎛가 되도록 하층재용 조성물을 도포한 후, 110 ℃의 핫 플레이트에서 10 분간 건조하였다. 이 하층 위에, 스핀 코터를 이용하여 건조 후의 막 전체의 두께가 85 ㎛가 되도록 상층재용 조성물을 도포한 후, 110 ℃의 핫 플레이트에서 10 분간 건조하여 2층 적층막을 제조하였다.
(라미네이트법에 의한 범프 형성용 하층의 제조)
하층재용 전사 필름을 기판 상에 접촉시키고, 하층을 전사하고, 지지 필름을 박리하였다. 이 조작에 의해, 건식 필름형의 하층을 라미네이트하였다.
라미네이트 조건은 이하와 같다.
롤 온도: 120 ℃
롤압: 0.4 MPa
반송 속도: 0.5 m/분
(라미네이트법에 의한 범프 형성용 상층의 제조)
상층용 전사 필름을 기판 위의 하층에 접촉시키고 상층을 전사하였다. 이 조작에 의해, 건식 필름형의 상층을 라미네이트하였다.
라미네이트 조건은 이하와 같다.
롤 온도: 120 ℃
롤압: 0.4 MPa
반송 속도: 0.5 m/분
(라미네이트법에 의한 범프 형성용 2층 적층막의 제조)
2층 적층막을 갖는 전사 필름을 기판 상에 접촉시키고, 2층 적층막을 일괄적으로 전사하였다. 이 조작에 의해, 기판 상에 2층 적층막을 라미네이트하였다.
라미네이트 조건은 이하와 같다.
롤 온도: 120 ℃
롤압: 0.4 MPa
반송 속도: 0.5 m/분
상기 재료와 박리액, 평가 기판을 사용하여 이하의 실시예를 행하였다.
〔실시예 1〕
패턴 및 범프의 형성
<도포>
평가 기판 A 상에, 하층재용 조성물 L-1을 사용하여 스핀 코팅법에 의해 막 두께 5 ㎛의 하층을 형성하였다. 이 하층 위에 상층재용 조성물 U-1을 사용하여 스핀 코팅법에 의해 상층을 형성하고, 막 전체의 두께가 85 ㎛인 2층 적층막을 제조하였다. 건조 후, 스핀 코팅시에 발생한 외주부의 돌출 부분을 아세톤을 사용하여 제거하였다.
<노광>
고압 수은등〔얼라이너(서스 마이크로테크사 제조의 MA-150)〕을 사용하고, 패턴이 부착된 유리 마스크를 개재시켜 파장 420 nm에서의 노광량이 1000 mJ/㎠가 되도록 노광하였다. 노광시에는 패턴이 부착된 유리 마스크와 상층재 도포면 사이의 갭이 30 ㎛가 되도록 조정하였다.
<현상>
노광한 기판은 2.38 ％의 테트라메틸암모늄히드록시드를 함유하는 수용액(이하, TMAH 현상액이라 함) 중에서 패들 현상하였다. 현상시의 패들 시간은 90 초를 중심으로 15 초마다 조정하였다. 현상 후, 이온 교환수에서 60 초간 린스하였다.
이 패턴화된 기판은 50 ㎛×50 ㎛의 개구를 갖는 홀 패턴이 다수개 존재한다.
현상 후, 광학 현미경과 주사형 전자 현미경으로 패턴 형상을 확인하고, 이하의 기준으로 평가하였다. 결과를 하기 표 4에 나타낸다.
패턴 형상 ○:
50 ㎛×50 ㎛의 개구를 갖는 홀 패턴이 현상 잔여물 없이 현상되어 있으며, 패턴의 부유, 박리 등을 볼 수 없는 현상 시간이 있다.
패턴 형상 ×:
50 ㎛×50 ㎛의 개구를 갖는 홀 패턴에서 현상 잔여물, 또는 패턴의 부유, 박리를 볼 수 있고, 현상 시간의 마진이 없다.
<땜납 매입>
평가 기판 B 상에 하층재용 조성물 L-1을 사용하여, 스핀 코팅법에 의해 막 두께 5 ㎛의 하층을 형성하였다. 이 하층 위에 상층재용 조성물 U-1을 사용하여, 스핀 코팅법에 의해 상층을 형성하고, 막 전체의 두께가 85 ㎛인 2층 적층막을 제조하였다. 건조 후, 스핀 코팅시에 발생한 외주부의 돌출 부분을 아세톤 적하에 의해서 제거하였다.
이후에는 상기한 <노광> 및 <현상>에 의해 패턴화를 실시하였다. 노광시에 사용한 패턴이 부착된 유리 마스크에는, 제1 개구 패턴에 상응하는 위치에 개구 직경이 5 ㎛ 내지 10 ㎛만큼 더 넓은 패턴(이하, "제2 개구 패턴"이라 함)이 존재한다. 제1 개구 패턴과 제2 개구 패턴의 대응 관계는 이하의 표 3과 같다.
Figure 112006067642904-pct00006
본 패턴화된 기판을 고압 수은등〔얼라이너(서스 마이크로테크사 제조의 MA-150)〕을 사용하여, 패턴이 부착된 유리 마스크를 개재시켜 파장 420 nm에서의 노광량이 5000 mJ/㎠가 되도록 노광하고, 이어서 100 ℃에서 30 분간 클린 오븐 내에서 소성함으로써, 상층의 경화 반응을 촉진하였다.
그 후, 2층 적층막의 표면 전체에 스퀴지를 사용하여, 땜납 페이스트를 도포하고, 오목 형상의 땜납 범프 형성용 개구에 땜납 페이스트를 완전히 충전하였다. 또한, 여기서 충전한 땜납 페이스트는 센쥬 긴조꾸 고교(주) 제조의 에코솔더 페이스트 M705-221BM5-10-11(Sn:Ag:Cu=96.5:3:0.5(중량비))로 배합시킨 주로 입경 5 내지 20 ㎛의 땜납을 함유하는 것으로, 그 점도를 190 Pa?s로 조정한 것이다. 이어서, 땜납 페이스트 형성용 개구에 충전된 땜납 페이스트 이외의 땜납 페이스트를 스퀴지를 사용하여 제거함으로써, 땜납 페이스트의 표면을 평탄화하였다.
<리플로우>
그 후, 상기 공정에서 인쇄한 땜납 페이스트를 최고 도달 온도 250 ℃에서 리플로우하였다. 리플로우 후의 기판을 광학 현미경으로 관찰함으로써, 땜납 페이스트의 인쇄성을 평가하였다.
평가 기준
땜납 페이스트의 인쇄성 ○:
땜납볼이 균일하게 구상으로 되어 있고, 땜납볼이 연결된 소위 브릿지를 볼 수 없고, 레지스트 개구부에 땜납볼이 형성되어 있다.
땜납 페이스트의 인쇄성 ×:
땜납볼 형상이 불균일이며, 땜납볼이 연결된 소위 브릿지를 볼 수 있고, 레지스트 개구부에 땜납볼이 형성되어 있지 않다.
<박리>
1 ℓ의 디메틸술폭시드를 박리조 중에 넣고, 30 ℃로 가온하였다. 이 박리조 중에, 상기한 리플로우한 기판을 30 분간 교반하면서 침지함으로써 2층 적층막을 박리하였다. 박리조에서 박리 처리한 기판을 육안으로 관찰하고, 박리의 정도를 관찰하였다.
평가 기준
DMSO에 대한 박리성 ○: 대부분의 2층 적층막이 박리된다.
DMSO에 대한 박리성 ×: 전혀 박리되지 않는다.
또한, 1 ℓ의 박리액 1을 별도의 박리조 중에 넣고, 30 ℃로 가온하였다. 이 박리조 중에, 상기한 DMSO에 의해서 박리 처리한 기판을 추가로 20 분간 교반하면서 침지함으로써 잔존하는 2층 적층막을 박리하였다. 기판을 이소프로필알코올로 린스한 후에, 수세하여 에어건으로 건조하였다.
박리 처리 후, 광학 현미경과 주사형 전자 현미경으로 기판 표면, 땜납 범프를 관찰하고, 이하의 기준으로 평가하였다.
박리액 1에 대한 박리성 ○: 기판면 상에 박리 잔여물이 전혀 보이지 않는다.
박리액 1에 대한 박리성 △: 기판면 상에 육안으로는 박리 잔여물이 보이지만, 광학 현미경에 의한 관찰로 박리 잔여물이 확인되었다.
박리액 1에 대한 박리성 ×: 기판면 상에 박리 잔여물이 육안으로 관찰된다.
실시예 1의 평가 결과를 표 4에 나타내었다.
〔실시예 2 내지 7〕
실시예 1과 동일한 순서로, 표 4에 나타내는 하층재와 상층재의 조합에 대하여 평가하였다. 결과를 표 4에 나타내었다.
〔실시예 8〕
평가 기판 A 및 B 상에 하층재용 전사 필름 LF-1을 사용하여 라미네이트법에 의해 하층을 형성하였다. 그 후, 상층재용 조성물 U-1을 사용하여 스핀 코팅법에 의해 상층을 형성하여, 전체 막 두께가 85 ㎛인 적층막을 제조하였다. 이후에는, 실시예 1과 동일한 순서로 패턴 및 범프의 형성을 행하여 평가하였다. 평가 결과는 표 4에 나타낸다.
〔실시예 9〕
평가 기판 A 및 B 상에 하층재용 조성물 U-1을 사용하여 스핀 코팅법에 의해 하층을 형성하였다. 그 후, 상층용 전사 필름 UF-2를 사용하여 라미네이트법에 의해 상층을 형성하여, 전체 막 두께가 85 ㎛인 적층막을 제조하였다. 이후에는, 실시예 1과 동일한 순서로 패턴 및 범프의 형성을 행하여 평가하였다. 평가 결과는 표 4에 나타낸다.
〔실시예 10〕
평가 기판 A 및 B 상에 하층용 전사 필름 LF-1을 사용하여 라미네이트법에 의해 하층을 형성하였다. 그 후, 상층용 전사 필름 UF-2를 사용하여 라미네이트법에 의해 상층을 형성하여, 전체 막 두께가 85 ㎛인 적층막을 제조하였다. 이후에는, 실시예 1과 동일한 순서로 패턴 및 범프의 형성을 행하여 평가하였다. 평가 결과는 표 4에 나타낸다.
〔실시예 11〕
평가 기판 A 및 B 상에 상기 범프 형성용 2층 적층막을 갖는 전사 필름을 사용하여 라미네이트법에 의해 막 두께가 약 85 ㎛인 2층 적층막을 얻었다. 이후에는, 실시예 1과 동일한 순서로 패턴 및 범프의 형성을 행하여 평가하였다. 평가 결과는 표 4에 나타낸다.
〔비교예 1〕
평가 기판 A 및 B 상에 상층재용 조성물 U-1을 사용하여 스핀 코팅법에 의해 상층만을 형성하였다. 이후에는, 실시예 1과 동일한 순서로 패턴 및 범프의 형성을 행하여 평가하였다. 평가 결과는 표 4에 나타낸다.
〔비교예 2〕
표 4에 따라서, 상층재용 조성물 U-1을 상층재용 조성물 U-2로 변경한 것 이외에는, 비교예 1과 마찬가지로 패턴 및 범프의 형성을 행하여 평가하였다. 평가 결과는 표 4에 나타낸다.
〔비교예 3 내지 4〕
비교예 3 내지 4는, 표 4에 따라서 하층재용 조성물을 각각 CL-1 또는 CL-2로 변경한 것 이외에는 실시예 1과 동일하게 패턴 및 범프의 형성을 행하여 평가하였다. 평가 결과는 표 4에 나타낸다.
Figure 112006067642904-pct00007

Claims (6)

  1. 적어도 하기의 공정을 행하는 것을 특징으로 하는, 배선 기판 표면의 전극 패드 상에 범프를 형성시키는 방법.
    (a) 기판 상에, 하기 화학식 1로 표시되는 구조 단위를 갖는 중합체 (A), 및 유기 용매 (B)를 함유하는 비감방사선성 조성물로 형성되는 하층, 및 네가티브형 감방사선성 수지 조성물로 형성되는 상층으로 구성되는 2층 적층막을 형성한 후, 패턴을 갖는 마스크를 개재시키고 방사선을 조사하여 패턴의 잠상(潛像)을 형성하고, 또한 상층의 방사선 비조사 부분 및 그 상층의 방사선 비조사 부분에 대응하는 하층의 부분을 현상액에 의해 용해 제거함으로써, 전극 패드에 대응하는 위치에 전극 패드까지 관통하고 있는 개구 패턴을 형성하는 공정,
    (b) 상기 개구 패턴 내에 저융점 금속을 도입하는 공정,
    (c) 가열 처리함으로써 상기 저융점 금속을 리플로우하여 범프를 형성하는 공정, 및
    (d) 상기 2층 적층막을 기판으로부터 박리 및 제거하는 공정.
    <화학식 1>
    Figure 112011079537502-pct00008
    {식 중, R1은 -(CH2)n-이고, n은 0 내지 3의 정수이며, R2, R3, 및 R4는 동일하거나 상이하고, 수소 또는 탄소수 1 내지 4의 알킬기이다.}
  2. 적어도 하기의 공정을 행하는 것을 특징으로 하는, 배선 기판 표면의 전극 패드 상에 범프를 형성시키는 방법.
    (a) 기판 상에, 하기 화학식 1로 표시되는 구조 단위를 갖는 중합체 (A), 및 유기 용매 (B)를 함유하는 비감방사선성 조성물로 형성되는 하층, 및 네가티브형 감방사선성 수지 조성물로 형성되는 상층으로 구성되는 2층 적층막을 형성한 후, 패턴을 갖는 마스크를 개재시키고 방사선을 조사하여 패턴의 잠상을 형성하고, 또한 상층의 방사선 비조사 부분 및 그 상층의 방사선 비조사 부분에 대응하는 하층의 부분을 현상액에 의해 용해 제거함으로써, 전극 패드에 대응하는 위치에 전극 패드까지 관통하고 있는 개구 패턴을 형성하는 공정,
    (b) 상기 개구 패턴 내에 저융점 금속을 도입하는 공정,
    (d') 상기 2층 적층막을 기판으로부터 박리 및 제거하는 공정, 및
    (c') 가열 처리함으로써 상기 저융점 금속을 리플로우하여 범프를 형성하는 공정.
    <화학식 1>
    Figure 112011079537502-pct00015
    {식 중, R1은 -(CH2)n-이고, n은 0 내지 3의 정수이며, R2, R3, 및 R4는 동일하거나 상이하고, 수소 또는 탄소수 1 내지 4의 알킬기이다.}
  3. 제1항 또는 제2항에 있어서, 상기 상층을 형성하는 네가티브형 감방사선성 수지 조성물이 카르복실기 및/또는 페놀성 수산기를 갖는 중합체 (C), 가교제 (D), 감방사선성 라디칼 중합 개시제 (E), 및 유기 용매 (F)를 함유하는 것을 특징으로 하는, 배선 기판 표면의 전극 패드 상에 범프를 형성시키는 방법.
  4. 제3항에 있어서, 상기 중합체 (C)의 유리 전이 온도(Tg)가 40 ℃ 이상인 것을 특징으로 하는, 배선 기판 표면의 전극 패드 상에 범프를 형성시키는 방법.
  5. 제1항 또는 제2항에 있어서, 제1항에 기재된 (d) 상기 2층 적층막을 기판으로부터 박리 및 제거하는 공정, 또는 제2항에 기재된 (d') 상기 2층 적층막을 기판으로부터 박리 및 제거하는 공정을 디메틸술폭시드에 의해 실시하는, 배선 기판 표면의 전극 패드 상에 범프를 형성시키는 방법.
  6. 삭제
KR1020067019309A 2004-02-20 2006-09-19 범프 형성용 2층 적층막, 및 범프 형성 방법 KR101118348B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00044929 2004-02-20
JP2004044929 2004-02-20
PCT/JP2005/002575 WO2005081064A1 (ja) 2004-02-20 2005-02-18 バンプ形成用二層積層膜、およびバンプ形成方法

Publications (2)

Publication Number Publication Date
KR20060129487A KR20060129487A (ko) 2006-12-15
KR101118348B1 true KR101118348B1 (ko) 2012-03-09

Family

ID=34879365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067019309A KR101118348B1 (ko) 2004-02-20 2006-09-19 범프 형성용 2층 적층막, 및 범프 형성 방법

Country Status (6)

Country Link
US (1) US20070237890A1 (ko)
EP (1) EP1739487A4 (ko)
KR (1) KR101118348B1 (ko)
CN (1) CN1922546A (ko)
TW (1) TW200600975A (ko)
WO (1) WO2005081064A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4360242B2 (ja) * 2004-03-24 2009-11-11 Ｊｓｒ株式会社 ネガ型感放射線性樹脂組成物
JP2007184539A (ja) * 2005-12-07 2007-07-19 Denso Corp 加工品の製造方法
TWI278374B (en) * 2005-12-23 2007-04-11 Delta Electronics Inc Object and bonding method thereof
TWI334643B (en) * 2007-04-11 2010-12-11 Nan Ya Printed Circuit Board Corp Solder pad and method of making the same
KR101022878B1 (ko) * 2008-08-13 2011-03-16 삼성전기주식회사 솔더범프를 갖는 기판 및 그 제조방법
US20110281217A1 (en) * 2009-01-29 2011-11-17 Katsumi Maeda Negative photosensitive insulating resin composition and method for patterning using the same
KR20100104377A (ko) * 2009-03-17 2010-09-29 삼성전자주식회사 내부 스트레스를 줄일 수 있는 반도체 패키지
US20120305298A1 (en) * 2011-05-31 2012-12-06 Industrial Technology Research Institute Bump with nanolaminated structure, package structure of the same, and method of preparing the same
KR101587076B1 (ko) * 2012-10-15 2016-01-20 센주긴조쿠고교 가부시키가이샤 저온 솔더 페이스트의 납땜 방법
US9147663B2 (en) * 2013-05-28 2015-09-29 Intel Corporation Bridge interconnection with layered interconnect structures
KR102248876B1 (ko) * 2014-12-24 2021-05-07 엘지디스플레이 주식회사 표시장치 어레이 기판 및 표시장치
US9520333B1 (en) * 2015-06-22 2016-12-13 Inotera Memories, Inc. Wafer level package and fabrication method thereof
CN105345316A (zh) * 2015-08-24 2016-02-24 江苏广昇新材料有限公司 新型焊锡膏生产工艺
CN105810601A (zh) * 2016-04-19 2016-07-27 南通富士通微电子股份有限公司 一种半导体芯片封装结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002539282A (ja) * 1999-03-12 2002-11-19 アーチ・スペシャルティ・ケミカルズ・インコーポレイテッド １９３ｎｍリソグラフィーのためのヒドロキシ−エポキシド熱硬化下塗り
JP2002353272A (ja) * 2001-05-25 2002-12-06 Fujitsu Ltd はんだバンプの形成方法および半導体装置
WO2003069410A1 (fr) * 2002-02-18 2003-08-21 Jsr Corporation Composition a base de resine radiosensible

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4180604A (en) * 1977-12-30 1979-12-25 International Business Machines Corporation Two layer resist system
US4571374A (en) * 1984-12-27 1986-02-18 Minnesota Mining And Manufacturing Company Multilayer dry-film positive-acting laminable photoresist with two photoresist layers wherein one layer includes thermal adhesive
JP2745333B2 (ja) * 1989-10-04 1998-04-28 コニカ株式会社 像転写方法
JP3326779B2 (ja) * 1993-09-02 2002-09-24 ソニー株式会社 半導体装置の製造方法及び半導体装置
JPH07333836A (ja) * 1994-06-08 1995-12-22 Fuji Photo Film Co Ltd 感光性転写シート
JPH0831733A (ja) * 1994-07-19 1996-02-02 Japan Synthetic Rubber Co Ltd レジストパターンの形成方法及びこれを用いた金属パターンの形成方法
JPH09321049A (ja) * 1996-05-29 1997-12-12 Toshiba Corp バンプ構造体の製造方法
JPH10107037A (ja) * 1996-10-01 1998-04-24 Casio Comput Co Ltd 突起電極の形成方法
JP3633179B2 (ja) * 1997-01-27 2005-03-30 Ｊｓｒ株式会社 ポジ型フォトレジスト組成物
EP1452312A1 (en) * 1997-10-17 2004-09-01 Fuji Photo Film Co., Ltd. A positive type photosensitive image-forming material for an infrared laser and a positive type photosensitive composition for an infrared laser
JP3832099B2 (ja) * 1998-07-24 2006-10-11 Ｊｓｒ株式会社 バンプ形成用材料および配線形成用材料
JP3056192B1 (ja) * 1999-01-18 2000-06-26 富山日本電気株式会社 電極パッド上にバンプを形成したソルダーレジスト層付実装基板の製造方法
JP2001056570A (ja) * 1999-08-20 2001-02-27 Matsushita Electronics Industry Corp 半導体装置の製造方法
JP3423930B2 (ja) * 1999-12-27 2003-07-07 富士通株式会社 バンプ形成方法、電子部品、および半田ペースト
US6395449B1 (en) * 2000-03-31 2002-05-28 Microchem Corp. Poly-hydroxy aromatic dissolution modifiers for lift-off resists
JP2003140347A (ja) * 2001-11-02 2003-05-14 Tokyo Ohka Kogyo Co Ltd 厚膜ホトレジスト層積層体、厚膜レジストパターンの製造方法、および接続端子の製造方法
CN100472330C (zh) * 2002-01-25 2009-03-25 捷时雅株式会社 双层层叠物及使用它的构图方法
JP2004020643A (ja) * 2002-06-12 2004-01-22 Fuji Photo Film Co Ltd ドライフィルムレジスト及びプリント基板の製造方法
JP2004140313A (ja) * 2002-08-22 2004-05-13 Jsr Corp 二層積層膜を用いた電極パッド上へのバンプ形成方法
JP4360242B2 (ja) * 2004-03-24 2009-11-11 Ｊｓｒ株式会社 ネガ型感放射線性樹脂組成物

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002539282A (ja) * 1999-03-12 2002-11-19 アーチ・スペシャルティ・ケミカルズ・インコーポレイテッド １９３ｎｍリソグラフィーのためのヒドロキシ−エポキシド熱硬化下塗り
JP2002353272A (ja) * 2001-05-25 2002-12-06 Fujitsu Ltd はんだバンプの形成方法および半導体装置
WO2003069410A1 (fr) * 2002-02-18 2003-08-21 Jsr Corporation Composition a base de resine radiosensible

Also Published As

Publication number Publication date
CN1922546A (zh) 2007-02-28
TW200600975A (en) 2006-01-01
KR20060129487A (ko) 2006-12-15
US20070237890A1 (en) 2007-10-11
TWI365357B (ko) 2012-06-01
WO2005081064A1 (ja) 2005-09-01
EP1739487A1 (en) 2007-01-03
EP1739487A4 (en) 2010-04-21

Similar Documents

Publication Publication Date Title
KR101118348B1 (ko) 범프 형성용 2층 적층막, 및 범프 형성 방법
US7265044B2 (en) Method for forming bump on electrode pad with use of double-layered film
KR101378692B1 (ko) 감광성 절연 수지 조성물 및 그의 경화물 및 이를 구비하는회로 기판
JP5077023B2 (ja) 接着方法およびそれに用いられるポジ型感光性接着剤組成物、並びに電子部品
KR101338716B1 (ko) 감방사선성 절연 수지 조성물
US7332254B2 (en) Positive photosensitive insulating resin composition, cured product thereof, and electronic component
JP4544219B2 (ja) ポジ型感放射線性樹脂組成物、転写フィルムおよびメッキ造形物の製造方法
JP4539364B2 (ja) バンプ形成用樹脂組成物、バンプ形成用二層積層膜、およびバンプ形成方法
JP4654993B2 (ja) 樹脂組成物、それを用いた二層積層膜、およびバンプ形成方法
US20090288855A1 (en) Positive-type radiation-sensitive resin composition for producing a metal-plating formed material, transcription film and production method of a metal-plating formed material
JP4645360B2 (ja) バンプ形成用樹脂組成物、バンプ形成用二層積層膜、およびバンプ形成方法
JP7307877B2 (ja) 配線部材
JP2007272086A (ja) ネガ型感放射線性ドライフィルム及びそれを備える転写フィルム並びにバンプの形成方法
JP4715671B2 (ja) メッキ造形物製造用ポジ型感放射線性樹脂組成物、転写フィルムおよびメッキ造形物の製造方法
JP5369420B2 (ja) 絶縁膜形成用感光性樹脂組成物
JP5217707B2 (ja) ポジ型感放射線性樹脂組成物
US20070196765A1 (en) Radiation-sensitive positive resin composition for producing platings, transfer film, and process for producing platings
JP5500230B2 (ja) ポジ型感放射線性樹脂組成物

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160211

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170203

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180202

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190201

Year of fee payment: 8