CN105810601A - 一种半导体芯片封装结构及其制作方法 - Google Patents

一种半导体芯片封装结构及其制作方法 Download PDF

Info

Publication number
CN105810601A
CN105810601A CN201610242938.3A CN201610242938A CN105810601A CN 105810601 A CN105810601 A CN 105810601A CN 201610242938 A CN201610242938 A CN 201610242938A CN 105810601 A CN105810601 A CN 105810601A
Authority
CN
China
Prior art keywords
protection block
insulation protection
conductive layer
sputtering conductive
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610242938.3A
Other languages
English (en)
Inventor
刘建宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Fujitsu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN201610242938.3A priority Critical patent/CN105810601A/zh
Publication of CN105810601A publication Critical patent/CN105810601A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/03013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the bonding area, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/11013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the bump connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种半导体芯片封装结构及其制作方法。该方法包括：在半导体基底上形成间隔设置的多个电极；形成覆盖半导体基底和电极的溅射导电层；在电极之外的溅射导电层上形成绝缘保护层，其中，绝缘保护层包括分别设置于每个电极的两侧的第一绝缘保护块和第二绝缘保护块；在第一绝缘保护块和第二绝缘保护块之间的溅射导电层上依次形成金属层和焊锡层；刻蚀第一绝缘保护块和第二绝缘保护块之外的溅射导电层。通过上述方式，本发明能够避免溅射导电层和金属层之间出现底切缺陷，增大了溅射导电层和金属层的接触面积以及避免了焊锡注入溅射导电层形成介金属化合物，进而提高了半导体芯片封装结构的稳定性和可靠性。

Description

一种半导体芯片封装结构及其制作方法
技术领域
本发明涉及半导体芯片制造领域，特别是涉及一种半导体芯片封装结构及其制作方法。
背景技术
图1是现有的半导体芯片封装结构的剖面结构示意图。图2是图1所示半导体芯片封装结构中AA部位的放大图。如图1和图2所示，半导体芯片封装结构包括半导体基底1、多个电极2、钝化层3、介电层4、溅射导电层5、金属层6和焊锡金属端子7。现有技术中，在制作半导体芯片封装结构的过程中，需要刻蚀未被金属层6覆盖的溅射导电层5。在刻蚀的过程中，金属层6下的溅射导电层5容易产生过刻蚀，使得金属层6下刻蚀后剩余的溅射导电层5向内凹陷而形成底切缺陷。其中，底切缺陷的存在会使得金属层6的底部部分悬空，从而减少金属层6和溅射导电层5的接触面积、降低金属层6和溅射导电层5的连接强度，此时，在受到外力的作用下，金属层6和溅射导电层5之间容易出现断裂的情况，从而影响半导体芯片封装结构的稳定性和可靠性。另外，回流形成焊锡金属端子7的过程中容易出现焊锡通过底切缺陷注入溅射导电层5，从而使得焊锡与溅射导电层5发生介金属化合反应而生成介金属化合物界面，此时，在受到外力作用下，介金属化合物界面容易形成裂缝而出现断裂的情况，从而进一步影响半导体芯片封装结构的稳定性和可靠性。
发明内容
本发明主要解决的技术问题是提供一种半导体芯片封装结构及其制作方法，能够避免出现在溅射导电层和金属层之间出现底切缺陷，从而提高半导体芯片封装结构的稳定性和可靠性。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种半导体芯片封装结构的制作方法，该方法包括：提供半导体基底，在半导体基底上形成间隔设置的多个电极；形成覆盖半导体基底和电极的溅射导电层；在电极之外的溅射导电层上形成绝缘保护层，其中，绝缘保护层包括分别设置于每个电极的两侧的第一绝缘保护块和第二绝缘保护块；在第一绝缘保护块和第二绝缘保护块之间的溅射导电层上依次形成金属层和焊锡层；刻蚀第一绝缘保护块和第二绝缘保护块之外的溅射导电层；对焊锡层进行回流形成金属焊锡端子。
其中，在第一绝缘保护块和第二绝缘保护块之间的溅射导电层上依次形成金属层和焊锡层的步骤包括：在形成有绝缘保护层的溅射导电层上形成电镀图案，其中，电镀图案暴露出电极所在的区域以及第一绝缘保护块和第二绝缘保护块的部分；根据电镀图案在第一绝缘保护块和第二绝缘保护块之间的溅射导电层上依次形成金属层和焊锡层；刻蚀第一绝缘保护块和第二绝缘保护块之外的溅射导电层的步骤包括：去除电镀图案，并以第一绝缘保护块、第二绝缘保护膜以及形成的金属层和焊锡层为掩膜刻蚀溅射导电层。
其中，在形成有绝缘保护层的溅射导电层上形成电镀图案的步骤包括：在形成有绝缘保护层的溅射导电层上涂布光刻胶；对光刻胶实行光刻工艺以形成暴露出电极所在的区域以及第一绝缘保护块和第二绝缘保护块的部分的电镀图案。
其中，金属层和焊锡层的形成工艺为电解化学镀。
其中，形成覆盖半导体基底和电极的溅射导电层的步骤包括：形成覆盖半导体基底和电极的钝化层，其中，钝化层具有暴露至少部分电极的开口；形成覆盖钝化层和电极的溅射导电层。
其中，在电极之外的溅射导电层上形成绝缘保护层的步骤包括：在溅射导电层上涂布介电胶；对介电胶实施光刻工艺以在电极之外的溅射导电层上形成绝缘保护层。
其中，第一绝缘保护块和第二绝缘保护块的上表面高于金属层的上表面。
其中，第一绝缘保护块和第二绝缘保护块围绕电极形成一体化的环形结构。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种半导体芯片封装结构，该结构依次包括半导体基底、多个电极、溅射导电层、绝缘保护层、金属层和焊锡金属端子；其中，溅射导电层位于半导体基底上且覆盖半导体基底和电极；其中，绝缘保护层位于溅射导电层之上，绝缘保护层包括分别设置于每个电极的两侧的第一绝缘保护块和第二绝缘保护块；其中，金属层位于第一绝缘保护块和第二绝缘保护块之间的溅射导电层上；其中，焊锡金属端子位于金属层上。
其中，该结构进一步包括钝化层，钝化层位于半导体基底和溅射导电层之间，钝化层覆盖半导体基底和电极且具有暴露至少部分电极的开口。
其中，第一绝缘保护块和第二绝缘保护块的上表面高于金属层的上表面。
其中，第一绝缘保护块和第二绝缘保护块围绕电极形成一体化的环形结构。
其中，第一绝缘保护块和第二绝缘保护块相背离的外表面分别与溅射导电层的两个侧面对齐设置。
本发明的有益效果是：本发明的半导体芯片封装结构及其形成方法通过在第一绝缘保护块和第二绝缘保护块之间的溅射导电层上依次形成金属层和焊锡层后，刻蚀第一绝缘保护块和第二绝缘保护块之外的溅射导电层，可以防止刻蚀溅射导电层后的剩余部分和金属层之间形成底切缺陷，从而增大溅射导电层和金属层的接触面积，进而提高了半导体芯片封装结构的稳定性和可靠性。另外，本发明的半导体芯片封装结构还能避免焊锡注入溅射导电层而形成介金属化合物，从而进一步提高了半导体芯片封装结构的稳定性和可靠性。
附图说明
图1是现有的半导体芯片封装结构的剖面结构示意图；
图2是图1所示半导体芯片封装结构中AA部位的放大图；
图3是本发明实施例的半导体芯片封装结构的制作方法的流程示意图；
图4A-4F是图3所示制作方法在制作过程中的半导体芯片封装结构的剖面结构示意图；
图5是图3所示制作方法制得的半导体芯片封装结构的剖面结构示意图；
图6是图5所示半导体芯片封装结构中BB部位的放大图。
具体实施方式
在说明书及权利要求书当中使用了某些词汇来指称特定的组件，所属领域中的技术人员应可理解，制造商可能会用不同的名词来称呼同样的组件。本说明书及权利要求书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的基准。下面结合附图和实施例对本发明进行详细说明。
图3是本发明实施例的半导体芯片封装结构的制作方法的流程示意图。图4A-4F是图3所示制作方法在形成过程中的半导体芯片封装结构的剖面结构示意图。需注意的是，若有实质上相同的结果，本发明的方法并不以图3所示的流程顺序为限。如图3所示，该方法包括如下步骤：
步骤S101：提供半导体基底，在半导体基底上形成间隔设置的多个电极。
在步骤S101中，半导体基底内形成有若干内部芯片，电极是内部芯片的功能输出端子。换个角度来说，电极为内部芯片与外部封装部件相连接的接口。其中，电极的材料和形成工艺请参考现有技术，本发明对此不做限制。
请一并参考图4A，图4A为形成有电极20的半导体基底10的剖面结构示意图。如图4A所示，多个电极20间隔设置在半导体基底10上。
步骤S102：形成覆盖半导体基底和电极的钝化层，其中，钝化层具有暴露至少部分电极的开口。
在步骤S102中，钝化层的材料可以为氧化硅、氮化硅或两者的混合物，钝化层能够保护半导体基底中形成的内部芯片和电极上的线路。
请一并参考图4B，图4B为形成有钝化层30的半导体基底10的剖面结构示意图。如图4B所示，钝化层30覆盖半导体基底10和电极20，其中，钝化层30包括暴露部分电极的开口31。
本领域的技术人员可以理解，在本实施例中，半导体芯片封装结构包括钝化层，在其它实施例中，半导体芯片封装结构也可以不包括钝化层。
步骤S103：形成覆盖钝化层和电极的溅射导电层。
在步骤S103中，形成覆盖钝化层和电极的溅射导电层的步骤包括：通过物理沉积法在形成有钝化层和电极的半导体基底上沉积溅射导电层。其中，溅射导电层的材料优选为钛铜。
请一并参考图4C，图4C为形成有溅射导电层40的半导体基底10的剖面结构示意图。如图4C所示，溅射导电层40覆盖钝化层30和电极20。
在其它实施例中，当半导体芯片封装结构不包括钝化层时，溅射导电层直接覆盖半导体基底和电极。
步骤S104：在电极之外的溅射导电层上形成绝缘保护层。
在步骤S104中，在电极之外的溅射导电层上形成绝缘保护层的步骤包括：在溅射保护层上涂布介电胶，对介电胶实施光刻工艺以在电极之外的溅射导电层上形成介电胶图案也即绝缘保护层，其中，介电胶图案也即绝缘保护层包括分别设置于每个电极两侧的第一绝缘保护块和第二绝缘保护块。
请一并参考图4D，图4D为形成有绝缘保护层50的半导体基底10的剖面结构示意图。如图4D所示，绝缘保护层50设置在电极20之外的溅射导电层40上。具体来说，绝缘保护层50包括第一绝缘保护块51和第二绝缘保护块52，第一绝缘保护块51和第二绝缘保护块52分别设置于每个电极20的两侧。优选地，第一绝缘保护块51和第二绝缘保护块52围绕电极20形成一体化的环形结构。
步骤S105：在第一绝缘保护块和第二绝缘保护块之间的溅射导电层上依次形成金属层和焊锡层。
在步骤S105中，在本实施例中，在第一绝缘保护块和第二绝缘保护块之间的溅射导电层上依次形成金属层和焊锡层的步骤具体为：在形成有绝缘保护层的溅射导电层上形成电镀图案，其中，电镀图案暴露出电极所在的区域以及第一绝缘保护块和第二绝缘保护块的部分；根据电镀图案在第一绝缘保护块和第二绝缘保护块之间的溅射导电层上依次形成金属层和焊锡层。
其中，在形成有绝缘保护层的溅射导电层上形成电镀图案的步骤包括：在形成有绝缘保护层的溅射导电层上涂布光刻胶；对光刻胶实行光刻工艺以形成光刻胶图案也即电镀图案，其中，光刻胶图案也即电镀图案覆盖电极之外的溅射导电层以及部分覆盖第一绝缘保护块和第二绝缘保护块。
请一并参考图4E，图4E为形成有电镀图案60的半导体基底10的剖面结构示意图。如图4E所示，电镀图案60设置在溅射导电层40之上，且暴露出电极20所在的区域以及第一绝缘保护块51和第二绝缘保护块52的部分。
其中，在本实施例中，金属层和焊锡层的形成工艺为电解化学镀，其具体过程为：以电镀图案作为掩膜层，以溅射导电层作为电解化学镀时的导电层，在电镀图案之外依次形成金属层和焊锡层。
请一并参考图4F，图4F为形成有金属层70和焊锡层80的半导体基底10的剖面结构示意图。如图4F所示，金属层70设置在第一绝缘保护块51和第二绝缘保护块52之间的溅射导电层40上，焊锡层80设置在金属层70之上。其中，焊锡层80部分覆盖第一绝缘保护块51和第二绝缘保护块52，焊锡层80的上表面低于电镀图案60的上表面。
优选地，第一绝缘保护块51和第二绝缘保护块52的上表面高于金属层70的上表面。
其中，当第一绝缘保护块51和第二绝缘保护块52围绕电极20形成一体化的环形结构时，该环形结构环绕保护金属层70及其底部的溅射导电层40。
步骤S106：刻蚀第一绝缘保护块和第二绝缘保护块之外的溅射导电层。
在步骤S106中，刻蚀第一绝缘保护块和第二绝缘保护块之外的溅射导电层的步骤具体包括：去除电镀图案，并以第一绝缘保护块、第二绝缘保护块以及形成的金属层和焊锡层为掩膜刻蚀溅射导电层。
换个角度来说，刻蚀第一绝缘保护块和第二绝缘保护块之外的溅射导电层，也即刻蚀掉曾经被电镀图案覆盖的溅射导电层。
需要强调的时，由于溅射导电层的刻蚀发生在金属层和焊锡层形成之后，其以第一绝缘保护块、第二绝缘保护块为掩膜，因此不会发生现有技术中出现的金属层和溅射导电层之间的底切缺陷，增加金属层与溅射导电层的结合面积，也避免焊锡向溅射层扩展成介金属化合物，提升连接强度及抗震能力，从而可以提高半导体芯片封装结构的稳定性和可靠性。
步骤S107：对焊锡层进行回流形成金属焊锡端子。
步骤S107执行完毕后，半导体芯片封装结构制作完成。
请一并参考图5和图6，图5是图3所示制作方法制得的半导体芯片封装结构的剖面结构示意图，图6是图5所示半导体芯片封装结构中BB部位的放大图。如图5所示，半导体芯片封装结构依次包括半导体基底10、多个电极20、钝化层30、溅射导电层40、绝缘保护层50、金属层70和焊锡金属端子81。
其中，多个电极20间隔设置在半导体基底10上。
其中，钝化层30位于半导体基底10和溅射导电层40之间，钝化层30覆盖半导体基底10和多个电极20且具有暴露至少部分电极20的开口。
其中，溅射导电层40位于钝化层30上且覆盖部分钝化层30以及从开口暴露出的电极20。
其中，绝缘保护层50位于溅射导电层40之上，绝缘保护层50包括设置于电极20的两侧的第一绝缘保护块51和第二绝缘保护块52。优选地，第一绝缘保护块51和第二绝缘保护块52围绕电极20形成一体化的环形结构。优选地，第一绝缘保护块51和第二绝缘保护块52相背离的外表面分别与对应的溅射导电层40的两个侧面对齐设置。
其中，金属层70位于第一绝缘保护块51和第二绝缘保护块52之间的溅射导电层40上。优选地，第一绝缘保护块51和第二绝缘保护块52的上表面高于金属层70的上表面。
其中，焊锡金属端子81位于金属层70上。优选地，焊锡金属端子81分别与第一绝缘保护块51和第二绝缘保护块52相抵接。优选地，焊锡金属端子81的外边缘落入第一绝缘保护块51和第二绝缘保护块52相背离的两个外表面之间。
在本实施例中，溅射导电层40的刻蚀发生在金属层70形成之后，其以第一绝缘保护块51、第二绝缘保护块52为掩膜，因此，可以避免出现现有技术中金属层和溅射导电层之间的底切缺陷。
在其它实施例中，半导体芯片封装结构也可以不包括钝化层30，此时，溅射导电层40位于半导体基底10上且覆盖半导体基底10和多个电极20。
本发明的有益效果是：本发明的半导体芯片封装结构及其形成方法通过在第一绝缘保护块和第二绝缘保护块之间的溅射导电层上依次形成金属层和焊锡层后，刻蚀第一绝缘保护块和第二绝缘保护块之外的溅射导电层，可以防止刻蚀溅射导电层后的剩余部分和金属层之间形成底切缺陷，从而增大溅射导电层和金属层的接触面积，进而提高了半导体芯片封装结构的稳定性和可靠性。另外，本发明的半导体芯片封装结构还能避免焊锡注入溅射导电层而形成介金属化合物，从而进一步提高了半导体芯片封装结构的稳定性和可靠性。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (13)

1.一种半导体芯片封装结构的制作方法，其特征在于，所述方法包括：
提供半导体基底，在所述半导体基底上形成间隔设置的多个电极；
形成覆盖所述半导体基底和所述电极的溅射导电层；
在所述电极之外的所述溅射导电层上形成绝缘保护层，其中，所述绝缘保护层包括分别设置于每个所述电极的两侧的第一绝缘保护块和第二绝缘保护块；
在所述第一绝缘保护块和所述第二绝缘保护块之间的所述溅射导电层上依次形成金属层和焊锡层；
刻蚀所述第一绝缘保护块和所述第二绝缘保护块之外的所述溅射导电层；
对所述焊锡层进行回流形成金属焊锡端子。
2.根据权利要求1所述的方法，其特征在于，
所述在所述第一绝缘保护块和所述第二绝缘保护块之间的所述溅射导电层上依次形成金属层和焊锡层的步骤包括：
在形成有所述绝缘保护层的所述溅射导电层上形成电镀图案，其中，所述电镀图案暴露出所述电极所在的区域以及所述第一绝缘保护块和所述第二绝缘保护块的部分；
根据所述电镀图案在所述第一绝缘保护块和所述第二绝缘保护块之间的所述溅射导电层上依次形成所述金属层和所述焊锡层；
所述刻蚀所述第一绝缘保护块和所述第二绝缘保护块之外的所述溅射导电层的步骤包括：
去除所述电镀图案，并以所述第一绝缘保护块、所述第二绝缘保护膜以及形成的所述金属层和所述焊锡层为掩膜刻蚀所述溅射导电层。
3.根据权利要求2所述的方法，其特征在于，所述在形成有所述绝缘保护层的所述溅射导电层上形成电镀图案的步骤包括：
在形成有所述绝缘保护层的所述溅射导电层上涂布光刻胶；
对所述光刻胶实行光刻工艺以形成暴露出所述电极所在的区域以及所述第一绝缘保护块和所述第二绝缘保护块的部分的所述电镀图案。
4.根据权利要求2所述的方法，其特征在于，所述金属层和所述焊锡层的形成工艺为电解化学镀。
5.根据权利要求1所述的方法，其特征在于，
形成覆盖所述半导体基底和所述电极的溅射导电层的步骤包括：
形成覆盖所述半导体基底和所述电极的钝化层，其中，所述钝化层具有暴露至少部分所述电极的开口；
形成覆盖所述钝化层和所述电极的所述溅射导电层。
6.根据权利要求1所述的方法，其特征在于，所述在所述电极之外的所述溅射导电层上形成绝缘保护层的步骤包括：
在所述溅射导电层上涂布介电胶；
对所述介电胶实施光刻工艺以在所述电极之外的所述溅射导电层上形成绝缘保护层。
7.根据权利要求1所述的方法，其特征在于，所述第一绝缘保护块和所述第二绝缘保护块的上表面高于所述金属层的上表面。
8.根据权利要求1所述的方法，其特征在于，所述第一绝缘保护块和所述第二绝缘保护块围绕所述电极形成一体化的环形结构。
9.一种半导体芯片封装结构，其特征在于，所述结构依次包括半导体基底、多个电极、溅射导电层、绝缘保护层、金属层和焊锡金属端子；
其中，多个所述电极间隔设置在所述半导体基底上；
其中，所述溅射导电层位于所述半导体基底上且覆盖所述半导体基底和所述电极；
其中，所述绝缘保护层位于所述溅射导电层之上，所述绝缘保护层包括分别设置于每个所述电极的两侧的第一绝缘保护块和第二绝缘保护块；
其中，所述金属层位于所述第一绝缘保护块和所述第二绝缘保护块之间的所述溅射导电层上；
其中，所述焊锡金属端子位于所述金属层上。
10.根据权利要求9所述的结构，其特征在于，所述结构进一步包括钝化层，所述钝化层位于所述半导体基底和所述溅射导电层之间，所述钝化层覆盖所述半导体基底和所述电极且具有暴露至少部分所述电极的开口。
11.根据权利要求9所述的结构，其特征在于，所述第一绝缘保护块和所述第二绝缘保护块的上表面高于所述金属层的上表面。
12.根据权利要求9所述的结构，其特征在于，所述第一绝缘保护块和所述第二绝缘保护块围绕所述电极形成一体化的环形结构。
13.根据权利要求9所述的结构，其特征在于，所述第一绝缘保护块和所述第二绝缘保护块相背离的外表面分别与所述溅射导电层的两个侧面对齐设置。
CN201610242938.3A 2016-04-19 2016-04-19 一种半导体芯片封装结构及其制作方法 Pending CN105810601A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610242938.3A CN105810601A (zh) 2016-04-19 2016-04-19 一种半导体芯片封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610242938.3A CN105810601A (zh) 2016-04-19 2016-04-19 一种半导体芯片封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN105810601A true CN105810601A (zh) 2016-07-27

Family

ID=56458188

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610242938.3A Pending CN105810601A (zh) 2016-04-19 2016-04-19 一种半导体芯片封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN105810601A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1922546A (zh) * 2004-02-20 2007-02-28 捷时雅株式会社 凸点形成用双层层积膜及凸点形成方法
CN1964010A (zh) * 2005-11-10 2007-05-16 国际商业机器公司 电结构及其形成方法
CN102201351A (zh) * 2010-03-25 2011-09-28 新科金朋有限公司 半导体器件和形成用于无铅凸块连接的双ubm结构的方法
US20120261812A1 (en) * 2011-04-14 2012-10-18 Topacio Roden R Semiconductor chip with patterned underbump metallization
US20130015579A1 (en) * 2011-04-05 2013-01-17 International Business Machines Corporation Solder ball contact susceptible to lower stress
TW201332073A (zh) * 2012-01-24 2013-08-01 Taiwan Semiconductor Mfg 半導體裝置及封裝組件
CN103311131A (zh) * 2013-05-15 2013-09-18 华进半导体封装先导技术研发中心有限公司 一种微凸点制造过程中防止微凸点侧向钻蚀的方法
CN103489842A (zh) * 2013-09-29 2014-01-01 南通富士通微电子股份有限公司 半导体封装结构
US20150279794A1 (en) * 2014-04-01 2015-10-01 Roden R. Topacio Semiconductor chip with patterned underbump metallization and polymer film

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1922546A (zh) * 2004-02-20 2007-02-28 捷时雅株式会社 凸点形成用双层层积膜及凸点形成方法
CN1964010A (zh) * 2005-11-10 2007-05-16 国际商业机器公司 电结构及其形成方法
CN102201351A (zh) * 2010-03-25 2011-09-28 新科金朋有限公司 半导体器件和形成用于无铅凸块连接的双ubm结构的方法
US20130015579A1 (en) * 2011-04-05 2013-01-17 International Business Machines Corporation Solder ball contact susceptible to lower stress
US20120261812A1 (en) * 2011-04-14 2012-10-18 Topacio Roden R Semiconductor chip with patterned underbump metallization
TW201332073A (zh) * 2012-01-24 2013-08-01 Taiwan Semiconductor Mfg 半導體裝置及封裝組件
CN103311131A (zh) * 2013-05-15 2013-09-18 华进半导体封装先导技术研发中心有限公司 一种微凸点制造过程中防止微凸点侧向钻蚀的方法
CN103489842A (zh) * 2013-09-29 2014-01-01 南通富士通微电子股份有限公司 半导体封装结构
US20150279794A1 (en) * 2014-04-01 2015-10-01 Roden R. Topacio Semiconductor chip with patterned underbump metallization and polymer film

Similar Documents

Publication Publication Date Title
CN102315182B (zh) 半导体芯片及其制造方法
US8324736B2 (en) Manufacturing process and structure of through silicon via
CN102208409B (zh) 集成电路结构
EP2291858B1 (en) Packaged semiconductor product and method for manufacture thereof
CN102148203B (zh) 半导体芯片以及形成导体柱的方法
CN102222647A (zh) 半导体裸片及形成导电元件的方法
CN101000909A (zh) 半导体组件、封环结构及其形成方法
CN103035604B (zh) 一种倒装芯片封装结构及其制作工艺
KR20050065684A (ko) 웨이퍼 패시베이션 구조
US8294265B1 (en) Semiconductor device for improving electrical and mechanical connectivity of conductive pillers and method therefor
CN101589467B (zh) 包括电迁移防护膜的半导体装置及其制造方法
JP2013016538A (ja) 半導体装置及びその製造方法
CN106129038A (zh) 集成电路芯片及其制作方法
US9704943B2 (en) Inductor structure and manufacturing method thereof
US9613904B2 (en) Semiconductor structure and manufacturing method thereof
CN109659293B (zh) 在敷金属系统中具有优越抗裂性的半导体装置
CN105810601A (zh) 一种半导体芯片封装结构及其制作方法
WO2023272643A1 (zh) 封装芯片及其制作方法、再布线封装芯片及其制作方法
JP2012134526A (ja) 半導体装置
CN103094248B (zh) 金属熔丝结构及其制造方法
JP5939129B2 (ja) 半導体装置及びその製造方法
KR20080084299A (ko) 웨이퍼 레벨 패키지 및 그의 제조방법
KR100390045B1 (ko) 반도체 소자의 패드 형성 방법
JP3178119U (ja) 半導体装置及びそれを利用した半導体パッケージ
US7557455B1 (en) System and apparatus that reduce corrosion of an integrated circuit through its bond pads

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 226001 Jiangsu Province, Nantong City Chongchuan District, No. 288

Applicant after: Tongfu Microelectronics Co., Ltd.

Address before: 226001 Jiangsu Province, Nantong City Chongchuan District, No. 288

Applicant before: Fujitsu Microelectronics Co., Ltd., Nantong

COR Change of bibliographic data
RJ01 Rejection of invention patent application after publication

Application publication date: 20160727

RJ01 Rejection of invention patent application after publication