CN101000909A - 半导体组件、封环结构及其形成方法 - Google Patents

半导体组件、封环结构及其形成方法 Download PDF

Info

Publication number
CN101000909A
CN101000909A CNA2006100940347A CN200610094034A CN101000909A CN 101000909 A CN101000909 A CN 101000909A CN A2006100940347 A CNA2006100940347 A CN A2006100940347A CN 200610094034 A CN200610094034 A CN 200610094034A CN 101000909 A CN101000909 A CN 101000909A
Authority
CN
China
Prior art keywords
seal ring
protective layer
ring structure
plain conductor
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100940347A
Other languages
English (en)
Other versions
CN100495705C (zh
Inventor
杨肇祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101000909A publication Critical patent/CN101000909A/zh
Application granted granted Critical
Publication of CN100495705C publication Critical patent/CN100495705C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体组件、封环结构及其形成方法，该封环结构介于集成电路与切割道之间。在一实施例中，封环结构包括基板；多层金属导线，位于基板上；多个导孔插塞，贯穿金属导线之间的介电层，并电连接金属导线；第一保护层，位于金属导线上，且具有开口以暴露部分最上层的金属导线；单个或多个金属焊垫，紧贴第一保护层的开口；以及第二保护层，位于第一保护层上并封住金属焊垫，且在最上层金属导线上或介电层上具有沟槽。本发明提供的封环结构可有效解决切割晶片时产生的应力问题，避免应力损伤芯片的集成电路同时提高合格率。

Description

半导体组件、封环结构及其形成方法
技术领域
本发明涉及一种半导体集成电路，更特别涉及一种封环结构，其用以减少切割芯片时产生的应力。
背景技术
在半导体制造方法中，晶片上的区域分为具有集成电路的芯片，以及分隔芯片的切割道。沿着切割道切割，可将整片晶片分割成晶粒。
然而在切割过程中产生的横向应力将影响集成电路的结构，产生的微裂(microcrack)最终将降低工艺效率。解决方法是形成封环结构于切割道与集成电路周围之间。公知的封环结构为线型导孔(line-type via)连接的金属连线。图1是晶片切割前，公知封环结构环绕某一芯片的俯视图。切割道20将具有集成电路30的芯片10与其它的芯片10’分开。此外，为了避免切割晶片产生的应力使集成电路30产生微裂，在集成电路30周围形成的封环结构70包括第一封环60、第二封环50、及绝缘区40。第一封环60与第二封环50是交错堆叠的金属层与介电层，与内连导线的制作过程同时形成。
图2是沿着图1中I-I线的封环结构剖视图。如图所示，集成电路30形成于硅基板80。第一封环60与第二封环50具有交错堆叠的金属层110及介电层90，两者以导孔插塞100电连接，并以第一保护层120覆盖。第一保护层120在图案化及蚀刻后形成开口露出最上层的金属层110，之后沉积金属形成金属焊垫140以作为切割芯片时的微裂停止层。较佳的金属焊垫可为铝焊垫。之后再形成第二保护层130于第一保护层120及部分铝焊垫140上以利后续的切割。
然而，上述的封环结构并不能完全阻挡切割产生的应力。切割晶片时，铝焊垫140的周围或本身将产生微裂，微裂将穿过第一封环60并影响后续的可靠度测试。在应力最大的地方，如芯片的角落则会产生分层(delamination)的现象。此外，切割晶片前形成凸块或其它IC图案的工艺如化学蚀刻，将使残留的铝焊垫140失去作用。残留的铝焊垫使制成的组件产生短路及寄生电容等严重的负作用，或成为IC图案(如凸块)之间的导电通道使其短路。
因此，业界极需较佳的芯片封环结构以克服上述问题。
发明内容
为避免切割晶片产生的应力使芯片的集成电路产生微裂，本发明提供一种封环结构，其介于集成电路区与切割道之间，包括一基板；多个金属导线，位于该基板上；多个导孔插塞，贯穿所述金属导线之间的多个介电层，其中所述导孔插塞电连接所述金属导线；一第一保护层，位于所述金属导线上，该保护层具有一开口，暴露出部分的最上层的金属导线；单个或多个金属焊垫，紧贴该第一保护层的该开口；以及一第二保护层，位于该第一保护层上并封住所述金属焊垫，且在最上层的该金属导线上或介电层上具有一沟槽。
如上所述的封环结构，其中所述金属焊垫包括铝。
如上所述的封环结构，其中该第一保护层的厚度约介于0.2-1微米。
如上所述的封环结构，其中该第二保护层的厚度约介于0.4-1.2微米。
如上所述的封环结构，其中该集成电路区包括栅极、源极/漏极区、及内连导线。
本发明还提供一种半导体组件，包括：一集成电路区，位于一基板的中间部分；以及一封环结构，位于该基板的周围，该封环结构包括：多个金属导线，位于该基板上；多个导孔插塞，贯穿所述金属导线之间的多个介电层，其中所述导孔插塞电连接所述金属导线；一第一保护层，位于所述金属导线上，该保护层具有一开口，暴露出部分的最上层的金属导线；单个或多个金属焊垫，紧贴该第一保护层的该开口；以及一第二保护层，位于该第一保护层上并封住所述金属焊垫，且在最上层的该金属导线上或介电层上具有一沟槽。
本发明还提供一种封环结构的形成方法，包括：提供一基板；形成多个金属导线于该基板上；形成多个导孔插塞贯穿所述金属导线之间的多个介电层，其中所述导孔插塞电连接所述金属导线；形成一第一保护层于所述金属导线上，该保护层具有一开口，暴露出部分的最上层的金属导线；形成单个或多个金属焊垫紧贴该第一保护层的该开口；以及形成一第二保护层于该第一保护层上，其封住所述金属焊垫且在最上层的该金属导线上或介电层上具有一沟槽。
如上所述的封环结构的形成方法，其中所述金属焊垫包括铝。
如上所述的封环结构的形成方法，其中该第一保护层的厚度约介于0.2-1微米。
如上所述的封环结构的形成方法，其中该第二保护层的厚度约介于0.4-1.2微米。
如上所述的封环结构的形成方法，其中该集成电路区包括栅极、源极/漏极区、及内连导线。
本发明提供的封环结构可有效解决切割晶片时产生的应力问题，避免应力损伤芯片的集成电路同时提高合格率。
附图说明
图1是以封环结构环绕单一芯片的俯视图；
图2是沿着图1中I-I线的封环结构剖视图；
图3是本发明实施例的封环结构剖视图；
图4是本发明另一实施例的封环结构剖视图。
图中标号说明：
10、10’～芯片      20～切割道
30～集成电路        40、400～绝缘区
50、500～第二封环   60、600～第一封环
70～封环结构        I-I～封环结构的切线方向
80～硅基板           90～介电层
100～导孔插塞        110～金属层
120、150～第一保护层
130、170～第二保护层
140、160～铝焊垫     180～开口。
具体实施方式
如图3所示，是本发明实施例的封环结构剖视图。如图所示，集成电路30形成于硅基板80上。硅基板80可具有组件、接面、或其它构件(未图示)。举例来说，可形成场氧化层(为图标)于封环结构(第一封环600、第二封环500、及绝缘区400)及集成电路30之间。第二封环500具有交错堆叠的金属层110及介电层90，两者以导孔插塞100电连接。较佳的介电层可为低介电常数材料(介电常数小于3.9)，形成方法可为公知的沉积工艺如化学气相沉积(以下简称CVD)。本发明中，导孔插塞的作用在于降低切割时的应力，避免集成电路产生无法修复的损害。导孔插塞100可为铝、铜、掺杂硅、钨、或其它导电材料。可以理解的是，金属层、介电层、及导孔插塞与一般半导体制造方法中金属化及插塞(plug-in)方法同时完成，并不需额外步骤完成。
为避免封环结构的表面被损伤或污染，可于介电层90及金属层110上形成一保护层，如第一保护层150，其厚度较佳介于0.2-1微米。接着以公知的光刻及蚀刻工艺图案化第一保护层150以形成开口，并于开口中形成金属焊垫160，较佳的金属焊垫材质可为铝。一般说来，切割晶片前形成凸块或其它IC图案的工艺如化学蚀刻，将使残留的铝焊垫160失去作用。残留的铝焊垫将使制成的组件产生短路及寄生电容等严重的负作用，或成为IC图案(如凸块)之间的导电通道使其短路。为解决残留的铝焊垫的问题，本发明提供一第二保护层170用以覆盖第一保护层150并封住残留的铝焊垫160，其具有沟槽180以露出部分的介电层90及部分的金属层110，如图3所示。但在本发明另一实施例中，沟槽180也可只露出部分的最上层的金属层110。
第二保护层的较佳厚度介于0.4-1.2微米。第二保护层封住残留的铝焊垫，使其不受化学蚀刻影响，避免成为半导体构件(如凸块)之间的导电通道使其短路。此外，沟槽180可进一步抵消切割产生的应力。当切割晶片时，沟槽180可吸收来自切割道20的应力，避免应力影响集成电路区。
如图4所示，是本发明另一实施例的封环结构剖面图。以公知的蚀刻工艺移除较上层的金属层110，以增强封环结构吸收应力的能力。可以理解的是，较上层的金属层110被移除后产生的空间，可降低切割晶片产生的应力。
本发明提供的封环结构可有效解决切割晶片时产生的应力问题，避免应力损伤芯片的集成电路同时提高合格率。
虽然本发明已以多个较佳实施例揭示如上，然其并非用以限定本发明，对于本领域的普通技术人员，在不脱离本发明的精神和范围内，当可作任意的更动与润饰，因此本发明的保护范围当视后附的权利要求书所界定的范围为准。

Claims (10)

1.一种封环结构，其介于集成电路区与切割道之间，包括：
一基板；
多个金属导线，位于该基板上；
多个导孔插塞，贯穿所述多个金属导线之间的多个介电层，其中所述多个导孔插塞电连接所述多个金属导线；
一第一保护层，位于所述金属导线上，该保护层具有一开口，暴露出部分的最上层的金属导线；
单数或多个金属焊垫，紧贴该第一保护层的该开口；以及
一第二保护层，位于该第一保护层上并封住所述金属焊垫，且在最上层的该金属导线上或介电层上具有一沟槽。
2.如权利要求1所述的封环结构，其中所述金属焊垫包括铝。
3.如权利要求1所述的封环结构，其中该第一保护层的厚度约介于0.2-1微米。
4.如权利要求1所述的封环结构，其中该第二保护层的厚度约介于0.4-1.2微米。
5.如权利要求1所述的封环结构，其中该集成电路区包括栅极、源极/漏极区、及内连导线。
6.一种封环结构的形成方法，包括：
提供一基板；
形成多个金属导线于该基板上；
形成多多个导孔插塞贯穿所述金属导线之间的多个介电层，其中所述导孔插塞电连接所述金属导线；
形成一第一保护层于所述金属导线上，该保护层具有一开口，暴露出部分的最上层的金属导线；
形成单个或多个金属焊垫紧贴该第一保护层的该开口；以及
形成一第二保护层于该第一保护层上，其封住所述金属焊垫且在最上层的该金属导线上或介电层上具有一沟槽。
7.如申请专利要求6所述的封环结构的形成方法，其中所述金属焊垫包括铝。
8.如申请专利要求6所述的封环结构的形成方法，其中该第一保护层的厚度约介于0.2-1微米。
9.如申请专利要求6所述的封环结构的形成方法，其中该第二保护层的厚度约介于0.4-1.2微米。
10.如申请专利要求6所述的封环结构的形成方法，其中该集成电路区包括栅极、源极/漏极区、及内连导线。
CNB2006100940347A 2006-01-12 2006-06-20 半导体组件、封环结构及其形成方法 Active CN100495705C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/330,224 2006-01-12
US11/330,224 US7456507B2 (en) 2006-01-12 2006-01-12 Die seal structure for reducing stress induced during die saw process

Publications (2)

Publication Number Publication Date
CN101000909A true CN101000909A (zh) 2007-07-18
CN100495705C CN100495705C (zh) 2009-06-03

Family

ID=38232012

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100940347A Active CN100495705C (zh) 2006-01-12 2006-06-20 半导体组件、封环结构及其形成方法

Country Status (3)

Country Link
US (1) US7456507B2 (zh)
CN (1) CN100495705C (zh)
TW (1) TWI305378B (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101447462B (zh) * 2007-11-30 2010-06-16 台湾积体电路制造股份有限公司 半导体装置
CN101630657B (zh) * 2008-07-15 2011-04-13 台湾积体电路制造股份有限公司 集成电路芯片及集成电路装置的制造方法
CN101540316B (zh) * 2008-03-21 2011-04-20 联发科技股份有限公司 集成电路芯片
CN101554756B (zh) * 2008-04-10 2011-12-28 中芯国际集成电路制造(上海)有限公司 一种可提高切割成品率的切割道
CN102903687A (zh) * 2011-07-29 2013-01-30 联发科技股份有限公司 芯片密封环结构
CN105702666A (zh) * 2010-08-13 2016-06-22 台湾积体电路制造股份有限公司 多重密封环结构
CN110021573A (zh) * 2019-04-10 2019-07-16 长江存储科技有限责任公司 一种集成电路保护结构及其制作方法
CN112397480A (zh) * 2019-08-19 2021-02-23 南亚科技股份有限公司 互连结构
TWI721032B (zh) * 2015-11-06 2021-03-11 以色列商馬維爾以色列股份有限公司 製備用於多用途產品的半導體晶圓之方法
CN113130413A (zh) * 2019-12-30 2021-07-16 联华电子股份有限公司 半导体元件封装结构及其制造方法
CN113363240A (zh) * 2021-04-27 2021-09-07 北京智芯微电子科技有限公司 芯片金属线及其制作方法、晶圆
CN113594117A (zh) * 2021-07-28 2021-11-02 联合微电子中心有限责任公司 半导体器件及其制造方法
CN117133722A (zh) * 2023-10-24 2023-11-28 合肥晶合集成电路股份有限公司 半导体结构及其制备方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8624346B2 (en) * 2005-10-11 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Exclusion zone for stress-sensitive circuit design
US7470994B2 (en) * 2006-06-30 2008-12-30 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding pad structure and method for making the same
US7646078B2 (en) * 2007-01-17 2010-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Die saw crack stopper
KR100995558B1 (ko) 2007-03-22 2010-11-22 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
JP5448304B2 (ja) 2007-04-19 2014-03-19 パナソニック株式会社 半導体装置
US7952167B2 (en) 2007-04-27 2011-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe line layout design
US8125052B2 (en) * 2007-05-14 2012-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structure with improved cracking protection
US8643147B2 (en) * 2007-11-01 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring structure with improved cracking protection and reduced problems
US20090228155A1 (en) * 2007-11-23 2009-09-10 Slifkin Timothy P Display and management of events in transport refrigeration units
US8334582B2 (en) * 2008-06-26 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Protective seal ring for preventing die-saw induced stress
US7906836B2 (en) * 2008-11-14 2011-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Heat spreader structures in scribe lines
US8022509B2 (en) * 2008-11-28 2011-09-20 United Microelectronics Corp. Crack stopping structure and method for fabricating the same
US8796740B1 (en) * 2009-01-13 2014-08-05 Altera Corporation Using a single mask for various design configurations
TWI381500B (zh) * 2009-01-16 2013-01-01 嵌埋半導體晶片之封裝基板及其製法
US8368180B2 (en) * 2009-02-18 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe line metal structure
US20110006389A1 (en) * 2009-07-08 2011-01-13 Lsi Corporation Suppressing fractures in diced integrated circuits
JP5630027B2 (ja) * 2010-01-29 2014-11-26 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器、半導体装置
JP5830843B2 (ja) * 2010-03-24 2015-12-09 富士通セミコンダクター株式会社 半導体ウエハとその製造方法、及び半導体チップ
CN102655127B (zh) * 2011-03-01 2015-03-11 中芯国际集成电路制造(上海)有限公司 一种芯片保护结构以及形成方法
US8410750B2 (en) * 2011-04-07 2013-04-02 National Kaohsiung University Of Applied Sciences Method for solar power energy management with intelligent selection of operating modes
US8710630B2 (en) * 2011-07-11 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for marking the orientation of a sawed die
US9627290B2 (en) 2011-12-07 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure design for stress reduction
JP5968711B2 (ja) * 2012-07-25 2016-08-10 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
CN103594454B (zh) * 2013-11-13 2016-06-01 上海华力微电子有限公司 用于预防封装时测试结构短路的保护环结构
US9406608B2 (en) 2014-10-16 2016-08-02 Globalfoundries Inc. Dummy metal structure and method of forming dummy metal structure
US10115679B1 (en) 2017-06-19 2018-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. Trench structure and method
CN112017968B (zh) * 2019-05-31 2023-03-28 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112530982B (zh) * 2019-09-19 2022-11-22 中芯国际集成电路制造(北京)有限公司 Cmos图像传感器、封边圈结构及其形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4502173B2 (ja) * 2003-02-03 2010-07-14 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
CN100346200C (zh) 2003-11-05 2007-10-31 友达光电股份有限公司 显示器组件及其组装方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101447462B (zh) * 2007-11-30 2010-06-16 台湾积体电路制造股份有限公司 半导体装置
CN101540316B (zh) * 2008-03-21 2011-04-20 联发科技股份有限公司 集成电路芯片
CN101554756B (zh) * 2008-04-10 2011-12-28 中芯国际集成电路制造(上海)有限公司 一种可提高切割成品率的切割道
CN101630657B (zh) * 2008-07-15 2011-04-13 台湾积体电路制造股份有限公司 集成电路芯片及集成电路装置的制造方法
CN105702666A (zh) * 2010-08-13 2016-06-22 台湾积体电路制造股份有限公司 多重密封环结构
CN105702666B (zh) * 2010-08-13 2020-01-10 台湾积体电路制造股份有限公司 多重密封环结构
CN102903687A (zh) * 2011-07-29 2013-01-30 联发科技股份有限公司 芯片密封环结构
CN102903687B (zh) * 2011-07-29 2016-01-20 联发科技股份有限公司 芯片密封环结构
TWI721032B (zh) * 2015-11-06 2021-03-11 以色列商馬維爾以色列股份有限公司 製備用於多用途產品的半導體晶圓之方法
CN110021573A (zh) * 2019-04-10 2019-07-16 长江存储科技有限责任公司 一种集成电路保护结构及其制作方法
CN112397480A (zh) * 2019-08-19 2021-02-23 南亚科技股份有限公司 互连结构
CN113130413A (zh) * 2019-12-30 2021-07-16 联华电子股份有限公司 半导体元件封装结构及其制造方法
CN113363240A (zh) * 2021-04-27 2021-09-07 北京智芯微电子科技有限公司 芯片金属线及其制作方法、晶圆
CN113594117A (zh) * 2021-07-28 2021-11-02 联合微电子中心有限责任公司 半导体器件及其制造方法
CN113594117B (zh) * 2021-07-28 2024-04-09 联合微电子中心有限责任公司 半导体器件及其制造方法
CN117133722A (zh) * 2023-10-24 2023-11-28 合肥晶合集成电路股份有限公司 半导体结构及其制备方法

Also Published As

Publication number Publication date
CN100495705C (zh) 2009-06-03
US20070158788A1 (en) 2007-07-12
TWI305378B (en) 2009-01-11
US7456507B2 (en) 2008-11-25
TW200727357A (en) 2007-07-16

Similar Documents

Publication Publication Date Title
CN100495705C (zh) 半导体组件、封环结构及其形成方法
CN103367334B (zh) 具有硅通孔内连线的半导体封装及其封装方法
US5834829A (en) Energy relieving crack stop
CN101510536B (zh) 半导体装置及半导体装置的制造方法
CN103378034B (zh) 具有硅通孔内连线的半导体封装
KR20220036996A (ko) 상호연결부를 위한 확산 배리어 칼라
US10804150B2 (en) Semiconductor structure
US20070269961A1 (en) Semiconductor wafer and method for making the same
CN109904144B (zh) 具有测试键结构的半导体晶元
CN102593076A (zh) 半导体装置
CN101299418B (zh) 半导体元件及其制造方法
CN102856247B (zh) 一种背面硅通孔制作方法
CN104752325A (zh) 半导体器件及其形成方法、提高晶圆切割成品率的方法
CN108155155B (zh) 半导体结构及其形成方法
CN106960869B (zh) 晶圆及其形成方法
US8674404B2 (en) Additional metal routing in semiconductor devices
CN104347529A (zh) 半导体装置及其制造方法、以及半导体装置的安装方法
CN1316592C (zh) 制造半导体器件的方法
CN103700644B (zh) 基于tsv工艺的转接板深槽电容及其制造方法
US7696615B2 (en) Semiconductor device having pillar-shaped terminal
US20230387040A1 (en) Semiconductor wafer including chip guard
CN113097091B (zh) 一种半导体结构及其制造方法
US6864582B1 (en) Semiconductor interconnect and method of providing interconnect using a contact region
KR100463172B1 (ko) 반도체 칩 및 이의 제조방법
CN115241182A (zh) 用于存储器装置的划线结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant