CN103700644B - 基于tsv工艺的转接板深槽电容及其制造方法 - Google Patents
基于tsv工艺的转接板深槽电容及其制造方法 Download PDFInfo
- Publication number
- CN103700644B CN103700644B CN201310719075.0A CN201310719075A CN103700644B CN 103700644 B CN103700644 B CN 103700644B CN 201310719075 A CN201310719075 A CN 201310719075A CN 103700644 B CN103700644 B CN 103700644B
- Authority
- CN
- China
- Prior art keywords
- electric capacity
- interarea
- substrate
- layer
- linker
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明涉及一种基于TSV工艺的转接板深槽电容及其制造方法,其包括衬底;所述衬底具有第一主面以及与所述第一主面对应的第二主面;所述衬底掺杂区域内设有电容槽,电容槽穿过所述掺杂区域,且电容槽的槽口从第一主面指向第二主面的方向延伸,所述掺杂区域包裹在电容槽上部侧壁的周围;电容槽内设有电容介质体以及电容填充导体,所述电容填充导体通过电容介质体与电容槽的内壁相接触;衬底的第一主面上方设有第一电容连接电极及第二电容连接电极,第一电容连接电极与掺杂区域欧姆接触,第二电容连接电极与电容填充导体电连接。本发明结构紧凑,工艺步骤简便,能在转接板上制造高密度电容,工艺兼容性好,安全可靠。
Description
技术领域
本发明涉及一种转接板深槽电容结构,尤其是一种基于TSV工艺的转接板深槽电容及其制造方法,属于半导体封装的技术领域。
背景技术
目前,基于TSV(ThroughSiliconVias)技术的转接板工艺已经逐渐的到产业界的认可,相关的技术日渐成熟。由于转接板面向的是系统级封装,所以转接板除了要提供优化的互联结构还需要提供电容等无源器件,以完善系统性能。目前业内转接板的电容还是在转接板上的互联层间制作平板电容,这种电容一般电容的密度较小,需要增加光刻版,工艺复杂程度较高。
发明内容
本发明的目的是克服现有技术中存在的不足,提供一种基于TSV工艺的转接板深槽电容及其制造方法,其结构紧凑,工艺步骤简便,能在转接板上制造高密度电容,工艺兼容性好,安全可靠。
按照本发明提供的技术方案,所述基于TSV工艺的转接板深槽电容,包括衬底;所述衬底具有第一主面以及与所述第一主面对应的第二主面;所述衬底的掺杂区域内设有电容槽,电容槽穿过所述掺杂区域,且电容槽的槽口从第一主面指向第二主面的方向延伸,所述掺杂区域包裹在电容槽上部侧壁的周围;电容槽内设有电容介质体以及电容填充导体,所述电容填充导体通过电容介质体与电容槽的内壁相接触;衬底的第一主面上方设有第一电容连接电极及第二电容连接电极,第一电容连接电极与掺杂区域欧姆接触,第二电容连接电极与电容填充导体电连接。
所述电容介质体包括第一介质层、第二介质层以及第三介质层;所述第一介质层覆盖电容槽的内壁,第二介质层位于第一介质层与第三介质层之间,第三介质层包覆在电容填充导体上。
所述衬底的第一主面上通过第一介质层及第三介质层形成表面介质层;表面介质层上设有连接通孔,所述连接通孔位于电容槽的外侧;连接通孔内填充有第一连接体,所述第一连接体填充在连接通孔内并支撑在表面介质层上,第一电容连接电极通过第一连接体与掺杂区域欧姆接触;第二电容连接电极通过电容填充导体上的第二连接体与电容填充导体电连接;表面介质层上还覆盖有绝缘隔离层,第一电容连接体、第二电容连接体从绝缘隔离层内穿出。
所述衬底内设有连接槽,所述连接槽的槽口从衬底的第一主面指向第二主面的方向延伸,连接槽内设有第一介质层、第三介质层以及互连填充导体,第一介质层覆盖连接槽的内壁,第三介质层覆盖在第一介质层上,第三介质层与互连填充导体接触并包覆所述互连填充导体;互连填充导体与衬底第一主面上方的互连连接电极电连接。
所述第一介质层为氧化硅层,第二介质层为氮化硅层,第三介质层为氧化硅层。
一种基于TSV工艺的转接板深槽电容的制造方法,所述转接板深槽电容的制造方法包括如下步骤:
a、提供衬底,所述衬底具有第一主面以及与所述第一主面对应的第二主面;对衬底进行掺杂,以在衬底内得到掺杂区域,所述掺杂区域从衬底的第一主面指向第二主面的方向延伸;
b、选择性地掩蔽和刻蚀上述衬底,以在衬底内得到所需的电容槽以及连接槽,其中,电容槽位于掺杂区域内,且电容槽穿过掺杂区域,电容槽的槽底位于掺杂区域下方;
c、在上述衬底的第一主面上设置第一介质层,所述第一介质层覆盖在衬底的第一主面上,并覆盖电容槽的内壁以及连接槽的内壁;
d、在上述衬底的第一主面上设置第二介质层,所述第二介质层覆盖在第一介质层上;
e、选择性地掩蔽和刻蚀所述第二介质层,去除连接槽内以及衬底第一主面上的对应的第二介质层,保留电容槽内的第二介质层;
f、在上述衬底的第一主面上设置第三介质层,所述第三介质层覆盖在衬底第一主面上的第一介质层上、连接槽内的第一介质层以及电容槽内的第二介质层上,电容槽内通过第一介质层、第二介质层及第三介质层形成电容介质体;衬底第一主面上的第一介质层与第三介质层形成表面介质层;
g、在上述衬底的第一主面上电镀填充材料,所述填充材料覆盖在衬底第一主面上方并填充在电容槽以及连接槽内;
h、去除上述衬底第一主面上的填充材料,得到位于电容槽内的电容填充导体以及位于连接槽内的互连填充导体;
i、选择性地掩蔽和刻蚀表面介质层,得到贯通表面介质层的连接通孔,所述连接通孔位于电容槽的外侧,并位于掺杂区域的正上方;
j、在上述衬底的第一主面上设置互连结构,得到第二连接体、第一连接体及第三连接体,第一连接体填充在连接通孔内并与掺杂区域欧姆接触,第二连接体与电容填充导体电连接,第三连接体与互连填充导体电连接;
k、在上述表面介质层上设置绝缘隔离层、互连连接电极、第一电容连接电极及第二电容连接电极;绝缘隔离层覆盖在表面介质层及第二连接体、第一连接体与第三连接体上,互连连接电极与第三连接体电连接,第一电容连接电极与第一连接体电连接,第二电容连接电极与第二连接体电连接;互连连接电极、第一电容连接电极及第二电容连接电极穿出绝缘隔离层外。
所述步骤e包括如下步骤:
e1、在衬底第一主面上的第二介质层上设置干膜层,所述干膜层覆盖在第二介质层上;
e2、去除电容槽槽口正上方外的干膜层,得到位于电容槽槽口正上方的干膜,所述干膜横跨在电容槽的槽口上并支撑在电容槽槽口外侧的第二介质层上;
e3、利用干膜的选择性保护,刻蚀衬底第一主面上的第二介质层,以去除连接槽内以及衬底第一主面上的对应的第二介质层。
所述填充材料包括铜。所述衬底的材料包括硅。
所述第一介质层为氧化硅层,第二介质层为氮化硅层,第三介质层为氧化硅层。
本发明的优点:在衬底内设置电容槽,电容槽内设置电容介质体以及电容填充导体,电容介质体采用氧化硅-氮化硅-氧化硅的结构,使得形成电容具有高密度,形成的电容通过第一电容连接电极及第二电容连接电极引出,制造工艺与现有TSV工艺匹配,无需工艺复杂度,工艺兼容性好,结构紧凑,安全可靠。
附图说明
图1~图13为本发明具体实施工艺步骤剖视图,其中
图1为本发明在衬底内得到掺杂区域后的剖视图。
图2为本发明在衬底内得到电容槽以及连接槽后的剖视图。
图3为本发明在衬底的第一主面上设置第一介质层后的剖视图。
图4为本发明在衬底的第一主面上设置第二介质层后的剖视图。
图5为本方面在衬底的第一主面上得到干膜后的剖视图。
图6为本发明利用干膜对第二介质层进行刻蚀后的剖视图。
图7为本发明去除干膜后的剖视图。
图8为本发明在衬底的第一主面上设置第三介质层后的剖视图。
图9为本发明在衬底的第一主面上设置填充材料后的剖视图。
图10为本发明得到电容填充导体以及转填充电极后的剖视图。
图11为本发明得到连接通孔后的剖视图。
图12为本发明得到第一连接体、第二连接体以及第三连接体后的剖视图。
图13为本发明得到第一电容连接电极、第二电容连接电极以及互连连接电极后的剖视图。
附图标记说明:1-衬底、2-掺杂区域、3-电容槽、4-第一介质层、5-第二介质层、6-干膜、7-填充材料层、8-连接通孔、9-第二连接体、10-第一连接体、11-第三介质层、12-连接槽、13-互连填充导体、14-电容填充导体、15-第三连接体、16-绝缘隔离层、17-互连连接电极、18-第一电容连接电极、19-第二电容连接电极及20-表面介质层。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图13所示:为了能够在转接板内得到高密度的电容,本发明基于TSV工艺的转接板深槽电容,包括衬底1;所述衬底1具有第一主面以及与所述第一主面对应的第二主面;所述衬底1的掺杂区域2内设有电容槽3,电容槽3穿过所述掺杂区域2,且电容槽3的槽口从第一主面指向第二主面的方向延伸,所述掺杂区域2包裹在电容槽3上部侧壁的周围;电容槽3内设有电容介质体以及电容填充导体14,所述电容填充导体14通过电容介质体与电容槽3的内壁相接触;衬底1的第一主面上方设有第一电容连接电极18及第二电容连接电极19,第一电容连接电极18与掺杂区域2欧姆接触,第二电容连接电极19与电容填充导体14电连接。
具体地,第一电容连接电极18与第二电容连接电极19用于将形成电容结构向外引出,掺杂区域2、电容填充导体14与电容介质体间形成电容结构,电容介质体能够使得在衬底1内的电容具有较高的密度。
所述电容介质体包括第一介质层4、第二介质层5以及第三介质层11;所述第一介质层4覆盖电容槽3的内壁,第二介质层5位于第一介质层4与第三介质层11之间,第三介质层11包覆在电容填充导体14上。所述第一介质层4为氧化硅层,第二介质层5为氮化硅层,第三介质层11为氧化硅层。
所述衬底1的第一主面上通过第一介质层4及第三介质层11形成表面介质层20;表面介质层20上设有连接通孔8,所述连接通孔8位于电容槽3的外侧;连接通孔8内填充有第一连接体10,所述第一连接体10填充在连接通孔8内并支撑在表面介质层20上,第一电容连接电极18通过第一连接体10与掺杂区域2欧姆接触;第二电容连接电极9通过电容填充导体14上的第二连接体9与电容填充导体14电连接;表面介质层20上还覆盖有绝缘隔离层16,第一电容连接体18、第二电容连接体19从绝缘隔离层16内穿出。
上述为在衬底1内得到深槽电容的结构,为了实现通孔连接,本发明实施例中,所述衬底1内设有连接槽12,所述连接槽12的槽口从衬底1的第一主面指向第二主面的方向延伸,连接槽12内设有第一介质层4、第三介质层11以及互连填充导体13,第一介质层4覆盖连接槽12的内壁,第三介质层11覆盖在第一介质层4上,第三介质层11与互连填充导体13接触并包覆所述互连填充导体13;互连填充导体13与衬底1第一主面上方的互连连接电极17电连接。本发明实施例中,上述仅描述了在衬底1内得到电容结构以及连接结构的示意图,还可以根据需要在衬底1的第二主面进行所需的结构设置。在衬底1的第二主面设置所需的结构可以与第一主面的设置类似,且不是本发明的重点,此处不再赘述。
如图1~图13所示:上述结构的深槽电容结构,可以通过下述工艺步骤制备得到,所述转接板深槽电容的制造方法包括如下步骤:
a、提供衬底1,所述衬底1具有第一主面以及与所述第一主面对应的第二主面;对衬底1进行掺杂,以在衬底1内得到掺杂区域2,所述掺杂区域2从衬底1的第一主面指向第二主面的方向延伸;
如图1所示:衬底1可以选用硅衬底,在衬底1的第一主面上,利用扩散掺杂或离子注入工艺在衬底1的所需区域进行掺杂,并利用扩散工艺进行离子激活和推进,在衬底1内形成掺杂区域2;在衬底1内形成掺杂区域2为常规的工艺步骤,此处不再赘述。
b、选择性地掩蔽和刻蚀上述衬底1,以在衬底1内得到所需的电容槽3以及连接槽12,其中,电容槽3位于掺杂区域2内,且电容槽3穿过掺杂区域2后电容槽3的槽底位于掺杂区域2下方;
如图2所示:对衬底1的第一主面利用光刻和深反应离子刻蚀工艺形成盲孔,得到电容槽3以及连接槽12,其中,通过电容槽3能形成所需的高密度电容,利用连接槽12来制备转接板所需的通孔连接结构。连接槽12位于掺杂区域2外的区域。
c、在上述衬底1的第一主面上设置第一介质层4,所述第一介质层4覆盖在衬底1的第一主面上,并覆盖电容槽3的内壁以及连接槽12的内壁;
如图3所示:所述第一介质层4为氧化硅层,所述第一介质层4可以通过化学气相淀积或氧化工艺在衬底1上形成,第一介质层4能作为硅衬底与采用氮化硅的第二介质层5之间的缓冲层,避免氮化硅与硅直接接触导致应力过大,产生硅表面缺陷的情况。
d、在上述衬底1的第一主面上设置第二介质层5,所述第二介质层5覆盖在第一介质层4上;
如图4所示:利用化学气相淀积在衬底1的第一主面上设置第二介质层5,第二介质层5为氮化硅层,由于氮化硅具有高介电常数,因此,能提高电容密度。第二介质层5覆盖第一主面上的第一介质层4,同时覆盖电容槽3以及连接槽12侧壁上的第一介质层4。
e、选择性地掩蔽和刻蚀所述第二介质层5,去除连接槽12内以及衬底1第一主面上的对应的第二介质层5,保留电容槽3内的第二介质层5;
如图5、图6和图7所示:为了能使得转接板具有较小的寄生电容,本发明实施例中,需要去除连接槽12内的第二介质层5,为了去除第二介质层5,所述步骤e具体包括如下步骤:
e1、在衬底1第一主面上的第二介质层5上设置干膜层,所述干膜层覆盖在第二介质层5上;
e2、去除电容槽3槽口正上方外的干膜层,,得到位于电容槽3槽口正上方的干膜6,所述干膜6横跨在电容槽3的槽口上并支撑在电容槽3槽口外侧的第二介质层5上;
通过干膜6能遮挡干膜与所述干膜6相接触的第二介质层5以及电容槽3内的第二介质层5。
e3、利用干膜6的选择性保护,选择性的刻蚀衬底1第一主面上的第二介质层5,以去除连接槽12内以及衬底1第一主面上的对应的第二介质层5。
在没有被干膜6遮挡的第二介质层5能通过刻蚀工艺去除;在第二介质层5被去除后,将干膜6去除,位于电容槽3内的第二介质层5能保证电容的密度。
f、在上述衬底1的第一主面上设置第三介质层11,所述第三介质层11覆盖在衬底1第一主面上的第一介质层4及第二介质层5上、连接槽12内的第一介质层4以及电容槽3内的第二介质层5上,电容槽3内通过第一介质层4、第二介质层5及第三介质层11形成电容介质体;衬底1第一主面上的第一介质层4与第三介质层11形成表面介质层20;
如图8所示:第三介质层11采用氧化硅,设置第三介质层11后形成氧化硅-氮化硅-氧化硅的电容介质体;第一介质层4与第三介质层11叠加后形成表面介质层20。
g、在上述衬底1的第一主面上电镀填充材料,所述填充材料覆盖在衬底1第一主面上方并填充在电容槽3以及连接槽12内;
如图9所示:在电镀填充材料后得到填充材料层7,所述填充材料层7覆盖在表面介质层20上并分别填充在电容槽3以及连接槽12内。在具体实施时,在电镀填充材料前,需要利用PVD工艺制作阻挡层以及种子层,然后在利用电镀工艺电镀填充材料,所述填充材料可以选用铜。
h、去除上述衬底1第一主面上的填充材料,得到位于电容槽3内的电容填充导体14以及位于连接槽12内的互连填充导体13;
如图10所示:在电镀填充材料层7后,需要进行退火或表面金属化学机械抛光工艺,以去除第一主面上的填充材料以及阻挡层,所述退火的温度,去除第一主面上的填充材料以及阻挡层为常规工艺。
i、选择性地掩蔽和刻蚀表面介质层20,得到贯通表面介质层20的连接通孔8,所述连接通孔8位于电容槽3的外侧,并位于掺杂区域2的正上方;
如图11所示:为了能够对电容结构进行引出,需要制作连接通孔8,连接通孔8的底部即为掺杂区域2。
j、在上述衬底1的第一主面上设置互连结构,得到第二连接体9、第一连接体10及第三连接体15,第一连接体10填充在连接通孔8内并与掺杂区域2欧姆接触,第二连接体9与电容填充导体14电连接,第三连接体15与互连填充导体13电连接;
如图12所示:在衬底1的第一主面上通过淀积等工艺得到第一连接体10、第二连接体9及第三连接体15,第一连接体10填充在连接通孔8内并支撑在表面介质层20上,第二连接体9直接与电容填充导体14接触后电连接,第三连接体15与互连填充导体13接触后电连接。进一步地,第三连接体15与互连填充导体13电连接后,还需要完成必要的互连结构,所述必要的互连结构根据不同的互连结构来进行设置和操作。
k、在上述表面介质层20上设置绝缘隔离层16、互连连接电极17、第一电容连接电极18及第二电容连接电极19;绝缘隔离层16覆盖在表面介质层20及第二连接体9、第一连接体10与第三连接体15上,互连连接电极17与第三连接体15电连接,第一电容连接电极18与第一连接体10电连接,第二电容连接电极19与第二连接体9电连接;互连连接电极17、第一电容连接电极18及第二电容连接电极19穿出绝缘隔离层16外。
如图13所示:为了能够进行通孔连接以及电容的引出连接,确保引出的可靠性,在第一主面上还设置绝缘隔离层16,所述绝缘隔离层16覆盖在第一连接体10、第二连接体9及第三连接体15上,然后将穿出绝缘隔离层16外的互连连接电极17、第一电容连接电极18及第二电容连接电极19与外部的连接,互连连接电极17、第一电容连接电极18及第二电容连接电极19形成凸点的形式。
通过上述工艺,在衬底1的第一主面上完成转接板的通孔连接、电容等结构,还可以根据需要在衬底1的第二主面设置后续的连接等结构,后续的结构此处不再详述。
本发明在衬底1内设置电容槽3,电容槽3内设置电容介质体以及电容填充导体14,电容介质体采用氧化硅-氮化硅-氧化硅的结构,使得形成电容具有高密度,形成的电容通过第一电容连接电极18及第二电容连接电极19引出,衬底1内通过设置连接槽12以及互连填充导体13形成通孔连接结构,结构紧凑,工艺步骤简便,工艺兼容性好,安全可靠。
Claims (5)
1.一种基于TSV工艺的转接板深槽电容的制造方法,其特征是,所述转接板深槽电容的制造方法包括如下步骤:
(a)、提供衬底(1),所述衬底(1)具有第一主面以及与所述第一主面对应的第二主面;对衬底(1)进行掺杂,以在衬底(1)内得到掺杂区域(2),所述掺杂区域(2)从衬底(1)的第一主面指向第二主面的方向延伸;
(b)、选择性地掩蔽和刻蚀上述衬底(1),以在衬底(1)内得到所需的电容槽(3)以及连接槽(12),其中,电容槽(3)位于掺杂区域(2)内,且电容槽(3)穿过掺杂区域(2),电容槽(3)的槽底位于掺杂区域(2)下方;
(c)、在上述衬底(1)的第一主面上设置第一介质层(4),所述第一介质层(4)覆盖在衬底(1)的第一主面上,并覆盖电容槽(3)的内壁以及连接槽(12)的内壁;
(d)、在上述衬底(1)的第一主面上设置第二介质层(5),所述第二介质层(5)覆盖在第一介质层(4)上;
(e)、选择性地掩蔽和刻蚀所述第二介质层(5),去除连接槽(12)内以及衬底(1)第一主面上的对应的第二介质层(5),保留电容槽(3)内的第二介质层(5);
(f)、在上述衬底(1)的第一主面上设置第三介质层(11),所述第三介质层(11)覆盖在衬底(1)第一主面上的第一介质层(4)上、连接槽(12)内的第一介质层(4)以及电容槽(3)内的第二介质层(5)上,电容槽(3)内通过第一介质层(4)、第二介质层(5)及第三介质层(11)形成电容介质体;衬底(1)第一主面上的第一介质层(4)与第三介质层(11)形成表面介质层(20);
(g)、在上述衬底(1)的第一主面上电镀填充材料,所述填充材料覆盖在衬底(1)第一主面上方并填充在电容槽(3)以及连接槽(12)内;
(h)、去除上述衬底(1)第一主面上的填充材料,得到位于电容槽(3)内的电容填充导体(14)以及位于连接槽(12)内的互连填充导体(13);
(i)、选择性地掩蔽和刻蚀表面介质层(20),得到贯通表面介质层(20)的连接通孔(8),所述连接通孔(8)位于电容槽(3)的外侧,并位于掺杂区域(2)的正上方;
(j)、在上述衬底(1)的第一主面上设置互连结构,得到第二连接体(9)、第一连接体(10)及第三连接体(15),第一连接体(10)填充在连接通孔(8)内并与掺杂区域(2)欧姆接触,第二连接体(9)与电容填充导体(14)电连接,第三连接体(15)与互连填充导体(13)电连接;
(k)、在上述表面介质层(20)上设置绝缘隔离层(16)、互连连接电极(17)、第一电容连接电极(18)及第二电容连接电极(19);绝缘隔离层(16)覆盖在表面介质层(20)及第二连接体(9)、第一连接体(10)与第三连接体(15)上,互连连接电极(17)与第三连接体(15)电连接,第一电容连接电极(18)与第一连接体(10)电连接,第二电容连接电极(19)与第二连接体(9)电连接;互连连接电极(17)、第一电容连接电极(18)及第二电容连接电极(19)穿出绝缘隔离层(16)外。
2.根据权利要求1所述基于TSV工艺的转接板深槽电容的制造方法,其特征是,所述步骤(e)包括如下步骤:
(e1)、在衬底(1)第一主面上的第二介质层(5)上设置干膜层,所述干膜层覆盖在第二介质层(5)上;
(e2)、去除电容槽(3)槽口正上方外的干膜层,得到位于电容槽(3)槽口正上方的干膜(6),所述干膜(6)横跨在电容槽(3)的槽口上并支撑在电容槽(3)槽口外侧的第二介质层(5)上;
(e3)、利用干膜(6)的选择性保护,刻蚀衬底(1)第一主面上的第二介质层(5),以去除连接槽(12)内以及衬底(1)第一主面上的对应的第二介质层(5)。
3.根据权利要求1所述基于TSV工艺的转接板深槽电容的制造方法,其特征是:所述填充材料包括铜。
4.根据权利要求1所述基于TSV工艺的转接板深槽电容的制造方法,其特征是:所述衬底(1)的材料包括硅。
5.根据权利要求1所述基于TSV工艺的转接板深槽电容的制造方法,其特征是:所述第一介质层(4)为氧化硅层,第二介质层(5)为氮化硅层,第三介质层(11)为氧化硅层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310719075.0A CN103700644B (zh) | 2013-12-23 | 2013-12-23 | 基于tsv工艺的转接板深槽电容及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310719075.0A CN103700644B (zh) | 2013-12-23 | 2013-12-23 | 基于tsv工艺的转接板深槽电容及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103700644A CN103700644A (zh) | 2014-04-02 |
CN103700644B true CN103700644B (zh) | 2016-06-01 |
Family
ID=50362127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310719075.0A Active CN103700644B (zh) | 2013-12-23 | 2013-12-23 | 基于tsv工艺的转接板深槽电容及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103700644B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104600059B (zh) * | 2015-02-03 | 2017-06-30 | 华进半导体封装先导技术研发中心有限公司 | 一种带有ipd的tsv孔结构及其加工方法 |
CN113809079B (zh) * | 2020-06-12 | 2023-06-30 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1717794A (zh) * | 2002-11-27 | 2006-01-04 | 半导体元件工业有限责任公司 | 具有平行板沟槽电容器的半导体器件 |
CN102254872A (zh) * | 2010-05-20 | 2011-11-23 | 台湾积体电路制造股份有限公司 | 半导体结构以及半导体元件的形成方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7560761B2 (en) * | 2006-01-09 | 2009-07-14 | International Business Machines Corporation | Semiconductor structure including trench capacitor and trench resistor |
US8008748B2 (en) * | 2008-12-23 | 2011-08-30 | International Business Machines Corporation | Deep trench varactors |
-
2013
- 2013-12-23 CN CN201310719075.0A patent/CN103700644B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1717794A (zh) * | 2002-11-27 | 2006-01-04 | 半导体元件工业有限责任公司 | 具有平行板沟槽电容器的半导体器件 |
CN102254872A (zh) * | 2010-05-20 | 2011-11-23 | 台湾积体电路制造股份有限公司 | 半导体结构以及半导体元件的形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103700644A (zh) | 2014-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100495705C (zh) | 半导体组件、封环结构及其形成方法 | |
CN103193193B (zh) | Mems器件及其形成方法 | |
CN112185980B (zh) | 一种三维存储器及其制作方法 | |
CN105720058A (zh) | 用于HKMG CMOS技术的嵌入式多晶SiON CMOS或NVM的边界方案 | |
CN104037176B (zh) | 接触结构以及采用所述接触结构的半导体存储元件 | |
CN107871744A (zh) | 一种nand串结构及其制备方法 | |
CN107785273B (zh) | 半导体器件及其制造方法 | |
US8871638B2 (en) | Semiconductor device and method for fabricating the same | |
CN105280591A (zh) | 具有保护层的自对准互连件 | |
CN110121778A (zh) | 三维存储器件 | |
CN112567514B (zh) | 存储器结构及其形成方法 | |
US20160064149A1 (en) | Method of producing a super-capacitor | |
CN103700643B (zh) | 一种基于tsv工艺的转接板深槽电容及其制造方法 | |
CN104733398A (zh) | 一种晶圆三维集成引线工艺 | |
CN103811307B (zh) | 半导体器件及其形成方法 | |
CN103700644B (zh) | 基于tsv工艺的转接板深槽电容及其制造方法 | |
CN103839817B (zh) | 半导体器件及其制造方法 | |
CN104465728B (zh) | 分离栅功率器件的栅极结构及工艺方法 | |
KR101035393B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
CN112567515A (zh) | 存储器结构及其形成方法 | |
CN105355577A (zh) | 等离子体损伤测试结构及其制作方法 | |
CN104409421A (zh) | 一种垂直型沟道存储器件和控制器件的集成工艺 | |
CN101826465B (zh) | 在自对准硅化物过程中防止侧壁阻挡层下方缝隙的方法 | |
CN109509721A (zh) | 半导体元件及其制作方法 | |
CN107731730A (zh) | 半导体结构的形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |