KR102248876B1 - 표시장치 어레이 기판 및 표시장치 - Google Patents

표시장치 어레이 기판 및 표시장치 Download PDF

Info

Publication number
KR102248876B1
KR102248876B1 KR1020140188871A KR20140188871A KR102248876B1 KR 102248876 B1 KR102248876 B1 KR 102248876B1 KR 1020140188871 A KR1020140188871 A KR 1020140188871A KR 20140188871 A KR20140188871 A KR 20140188871A KR 102248876 B1 KR102248876 B1 KR 102248876B1
Authority
KR
South Korea
Prior art keywords
metal layer
pad
display device
open portions
bump
Prior art date
Application number
KR1020140188871A
Other languages
English (en)
Other versions
KR20160078747A (ko
Inventor
강연욱
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140188871A priority Critical patent/KR102248876B1/ko
Priority to CN201510568464.7A priority patent/CN105739198A/zh
Priority to US14/968,534 priority patent/US9721914B2/en
Priority to EP15200810.8A priority patent/EP3037875B1/en
Publication of KR20160078747A publication Critical patent/KR20160078747A/ko
Application granted granted Critical
Publication of KR102248876B1 publication Critical patent/KR102248876B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13015—Shape in top view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance

Abstract

본 발명의 일 실시예에 따른 표시장치 어레이 기판은 기판, 패드, 절연막, 제1 금속층, 제2 금속층, 및 범프 전극을 포함한다. 패드는 기판 상에 위치하고, 절연막은 패드 상에 위치하며 패드를 노출하는 복수의 오픈부를 포함한다. 제1 금속층은 절연막 상에 위치하며 패드에 컨택한다. 제2 금속층은 제1 금속층 상에 위치한다. 범프 전극은 제2 금속층 상에 위치하며 복수의 딤플을 포함한다.

Description

표시장치 어레이 기판 및 표시장치{ARRAY SUBSTRATE FOR DISPLAY DEVICE AND DISPLYA DEVICE}
본 발명은 표시장치 어레이 기판 및 표시장치에 관한 것으로, 보다 자세하게는 범프와 구동칩의 접촉 불량을 방지할 수 있는 표시장치 어레이 기판 및 표시장치에 관한 것이다.
일반적으로, 액정표시장치는 액정의 광학적 이방성과 분극성질을 이용하여 구동된다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
액정표시장치는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소 전극이 행렬방식으로 배열된 능동행렬 구조가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다. 상기 액정표시장치는 공통 전극이 형성된 컬러필터 기판과 화소 전극이 형성된 어레이 기판과, 상기 두 기판 사이에 개재된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통 전극과 화소 전극이 상하로 걸리는 전기장에 의해 액정을 구동하는 방식으로 투과율과 개구율 등의 특성이 우수하다.
도 1은 종래 표시장치 어레이 기판을 나타낸 평면도이고, 도 2는 범프를 나타낸 단면도이며, 도 3은 범프를 나타낸 평면도이고 도 4는 범프의 SEM 이미지이고, 도 5는 범프에 구동칩이 본딩된 이미지이고, 도 6은 범프와 구동칩의 압흔 이미지이며, 도 7은 표시장치의 불량을 나타낸 이미지이다.
도 1을 참조하면, 종래 표시장치 어레이 기판(10)은 화상을 표시하는 액티브 영역(active area, A/A)인 표시영역(11)과 그 외의 비표시영역(12)이 구비된다. 비표시영역(12)에 구동신호를 인가하기 위한 구동칩(D-IC)이 본딩되는 COG부(13)가 위치하고 구동칩에 외부의 구동신호를 인가하는 FPC가 부착되는 FPC 패드부(14)가 위치한다. COG부(13)에는 구동칩에 연결되는 복수의 범프(20)들이 구비된다.
도 2를 참조하면, COG부(13)에 위치한 범프(20)는 기판(21) 상에 위치한 패드(22)와 패드(22)에 연결된 범프 전극(27)을 포함한다. 보다 자세하게, 기판(21) 상에 패드(22)가 위치하고, 패드(22)를 노출하는 오픈부(24)가 구비된 절연막(23)이 위치한다. 절연막(23)의 오픈부(24)에 의해 노출된 패드(22) 상에 제1 금속층(25)과 제2 금속층(26)이 위치한다. 제1 금속층(25)은 티타늄합금으로 이루어지고 제2 금속층(26)은 금으로 이루어져 패드(22)와의 접착력을 향상시킨다. 제2 금속층(26) 상에 범프 전극(27)이 위치하여 패드(22)와 전기적으로 연결된다.
도 3 및 도 4를 함께 참조하면, 위와 같이 구성된 범프(20)는 절연막(23)의 두께와 오픈부(24)의 높이 차로 인해 범프 전극(27)에도 딤플(dimple)(28)이 형성된다. 범프 전극(27)의 딤플(28)은 절연막(23)의 두께와 오픈부(24)의 높이 차에 대응되어 형성되며 평면 면적도 오픈부(24)의 면적에 대응되어 형성된다.
도 5 및 도 6을 참조하면, 상기 딤플이 형성된 범프가 구비된 COG부에 이방성도전필름(ACF)를 통해 구동칩이 본딩되는 경우, 딤플이 형성된 범프에 이방성도전필름의 도전볼이 압착되지 못한다. 이로 인해, 도 6에 도시된 것처럼 기판의 뒷면에서 관찰되는 범프의 압흔 이상이 나타나, 범프와 구동칩의 접촉 불량으로 판별되게 된다. 만약, 범프와 구동칩이 접촉 불량되면 도 7에 나타나는 것처럼 표시 불량이 나타나게 된다. 따라서, 범프와 구동칩의 접촉 불량에 의해 표시장치의 표시 불량이 나타나고 생산성이 저하되는 문제점이 있다.
본 발명은 범프와 구동칩의 접촉 불량을 방지할 수 있는 표시장치 어레이 기판 및 표시장치를 제공한다.
상기한 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 표시장치 어레이 기판은 기판, 패드, 절연막, 제1 금속층, 제2 금속층, 및 범프 전극을 포함한다. 패드는 기판 상에 위치하고, 절연막은 패드 상에 위치하며 패드를 노출하는 복수의 오픈부를 포함한다. 제1 금속층은 절연막 상에 위치하며 패드에 컨택한다. 제2 금속층은 제1 금속층 상에 위치한다. 범프 전극은 제2 금속층 상에 위치하며 복수의 딤플을 포함한다.
또한, 본 발명의 일 실시예에 따른 표시장치는 기판, 패드, 절연막, 제1 금속층, 제2 금속층, 및 범프 전극을 포함한다. 기판은 표시영역과 비표시영역을 포함한다. 표시영역은 화상을 표시하고, 비표시영역은 복수의 범프를 포함하는 COG부를 포함한다. 복수의 범프는 패드, 절연막, 제1 금속층, 제2 금속층, 및 범프 전극을 포함한다. 패드는 기판 상에 위치하고, 절연막은 패드 상에 위치하며 패드를 노출하는 복수의 오픈부를 포함한다. 제1 금속층은 절연막 상에 위치하며 패드에 컨택한다. 제2 금속층은 제1 금속층 상에 위치한다. 범프 전극은 제2 금속층 상에 위치하며 복수의 딤플을 포함한다.
본 발명의 일 실시예에 따른 표시장치 어레이 기판에 구비된 범프는 절연막에 복수의 오픈부를 구비함으로써, 범프 전극의 딤플을 감소시키고 구동칩과의 본딩 신뢰성을 향상시켜 표시 불량을 개선할 수 있는 이점이 있다.
도 1은 종래 표시장치 어레이 기판을 나타낸 평면도.
도 2는 범프를 나타낸 단면도.
도 3은 범프를 나타낸 평면도.
도 4는 범프의 SEM 이미지.
도 5는 범프에 구동칩이 본딩된 이미지.
도 6은 범프와 구동칩의 압흔 이미지.
도 7은 표시장치의 불량을 나타낸 이미지.
도 8은 본 발명의 일 실시예에 따른 표시장치 어레이 기판을 나타낸 평면도.
도 9는 본 발명의 일 실시예에 따른 범프를 나타난 단면도.
도 10은 본 발명의 범프를 모식화한 도면.
도 11은 본 발명의 범프에 구비된 절연막의 오픈부를 나타낸 평면도.
도 12a 내지 도 12h는 본 발명의 일 실시예에 따른 범프의 제조방법을 공정별로 나타낸 도면.
도 13 및 도 14는 본 발명의 표시장치 어레이 기판의 절연막과 오픈부의 크기에 따른 범프의 이미지.
도 15는 복수의 범프들의 최저점과 최고점의 높이를 측정한 이미지.
이하, 첨부한 도면을 참조하여 본 발명의 일 실시 예들을 상세히 설명하면 다음과 같다.
도 8은 본 발명의 일 실시예에 따른 표시장치 어레이 기판을 나타낸 평면도이고, 도 9는 본 발명의 일 실시예에 따른 범프를 나타난 단면도이며, 도 10은 본 발명의 범프를 모식화한 도면이고, 도 11은 본 발명의 범프에 구비된 절연막의 오픈부를 나타낸 평면도이다. 하기에서는 표시장치의 예로 액정표시장치를 도시하고 설명하지만 본 발명은 이에 한정되지 않으며 유기발광표시장치 또는 전기영동표시장치 등의 평판표시장치에도 적용가능하다.
도 8을 참조하면, 본 발명의 일 실시예에 따른 표시장치 어레이 기판(100)은 표시영역(110)과 비표시영역(120)이 형성되어 있다. 표시영역(110)은 박막트랜지스터 어레이 기판과 컬러필터 기판 사이에 액정층이 형성되어 화상이 표시되는 액티브 영역(active area, A/A)이다.
표시영역(110)의 컬러필터 기판 상에는 블랙 매트릭스 및 컬러필터를 포함한다. 박막트랜지스터 어레이 기판 상에는 데이터 라인들과 게이트 라인들(또는 스캔 라인들)이 상호 교차되도록 형성되고, 데이터 라인들과 게이트 라인들에 의해 정의된 셀 영역들에 픽셀들이 매트릭스 형태로 배치된 박막 트랜지스터 어레이가 형성된다. 표시영역(110)의 픽셀들 각각은 박막 트랜지스터에 접속되어 화소 전극과 공통 전극 사이의 전계에 의해 구동된다. 공통 전극은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 컬러필터 기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소 전극과 함께 박막 트랜지스터 기판 상에 형성된다. 표시영역(110)의 액정모드는 전술한 TN 모드, VA 모드, IPS 모드, FFS 모드뿐 아니라 어떠한 액정모드로도 구현될 수 있다.
표시영역(110)은 대표적으로 백라이트 유닛으로부터의 빛을 변조하는 투과형 액정표시패널이 선택될 수 있다. 백라이트 유닛은 백라이트 유닛 구동부로부터 공급되는 구동전류에 따라 점등하는 광원, 도광판(또는 확산판), 다수의 광학시트 등을 포함한다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛, 또는 에지형(edge type) 백라이트 유닛으로 구현될 수 있다. 백라이트 유닛의 광원들은 HCFL(Hot Cathode Fluorescent Lamp), CCFL(Cold Cathode Fluorescent Lamp), EEFL(External Electrode Fluorescent Lamp), LED(Light Emitting Diode) 중 어느 하나의 광원 또는 두 종류 이상의 광원들을 포함할 수 있다.
상기 비표시영역(120)에는 표시영역(110)에 구동신호를 인가하기 위한 구동칩(D-IC)이 본딩되는 COG부(130)와, COG부(130)에 외부의 구동신호를 인가하는 FPC가 부착되는 FPC 패드부(FPC Pad)(140)가 위치한다. COG부(130)는 표시영역(110)으로부터 연장된 데이터 신호라인들과 연결되는 범프들과, FPC 패드부(140)로부터 연장된 외부 신호라인들과 연결되는 범프들이 위치한다. 이들 범프들(200)은 구동칩과 본딩되어 외부 신호를 통해 데이터 신호라인들에 인가되는 데이터 신호를 구동칩에서 조절하게 된다.
이하, 전술한 범프의 구조를 상세히 살펴보면 다음과 같다.
도 9를 참조하면, 본 발명의 일 실시예에 따른 범프(200)는 기판(210) 상에 위치한 패드(220)와 패드(220)에 전기적으로 접속되는 범프 전극(270)을 포함한다. 보다 자세하게, 기판(210) 상에 패드(220)가 위치한다. 패드(220)는 표시영역으로부터 연장된 데이터 신호라인들과 연결되거나 FPC 패드부로부터 연장된 외부 신호라인들과 연결되는 것으로, 알루미늄(Al) 등의 저저항의 금속으로 이루어진다. 패드(220) 상에 패드(220)의 일부를 노출하는 오픈부(240)가 구비된 절연막(230)이 위치한다. 절연막(230)은 인접한 주변 패드(220)들을 절연시키는 것으로, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다층으로 이루어진다. 반면, 절연막(230)은 폴리이미드(polyimide), 아크릴계 수지 등의 유기물로도 이루어질 수 있다.
절연막(230)의 오픈부(240)에 의해 노출된 패드(220) 상에 제1 금속층(250)이 위치한다. 제1 금속층(250)은 패드(220)에 컨택하며 절연막(230) 표면에 걸쳐 형성되며, 패드(220)와 추후 형성되는 제2 금속층(260)과의 접착력을 높이는 역할을 한다. 제1 금속층(250)은 티타늄(Ti), 텅스텐(W), 팔라듐(Pd) 또는 이들의 합금으로 이루어지며, 1 내지 1000nm의 두께로 이루어진다. 제1 금속층(250) 상에 제2 금속층(260)이 위치한다. 제2 금속층(260)은 제1 금속층(250)과 동일한 크기로 이루어지며, 제1 금속층(250)과 중첩된다. 제2 금속층(260)은 추후 형성되는 범프 전극과의 접착력을 높이는 역할을 하고, 범프 전극과 동일한 금속으로 이루어진다. 예를 들어, 제2 금속층(260)은 금(Au)으로 이루어진다. 제2 금속층(260)은 제1 금속층(250)과 동일하게 1 내지 1000nm의 두께로 이루어진다.
상기 제2 금속층(260) 상에 범프 전극(270)이 위치한다. 범프 전극(270)은 제1 금속층(250)과 제2 금속층(260)을 통해 패드(220)와 전기적으로 접속하고, 구동칩과 실질적으로 컨택된다. 범프 전극(270)은 제1 금속층(250)과 제2 금속층(260)의 크기와 동일하게 이루지고, 저저항의 금속 예를 들어 금(Au) 등으로 이루어진다. 범프 전극(270)은 전해도금법(electroplating)으로 형성되어 1 내지 1000nm의 두께로 이루어진다.
한편, 본 발명의 범프(200)는 절연막(230)에 복수의 오픈부(240)를 구비하고, 범프 전극(270)에 복수의 딤플(280)을 구비한다. 종래 범프는 절연막에 하나의 오픈부를 구비함으로써, 절연막의 두께와 오픈부의 깊이 차이에 따라 범프 전극에 면적이 큰 딤플이 형성되었다. 따라서, 범프 전극의 딤플에 의해 이방성도전필름의 도전볼이 압착 과정에서 범프 전극에 컨택되지 않는 컨택 불량이 발생하였다. 이에 본 발명자들은 범프 전극의 딤플의 수준 즉, 딤플의 크기를 줄이고자 절연막(230)에 복수의 오픈부(240)를 형성하였다.
도 10을 참조하여, 범프 전극의 딤플이 줄어드는 원리를 살펴보면 다음과 같다. 패드(220) 상에 오픈부(240)가 형성된 절연막(230)이 위치하고, 절연막(230)을 둘러싸는 포토레지스트패턴(PR)이 위치한다. 절연막(230) 상에 복수의 제1, 제2 및 제3 층이 형성되면, 첫번째 형성된 제1 층(A)의 딤플(AD)은 절연막(230)의 두께와 오픈부(240)의 높이 차이만큼 깊게 형성되지만 크기는 어느 정도 줄어든다. 두번째로 제1 층(A) 상에 형성된 제2 층(B)은 제1 층(A)의 딤플(AD)보다 깊이는 얕아지고 크기 또한 줄어든 딤플(BD)이 형성된다. 이어, 세번째로 제2 층(B) 상에 형성된 제3 층(C)은 제2 층(B)의 딤플(BD)보다 깊이는 더 얕아지고 크기도 많이 줄어든 딤플(CD)이 형성된다. 딤플의 깊이와 크기는 오픈부(240)의 폭이 작으면 작을수록 더 작아지게 된다. 즉, 절연막(230)의 오픈부(240)의 폭과 크기가 작으면 작을수록 범프 전극(270)의 딤플(280)의 크기와 깊이도 작아지게 되는 것이다.
따라서, 본 발명은 절연막(230)에 복수의 오픈부(240)를 구비한다. 다음 도 11을 참조하여 절연막(230)에 형성된 오픈부(240)의 형상을 살펴보면 다음과 같다.
도 11의 (a)를 참조하면, 절연막(230)에 복수의 오픈부(240)가 구비된다. 절연막(230)의 가로(X)와 세로(Y)에 의해 정의되는 면적은 절연막(230) 상에 범프 전극이 컨택되는 본딩 면적에 해당된다. 절연막(230)과 범프 전극이 본딩되는 본딩 면적 즉 가로(X)와 세로(Y)에 의해 정의되는 본딩 면적은 1500㎛2 이상으로 이루어져, 절연막(230)과 범프 전극의 최소한의 본딩 신뢰성을 확보한다. 그리고, 오픈부(240)는 적어도 둘 이상 구비되며, 이들 오픈부(240)는 폭(W), 길이(L) 및 피치(P)가 일정 조건을 만족한다. 보다 자세하게, 오픈부(240)의 폭(W)은 5㎛ 이상이고 길이(L)는 10㎛ 이상이며 피치(P)는 4㎛ 이상으로 이루어진다. 또한, 오픈부(240)의 면적((W×L)×3)은 본딩 면적(X×Y)의 15% 이상 차지할 수 있다. 이러한 오픈부(240)의 폭(W), 길이(L), 피치(P) 및 면적은 범프 전극과 패드 사이의 패드 저항이 증가되지 않고 유지될 수 있는 조건이다. 또한, 오픈부(240)의 폭(W), 길이(L), 피치(P) 및 면적의 조건은 전단 강도(Shear Strength)를 7.8mgf/㎛2 이상을 유지하여, 구동칩의 본딩 시 절연막(230)이 파괴되지 않도록 한다.
한편, 도 11의 (b)를 참조하면, 도트 형상의 오픈부(240)들이 구비될 수 있으며, 도 11의 (c)를 참조하면, 선형의 본딩 면적에 도트 형상의 오픈부(240)들이 선형으로 구비될 수 있다. 본 발명에서는 도 11의 (a) 내지 (c)에 도시된 오픈부의 형상들을 도시하고 설명하였지만, 이에 한정되지 않으며 전술한 오픈부의 조건들을 만족한다면 어떠한 형상도 적용가능하다.
상기와 같이, 본 발명의 일 실시예에 따른 표시장치 어레이 기판에 구비된 범프는 절연막에 복수의 오픈부를 구비함으로써, 범프 전극의 딤플을 감소시키고 구동칩과의 본딩 신뢰성을 향상시켜 표시 불량을 개선할 수 있는 이점이 있다.
이하, 전술한 본 발명의 일 실시예에 따른 범프의 제조방법을 설명하면 다음과 같다. 도 12a 내지 도 12h는 본 발명의 일 실시예에 따른 범프의 제조방법을 공정별로 나타낸 도면이다. 하기에서는 전술한 도 9의 범프와 동일한 구성에 대해 동일한 도면 부호를 붙여 이해를 용이하게 한다.
도 12a를 참조하면, 기판(210) 상에 알루미늄(Al) 등의 저저항 금속을 스퍼터링(Sputtering)법 등으로 증착하고 패터닝하여 패드(220)를 형성한다. 패드(220)가 형성된 기판(210) 상에 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 화학기상증착법(CVD), 플라즈마 화학기상증착법(PECVD) 등으로 증착한다. 그리고, 포토리소그래피법을 이용하여 패드(220)의 일부를 노출하는 복수의 오픈부(240)를 형성한다. 오픈부(240)의 크기나 면적 등의 자세한 설명은 전술하였으므로 생략한다.
다음 도 12b를 참조하면, 복수의 오픈부(240)가 형성된 기판(210) 상에 티타늄(Ti), 텅스텐(W), 팔라듐(Pd) 또는 이들의 합금을 스퍼터링(Sputtering)법 등으로 증착하여 제1 금속층(250)을 형성한다. 제1 금속층(250)은 절연막(230)의 표면, 패드(220) 및 오픈부(240)에 걸쳐 형성된다. 제1 금속층(250)은 1 내지 1000nm의 두께로 형성한다.
이어, 도 12c를 참조하면, 제1 금속층(250)이 형성된 기판(210) 상에 저저항의 금속 예를 들어 금(Au)을 스퍼터링(Sputtering)법 등으로 증착하여 제2 금속층(260)을 형성한다. 제2 금속층(260)은 제1 금속층(250) 상에 형성되며 1 내지 1000nm의 두께로 형성한다.
다음, 도 12d 및 도 12e를 참조하면, 제2 금속층(260)이 형성된 기판(210) 상에 포토레지스트(PR)를 코팅한다. 그리고, 기판(210) 상에 개구부(OP)가 형성된 마스크(M)를 정렬하고 UV를 조사하여 포토레지스트(PR)를 노광 및 현상한다. 따라서, 도 12f에 도시된 것처럼 절연막(230)의 오픈부들(240)들을 노출하도록 포토레지스트(PR)를 패터닝한다.
이어, 도 12g를 참조하면, 포토레지스트(PR)가 형성된 기판(210)에 전해도금법(eletroplating)을 이용하여 제2 금속층(260) 상에 범프 전극(270)을 형성한다. 그리고, 도 12h를 참조하면, 포토레지스트(PR)를 스트립하여 제거하고, 범프 전극(270)을 마스크로 이용하여 제1 금속층(250)과 제2 금속층(260)을 패터닝하여 본 발명의 일 실시예에 따른 표시장치 어레이 기판의 범프를 제조한다.
도 13 및 도 14는 본 발명의 표시장치 어레이 기판의 절연막과 오픈부의 크기에 따른 범프의 이미지를 나타내고, 도 15는 복수의 범프들의 최저점과 최고점의 높이를 측정한 이미지이다.
도 13을 참조하면, 절연막의 본딩 면적의 가로와 세로를 각각 50㎛와 80㎛로 형성하고, 폭이 7㎛이고 길이가 50㎛인 오픈부를 10㎛의 피치로 3개를 형성하였다. 그 후 절연막 상에 범프 전극을 형성한 결과, 범프 전극의 표면이 평평한 것을 확인할 수 있었다. 또한, 도 14를 참조하면, 절연막의 본딩 면적의 가로와 세로를 각각 50㎛와 80㎛로 형성하고, 폭이 5㎛이고 길이가 50㎛인 오픈부를 11㎛의 피치로 3개를 형성하였다. 그 후 절연막 상에 범프 전극을 형성한 결과, 범프 전극의 표면이 평평한 것을 확인할 수 있었다.
도 15를 참조하면, 표시장치 어레이 기판에 도 13에 도시된 스펙으로 설계된 복수의 범프들을 형성하였다. 각 범프들의 최저점과 최고점의 높이차를 확인해 본 바, 0.68, 0.59㎛ 및 0.28㎛로 모두 1.0㎛ 이하의 딤플 스펙 내에 포함되었다.
위 실험의 결과를 통해, 본 발명의 일 실시예에 따른 범프는 절연막에 복수의 오픈부를 구비함 으로써, 범프 전극의 딤플을 감소시키고 구동칩과의 본딩 신뢰성을 향상시켜 표시 불량을 개선할 수 있는 이점이 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
200 : 범프 210 : 기판
220 : 패드 230 : 절연막
240 : 오픈부 250 : 제1 금속층
260 : 제2 금속층 270 : 범프 전극
280 : 딤플

Claims (10)

  1. 기판;
    상기 기판 상에 위치하는 패드;
    상기 패드 상에 위치하며, 상기 패드를 노출하는 복수의 오픈부를 포함하는 절연막;
    상기 절연막 상에 위치하며 상기 패드에 컨택하는 제1 금속층;
    상기 제1 금속층 상에 위치하는 제2 금속층; 및
    상기 제2 금속층 상에 위치하는 범프 전극을 포함하고,
    상기 복수의 오픈부들 중 적어도 하나는 폭이 5㎛ 이상이고 길이가 10㎛ 이상으로 이루어지고,
    상기 복수의 오픈부들의 피치는 4㎛ 이상이고,
    상기 절연막과 상기 범프 전극이 컨택하는 본딩 면적은 1500㎛2 이상이며, 상기 복수의 오픈부들의 면적은 상기 본딩 면적의 15% 이상이고,
    상기 절연막의 전단 강도(a shear strength)는 상기 복수의 오픈부의 폭, 길이, 피치 및 면적에 의해 7.8mgf/㎛2 이상으로 유지되는 표시장치 어레이 기판.
  2. 제1 항에 있어서,
    상기 범프전극은 복수의 딤플을 포함하는 표시장치 어레이 기판.
  3. 제1 항에 있어서,
    상기 복수의 오픈부 중 적어도 어느 하나의 오픈부는 길이보다 폭이 좁은 표시장치 어레이 기판.
  4. 제1 항에 있어서,
    상기 복수의 오픈부 사이의 피치는 하나의 오픈부의 폭보다 좁은 표시장치 어레이 기판.
  5. 제1 항에 있어서,
    상기 복수의 오픈부들은 복수의 라인 또는 도트 형상으로 이루어지는 표시장치 어레이 기판.
  6. 화상을 표시하는 표시영역과 비표시영역을 포함하는 기판; 및
    상기 비표시영역에 위치하며, 복수의 범프를 포함하는 COG부를 포함하며,
    상기 복수의 범프는,
    상기 기판 상에 위치하는 패드;
    상기 패드 상에 위치하며, 상기 패드를 노출하는 복수의 오픈부를 포함하는 절연막;
    상기 절연막 상에 위치하며 상기 패드에 컨택하는 제1 금속층;
    상기 제1 금속층 상에 위치하는 제2 금속층; 및
    상기 제2 금속층 상에 위치하는 범프 전극을 포함하고,
    상기 복수의 오픈부들 중 적어도 하나는 폭이 5㎛ 이상이고 길이가 10㎛ 이상으로 이루어지고,
    상기 복수의 오픈부들의 피치는 4㎛ 이상이고,
    상기 절연막과 상기 범프 전극이 컨택하는 본딩 면적은 1500㎛2 이상이며, 상기 복수의 오픈부들의 면적은 상기 본딩 면적의 15% 이상이고,
    상기 절연막의 전단 강도(a shear strength)는 상기 복수의 오픈부의 폭(W), 길이(L), 피치(P) 및 면적에 의해 7.8mgf/㎛2 이상으로 유지되는 표시장치.
  7. 제6 항에 있어서,
    상기 범프전극은 복수의 딤플을 포함하는 표시장치.
  8. 제6 항에 있어서,
    상기 복수의 오픈부 중 적어도 어느 하나의 오픈부는 길이보다 폭이 좁은 표시장치.
  9. 제6 항에 있어서,
    상기 복수의 오픈부 사이의 피치는 하나의 오픈부의 폭보다 좁은 표시장치.
  10. 제6 항에 있어서,
    상기 복수의 오픈부들은 복수의 라인 또는 도트 형상으로 이루어지는 표시장치.
KR1020140188871A 2014-12-24 2014-12-24 표시장치 어레이 기판 및 표시장치 KR102248876B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140188871A KR102248876B1 (ko) 2014-12-24 2014-12-24 표시장치 어레이 기판 및 표시장치
CN201510568464.7A CN105739198A (zh) 2014-12-24 2015-09-09 用于显示装置的阵列基板及显示装置
US14/968,534 US9721914B2 (en) 2014-12-24 2015-12-14 Display device and array substrate for display device
EP15200810.8A EP3037875B1 (en) 2014-12-24 2015-12-17 Array substrate for display device and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140188871A KR102248876B1 (ko) 2014-12-24 2014-12-24 표시장치 어레이 기판 및 표시장치

Publications (2)

Publication Number Publication Date
KR20160078747A KR20160078747A (ko) 2016-07-05
KR102248876B1 true KR102248876B1 (ko) 2021-05-07

Family

ID=55068782

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140188871A KR102248876B1 (ko) 2014-12-24 2014-12-24 표시장치 어레이 기판 및 표시장치

Country Status (4)

Country Link
US (1) US9721914B2 (ko)
EP (1) EP3037875B1 (ko)
KR (1) KR102248876B1 (ko)
CN (1) CN105739198A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106684096B (zh) * 2016-12-30 2019-11-05 武汉华星光电技术有限公司 一种阵列基板
KR102464252B1 (ko) 2018-03-06 2022-11-08 삼성디스플레이 주식회사 터치 센서
CN109065507B (zh) * 2018-08-09 2020-08-04 武汉华星光电半导体显示技术有限公司 显示面板
CN109725447B (zh) * 2019-02-22 2023-11-28 武汉华星光电技术有限公司 阵列基板、显示面板及显示装置
KR102628847B1 (ko) 2019-06-12 2024-01-25 삼성디스플레이 주식회사 디스플레이 장치
KR20210036437A (ko) * 2019-09-25 2021-04-05 삼성디스플레이 주식회사 표시장치 및 이의 제조 방법
WO2021147038A1 (zh) * 2020-01-22 2021-07-29 京东方科技集团股份有限公司 显示面板及显示装置
CN114220904B (zh) * 2021-12-12 2023-09-26 武汉华星光电半导体显示技术有限公司 显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020121703A1 (en) 2001-03-01 2002-09-05 Kabushi Kaisha Toshiba Semiconductor device and manufacturing method of semiconductor device
JP2003197673A (ja) 2001-12-26 2003-07-11 Hitachi Ltd 半導体装置およびその製造方法
US20030153160A1 (en) 1999-09-03 2003-08-14 James Richard D. Ball grid array package for enhanced stress tolerance

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2951882B2 (ja) * 1996-03-06 1999-09-20 松下電器産業株式会社 半導体装置の製造方法及びこれを用いて製造した半導体装置
JPH10209210A (ja) * 1997-01-20 1998-08-07 Sharp Corp 半導体装置及びその製造方法並びにその検査方法
JPH1131698A (ja) * 1997-07-14 1999-02-02 Texas Instr Japan Ltd 半導体装置、その製造方法及び実装構造
JP2000124263A (ja) * 1998-10-16 2000-04-28 Fuji Electric Co Ltd 半導体集積装置
JP3700563B2 (ja) * 2000-09-04 2005-09-28 セイコーエプソン株式会社 バンプの形成方法及び半導体装置の製造方法
KR100456151B1 (ko) * 2002-04-17 2004-11-09 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP2004327920A (ja) * 2003-04-28 2004-11-18 Sharp Corp 半導体装置の製造方法、フレキシブル基板及び半導体装置
WO2005081064A1 (ja) * 2004-02-20 2005-09-01 Jsr Corporation バンプ形成用二層積層膜、およびバンプ形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030153160A1 (en) 1999-09-03 2003-08-14 James Richard D. Ball grid array package for enhanced stress tolerance
US20020121703A1 (en) 2001-03-01 2002-09-05 Kabushi Kaisha Toshiba Semiconductor device and manufacturing method of semiconductor device
JP2003197673A (ja) 2001-12-26 2003-07-11 Hitachi Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US9721914B2 (en) 2017-08-01
US20160190081A1 (en) 2016-06-30
EP3037875A1 (en) 2016-06-29
EP3037875B1 (en) 2019-04-24
CN105739198A (zh) 2016-07-06
KR20160078747A (ko) 2016-07-05

Similar Documents

Publication Publication Date Title
KR102248876B1 (ko) 표시장치 어레이 기판 및 표시장치
KR102547266B1 (ko) 액정 표시장치
KR102514716B1 (ko) 박막 트랜지스터 기판, 이를 포함하는 표시 장치, 및 박막 트랜지스터 기판의 제조 방법
JP5165169B2 (ja) 液晶表示装置
KR20100025367A (ko) 표시기판, 이를 갖는 액정표시패널 및 이 액정표시패널의 제조 방법
US9395586B2 (en) Liquid crystal display device
KR102140042B1 (ko) 표시장치 어레이 기판
TWI506350B (zh) 陣列基板以及包含該陣列基板之液晶顯示裝置
CN103676333A (zh) 滤色器基板和包括该滤色器基板的液晶显示装置
JP2010139555A (ja) 液晶パネルおよび液晶表示装置
CN103176314A (zh) 液晶显示装置
JP2005309239A (ja) 液晶表示装置
US8355087B2 (en) Pixel array substrate, conductive structure and display panel
JP2009042292A (ja) 液晶表示装置
KR20080065373A (ko) 액정 표시 패널
KR101146490B1 (ko) 횡전계 방식 액정 표시 장치용 어레이 기판 및 그 제조 방법
JP2017076010A (ja) 表示装置
US20060285056A1 (en) Wide viewing angle liquid crystal display and the method for achieving wide viewing angle effect
KR101681923B1 (ko) 액정표시장치 및 그의 제조방법
KR20090050865A (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR20080028035A (ko) 표시 기판 및 이의 제조 방법
KR101537413B1 (ko) 액정표시장치
JP2017076009A (ja) 表示装置
KR20130065377A (ko) 액정표시장치 및 그 제조방법
US20110063551A1 (en) Liquid crystal display device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant