KR20210036437A - 표시장치 및 이의 제조 방법 - Google Patents

표시장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20210036437A
KR20210036437A KR1020190118039A KR20190118039A KR20210036437A KR 20210036437 A KR20210036437 A KR 20210036437A KR 1020190118039 A KR1020190118039 A KR 1020190118039A KR 20190118039 A KR20190118039 A KR 20190118039A KR 20210036437 A KR20210036437 A KR 20210036437A
Authority
KR
South Korea
Prior art keywords
signal pad
bump
signal
pad
disposed
Prior art date
Application number
KR1020190118039A
Other languages
English (en)
Inventor
조정연
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190118039A priority Critical patent/KR20210036437A/ko
Priority to PCT/KR2020/009316 priority patent/WO2021060683A1/ko
Priority to CN202080068513.XA priority patent/CN114450801A/zh
Priority to US17/436,331 priority patent/US20220216177A1/en
Publication of KR20210036437A publication Critical patent/KR20210036437A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L27/3276—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H01L51/5203—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/88—Terminals, e.g. bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05562—On the entire exposed surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/13027—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the bump connector being offset with respect to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16112—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H01L2224/3013—Square or rectangular array
    • H01L2224/30131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32105—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3301—Structure
    • H01L2224/3303—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/33104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/33106—Disposition relative to the bonding areas, e.g. bond pads the layer connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3351—Function
    • H01L2224/33515—Layer connectors having different functions
    • H01L2224/33517—Layer connectors having different functions including layer connectors providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시장치는, 표시 영역 및 상기 표시 영역에 인접한 비표시 영역이 정의된 표시기판, 상기 비표시 영역에 중첩하고, 제1 신호 패드부 및 상기 제1 신호 패드부와 일 방향에서 마주하며 평면상에서 이격된 제2 신호 패드부를 포함하는 신호 패드부, 상기 신호 패드부를 커버하며 상기 표시기판 상에 배치된 절연층, 상기 절연층 상에 배치되고, 상기 제1 신호 패드부에 중첩한 제1 연결 패드부 및 상기 제1 연결 패드부에 전기적으로 연결되고 상기 절연층에 정의된 컨택홀을 통해 상기 제2 신호 패드부에 전기적으로 접촉하는 제2 연결 패드부를 포함하는 연결 패드부, 상기 제1 연결 패드부에 전기적으로 접촉하는 범프를 포함한 전자 부품을 포함하고, 상기 제1 신호 패드부는 평면상에서 서로 이격된 복수 개의 신호 패드 부분들을 포함한다.

Description

표시장치 및 이의 제조 방법{DISPLAY DEVICE AND METHOD FOR MANUFACTURING TEHREOF}
본 발명은 표시장치에 관한 것으로, 보다 상세하게는 표시장치 및 이의 제조 방법에 관한 것이다.
텔레비전, 휴대 전화, 태블릿 컴퓨터, 네비게이션, 게임기 등과 같은 멀티 미디어 장치에 사용되는 다양한 표시장치들이 개발되고 있다.
표시장치는 영상을 표시하는 표시패널을 포함한다. 표시패널은, 복수 개의 게이트 라인들, 복수 개의 데이터라인들, 복수 개의 게이트 라인들과 복수 개의 데이터라인들에 연결된 복수 개의 화소들을 포함한다. 표시장치는 게이트 라인들 또는 데이터라인들에 영상 표시에 필요한 전기적 신호를 제공하는 전자 부품을 포함할 수 있다.
한편, 전자 부품은 이방성 도전 필름(Anisotropic conductive film) 또는 초음파(Ultrasonography) 본딩을 이용하여 표시패널에 전기적으로 연결될 수 있다. 이 중, 초음파 본딩을 이용한 표시패널과 전자 부품 간의 연결 방식은 이방성 도전 필름에 비해 전도성을 더욱 높여주며 공정 과정이 단순해질 수 있다.
본 발명의 목적은 전자 부품과 표시패널 간의 접속 신뢰성을 향상시킬 수 있는 표시장치 및 이의 제조 방법을 제공하는 데 있다.
본 발명의 목적을 달성하기 위한 일 실시 예에 따른 표시장치는, 표시 영역 및 상기 표시 영역에 인접한 비표시 영역이 정의된 표시기판, 상기 비표시 영역에 중첩하고, 제1 신호 패드부 및 상기 제1 신호 패드부와 일 방향에서 마주하며 평면상에서 이격된 제2 신호 패드부를 포함하는 신호 패드부, 상기 신호 패드부를 커버하며 상기 표시기판 상에 배치된 절연층, 상기 절연층 상에 배치되고, 상기 제1 신호 패드부에 중첩한 제1 연결 패드부 및 상기 제1 연결 패드부에 전기적으로 연결되고 상기 절연층에 정의된 컨택홀을 통해 상기 제2 신호 패드부에 전기적으로 접촉하는 제2 연결 패드부를 포함하는 연결 패드부, 상기 제1 연결 패드부에 전기적으로 접촉하는 범프를 포함한 전자 부품을 포함하고, 상기 제1 신호 패드부는 평면상에서 서로 이격된 복수 개의 신호 패드 부분들을 포함한다.
본 발명의 실시 예에 따르면, 상기 전자 부품 및 상기 연결 패드부 사이에 배치된 충진제를 더 포함한다.
본 발명의 실시 예에 따르면, 상기 제1 연결 패드부는 상기 일 방향을 따라 교번적으로 반복하여 배치된 제1 부분 및 제2 부분을 포함하고, 상기 제1 부분은 상기 범프에 접촉하고, 상기 제2 부분은 상기 범프에 비접촉한다.
본 발명의 실시 예에 따르면, 상기 제1 연결 패드부의 상기 제1 부분들은 상기 신호 패드 부분들에 각각 중첩하고, 상기 제1 연결 패드부의 상기 제2 부분들은 상기 제1 신호 패드부에 비중첩하는 것을 특징으로 한다.
본 발명의 실시 예에 따르면, 상기 충진제는 상기 제1 부분, 상기 제2 부분 및 상기 범프에 의해 정의된 내부 공간에 배치되고, 기 내부 공간은, 상기 범프와 비중첩하는 상기 전자 부품 및 상기 제1 연결 패드부 사이의 공간과 연결된다.
본 발명의 실시 예에 따르면, 상기 충진제는 상기 절연층에 중첩한다.
본 발명의 실시 예에 따르면, 상기 신호 패드 부분들 각각은 상기 일 방향으로 나열되고 상기 일 방향과 수직한 다른 방향으로 연장된다.
본 발명의 실시 예에 따르면, 상기 신호 패드 부분들 중 어느 하나만 상기 일 방향에서 상기 제2 신호 패드부와 직접적으로 마주한다.
본 발명의 실시 예에 따르면, 상기 신호 패드부는, 상기 신호 패드 부분들 및 상기 제2 신호 패드부와 전기적으로 연결된 제3 신호 패드부를 더 포함하고, 상기 제3 신호 패드부는 상기 신호 패드 부분들 사이에 배치된 제1 서브 패드 부분들 및 상기 신호 패드 부분들 중 어느 하나와 상기 제2 신호 패드부를 연결하는 제2 브 패드 부분을 포함하고, 기 제1 신호 패드부 및 상기 제3 신호 패드부는 일체 형상으로 제공된다.
본 발명의 실시 예에 따르면, 상기 신호 패드 부분들 각각은 상기 일 방향으로 연장되고 상기 일 방향과 수직한 다른 방향으로 나열된다.
본 발명의 실시 예에 따르면, 상기 신호 패드 부분들 각각은 상기 일 방향에서 상기 제2 신호 패드부와 마주한다.
본 발명의 실시 예에 따르면, 상기 제1 신호 패드부 및 상기 제2 신호 패드부는 전기적으로 서로 절연되는 것을 특징으로 한다.
본 발명의 실시 예에 따르면, 상기 절연층은 복수 개의 서브 절연층들을 포함하고, 상기 컨택홀은 상기 서브 절연층들을 관통하며, 상기 컨택홀을 통해 상기 제2 연결 패드부는 상기 제2 신호 패드부에 전기적으로 접촉한다.
본 발명의 실시 예에 따르면, 상기 평면상에서 상기 컨택홀은 상기 제1 연결 패드부에 비중첩한다.
본 발명의 실시 예에 따르면, 상기 범프는 상기 제1 연결 패드부에 중첩한 제1 범프 부분 및 상기 제1 연결 패드부에 비중첩한 제2 범프 부분을 포함하고, 상기 제2 범프 부분은 상기 절연층의 일 부분과 접촉한다.
본 발명의 실시 예에 따르면, 상기 제2 범프 부분의 평면상 면적은 상기 범프의 평면상 전체 면적의 10% 내지 50%인 것을 특징으로 한다.
본 발명의 목적을 달성하기 위한 다른 실시 예에 따른 표시장치의 제조 방법은, 제1 패드부 및 제2 패드부를 포함하는 패드부가 배치된 표시기판, 상기 패드부의 상기 제1 패드부와 마주하는 범프를 포함한 전자 부품, 및 상기 패드부와 상기 전자 부품 사이에 충진제를 제공하는 단계, 상기 충진제에 열을 가함과 동시에 상기 전자 부품에 압력을 가함으로써, 상기 범프를 상기 제1 패드부에 접촉시키는 단계, 상기 범프와 상기 제1 패드부에 초음파 진동을 가하는 단계를 포함하고, 상기 제1 패드부는 일 방향을 따라 교번적으로 반복하여 배치된 제1 부분 및 제2 부분을 포함하고, 상기 제1 부분은 상기 범프와 접촉하고, 상기 제2 부분은 상기 범프와 비접촉한다.
본 발명의 실시 예에 따르면, 상기 열을 통해 상기 충진제의 온도가 제1 기준점에서 제2 기준점으로 상승하는 제1 구간 동안 상기 충진제의 점도는 감소하고, 상기 충진제의 상기 온도가 상기 제2 기준점 이상으로 상승하는 제2 구간 동안 상기 충진제는 경화되는 것을 특징으로 한다.
본 발명의 실시 예에 따르면, 상기 제1 구간 동안, 상기 범프가 상기 제1 부분에 접촉되는 것을 특징으로 한다.
본 발명의 실시 예에 따르면, 상기 범프가 상기 제1 부분에 접촉됨에 따라 상기 범프 및 상기 제1 부분 사이의 상기 충진제가 상기 제2 부분 및 상기 범프 사이의 내부 공간으로 이동되고, 상기 제1 구간 동안, 상기 내부 공간에 배치된 상기 충진제는 상기 범프와 비중첩하는 외부 공간으로 이동되는 것을 특징으로 한다.
본 발명의 실시 예에 따르면, 기 초음파 진동을 가하는 단계는, 상기 제1 구간의 적어도 일 구간 동안 진행되는 것을 특징으로 한다.
본 발명의 실시 예에 따르면, 상기 패드부는, 상기 표시기판 상에 배치되며, 제1 신호 패드부 및 상기 제1 신호 패드부와 일 방향에서 마주하며 평면상에서 이격된 제2 신호 패드부를 포함한 신호 패드부, 상기 신호 패드부를 커버하며 상기 표시기판 상에 배치된 절연층 상에 배치된 연결 패드부를 포함하고, 상기 연결 패드부는, 상기 제1 패드부에 대응하며 상기 제1 신호 패드부에 중첩한 제1 연결 패드부 및 상기 제2 패드부에 대응하고 상기 절연층에 정의된 컨택홀을 통해 상기 제2 신호 패드부에 전기적으로 접촉하는 제2 연결 패드부를 포함한다.
본 발명의 실시 예에 따르면, 전자 부품의 범프와 기판의 연결 패드부는 초음파 본딩 방식을 통해 전기적으로 접촉될 수 있다. 그 결과, 범프와 연결 패드부 간의 전기적 접속 특성이 향상될 수 있다.
또한, 본 발명에 따르면, 범프와 연결 패드부 간의 초음파 본딩 공정을 진행함과 동시에, 범프와 연결 패드부 사이에 배치된 충진제의 경화를 진행할 수 있다. 그 결과, 표시장치의 전반적인 공정 시간이 줄어들 수 있다.
도 1a는 본 발명의 실시 예에 따른 표시장치의 사시도이다.
도 1b는 본 발명의 실시 예에 따른 표시장치의 분해 사시도이다.
도 2는 본 발명의 실시 예에 따른 표시모듈의 단면도이다.
도 3은 본 발명의 실시 예에 따른 표시패널의 평면도이다.
도 4a는 도 3에 도시된 일 예에 따른 화소의 등가 회로도이다.
도 4b는 본 발명의 실시 예에 따른 표시패널의 확대된 단면도이다.
도 5는 본 발명의 일 실시 예에 따른 도 3에 도시된 AA 영역을 확대한 확대도이다.
도 6a는 도 5에 도시된 I-I'를 따라 절단한 단면도이다.
도 6b는 도 5에 도시된 II-II'를 따라 절단한 단면도이다.
도 7은 본 발명의 실시 예에 따른 표시장치의 분해 사시도이다.
도 8은 본 발명의 실시 예에 따른 전자 부품의 평면도이다.
도 9a는 도 8에 도시된 III-III'를 따라 절단한 단면도이다.
도 9b는 도 8에 도시된 IV-IV'를 따라 절단한 단면도이다.
도 10a는 본 발명의 다른 실시 예에 따른 패드부의 평면도이다.
도 10b는 본 발명의 다른 실시 예에 따른 패드부의 평면도이다.
도 11은 본 발명의 다른 실시 예에 따른 표시장치의 단면도이다.
도 12는 본 발명의 실시 예에 따른 표시장치의 제조 방법을 보여주는 도면이다.
도 13은 충진제의 특성을 보여주는 그래프이다.
도 14a는 본 발명의 실시 예에 따른 표시장치의 제조 방법을 보여주는 단면도이다.
도 14b는 본 발명의 실시 예에 따른 표시장치의 분해 사시도이다.
도 14c는 본 발명의 실시 예에 따른 표시장치의 사시도이다.
도 14d는 본 발명의 실시 예에 따른 표시장치의 제조 방법을 보여주는 단면도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결 된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
“및/또는”은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의됩니다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1a는 본 발명의 실시 예에 따른 표시장치의 사시도이다. 도 1b는 본 발명의 실시 예에 따른 표시장치의 분해 사시도이다. 도 2는 본 발명의 실시 예에 따른 표시모듈의 단면도이다.
본 명세서에서, 핸드폰 단말기에 적용될 수 있는 표시장치(DD)를 예시적으로 도시하였다. 도시하지 않았으나, 메인보드에 실장된 전자모듈들, 카메라 모듈, 전원모듈 등이 표시장치(DD)과 함께 브라켓/케이스 등에 배치됨으로써 핸드폰 단말기를 구성할 수 있다. 본 발명에 따른 표시장치(DD)는 텔레비전, 모니터 등과 같은 대형 전자장치를 비롯하여, 테블릿, 자동차 네비게이션, 게임기, 스마트 와치 등과 같은 중소형 전자장치 등에 적용될 수 있다.
도 1a를 참조하면, 표시장치(DD)는 표시면(DD-IS)을 통해 이미지(IM)를 표시할 수 있다. 도 1a를 통해 이미지(IM)의 일 예로 아이콘 이미지들이 도시되었다. 표시면(DD-IS)은 제1 방향(DR1) 및 제2 방향(DR2)이 정의하는 면과 평행한다. 표시면(DD-IS)의 법선 방향, 즉 표시장치(DD)의 두께 방향은 제3 방향(DR3)이 지시한다. 본 명세서 내에서 “평면상에서 보았을 때 또는 평면상에서”의 의미는 제3 방향(DR3)에서 바라보는 경우를 의미할 수 있다. 이하에서 설명되는 각 층들 또는 유닛들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)에 의해 구분된다. 그러나, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향, 예를 들어 반대 반향으로 변환될 수 있다.
또한, 표시면(DD-IS)은 이미지(IM)가 표시되는 표시 영역(DD-DA) 및 표시 영역(DD-DA)에 인접한 비표시 영역(DD-NDA)을 포함한다. 비표시 영역(DD-NDA)은 이미지가 표시되지 않는 영역이다. 다만, 이에 한정되지 않으며, 비표시 영역(DD-NDA)은 표시 영역(DD-DA)의 어느 일 측에 인접하거나 생략될 수 있다.
도 1b를 참조하면, 표시장치(DD)는 윈도우(WM), 표시모듈(DM), 전자 부품(DC), 및 수납부재(BC)를 포함할 수 있다. 수납 부재(BC)는 표시모듈(DM)을 수용하며, 윈도우(WM)와 결합될 수 있다.
윈도우(WM)는 표시모듈(DM) 상부에 배치되고, 표시모듈(DM)로부터 제공되는 영상을 외부로 투과시킬 수 있다. 윈도우(WM)는 투과 영역(TA) 및 비투과 영역(NTA)을 포함한다. 투과 영역(TA)은 표시 영역(DD-DA)에 중첩하며, 표시 영역(DD-DA)에 대응하는 형상을 가질 수 있다. 표시장치(DD)의 표시 영역(DD-DA)에 표시되는 이미지(IM)는 윈도우(WM)의 투과 영역(TA)을 통해 외부에서 시인될 수 있다.
비투과 영역(NTA)은 비표시 영역(DD-NDA)에 중첩하며, 비표시 영역(DD-NDA)에 대응하는 형상을 가질 수 있다. 비투과 영역(NTA)은 투과 영역(TA)에 비해 상대적으로 광 투과율이 낮은 영역일 수 있다. 그러나, 본 발명의 기술적 사상은 이에 한정되지 않으며, 비투과 영역(NTA)은 생략될 수도 있다.
윈도우(WM)는 유리, 사파이어, 또는 플라스틱 등으로 구성될 수 있다. 또한, 윈도우(WM)가 단일층으로 도시되었지만, 윈도우(WM)는 복수 개의 층들을 포함할 수 있다. 윈도우(WM)는 베이스 층 및 비투과 영역(NTA)에 중첩하며 베이스 층 배면에 배치된 적어도 하나의 인쇄층을 포함할 수 있다. 인쇄층은 소정의 컬러를 가질 수 있다. 일 예로, 인쇄층은 블랙 색상으로 제공되거나, 블랙 색상 외의 다른 컬러로 제공될 수 있다.
표시모듈(DM)은 윈도우(WM) 및 수납부재(BC) 사이에 배치된다. 표시모듈(DM)은 표시패널(DP) 및 입력 감지층(ISU)를 포함한다. 표시패널(DP)은 영상을 생성하며, 생성된 영상을 윈도우(WM)로 전달할 수 있다.
본 발명의 실시 예에 따르면, 표시패널(DP)은 발광형 표시패널일 수 있고, 특별히 그 종류가 제한되지 않는다. 예컨대, 표시패널(DP)은 유기발광 표시패널 또는 퀀텀닷 발광 표시패널일 수 있다. 유기발광 표시패널의 발광층은 유기발광물질을 포함할 수 있다. 퀀텀닷 발광 표시패널의 발광층은 퀀텀닷, 및 퀀텀로드 등을 포함할 수 있다. 이하, 표시패널(DP)은 유기발광 표시패널로 설명된다.
이하에서, 본 발명의 표시패널(DP)은 유기발광 표시패널인 것으로 설명된다. 그러나, 본 발명의 기술적 사상은 이에 한정되지 않으며, 실시 예에 따라 다양한 표시패널이 본 발명에 적용될 수 있다.
도 2를 참조하면, 표시패널(DP)은 기판(SUB), 기판(SUB) 상에 배치된 회로 소자층(DP-CL), 표시 소자층(DP-OLED), 및 절연층(TFL)을 포함한다.
표시패널(DP)은 표시 영역(DP-DA) 및 비표시 영역(DP-NDA)을 포함한다. 표시패널(DP)의 표시 영역(DP-DA)은 도 1a에 도시된 표시 영역(DD-DA) 또는 도 1b에 도시된 투과 영역(TA)에 대응하며, 비표시 영역(DP-NDA)은 도 1a에 도시된 비표시 영역(DD-NDA) 또는 도 1b에 도시된 비투과 영역(NTA)에 대응한다.
기판(SUB)은 적어도 하나의 플라스틱 필름을 포함할 수 있다. 기판(SUB)은 플렉서블한 기판으로 플라스틱 기판, 유리 기판, 메탈 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다.
회로 소자층(DP-CL)은 적어도 하나의 중간 절연층과 회로 소자를 포함한다. 중간 절연층은 적어도 하나의 중간 무기막과 적어도 하나의 중간 유기막을 포함한다. 상기 회로 소자는 신호 라인들, 화소의 구동 회로 등을 포함한다.
표시 소자층(DP-OLED)은 복수 개의 유기발광 다이오드들을 포함한다. 표시 소자층(DP-OLED)은 화소 정의막과 같은 유기막을 더 포함할 수 있다. 다른 실시 예에 따르면, 표시패널이 액정 표시패널로 제공될 경우, 표시 소자층은 액정층으로 제공될 수 있다.
절연층(TFL)은 표시 소자층(DP-OLED)을 밀봉한다. 일 예로, 절연층(TFL)은 박막 봉지층일 수 있다. 절연층(TFL)은 수분, 산소, 및 먼지 입자와 같은 이물질로부터 표시 소자층(DP-OLED)을 보호한다. 다만, 이제 한정되지 않으며, 절연층(TFL)을 대신하여 봉지기판이 제공될 수 있다. 이 경우, 봉지기판은 기판(SUB)과 대향하며, 봉지기판 및 기판 사이에 회로 소자층(DP-CL) 및 표시 소자층(DP-OLED)이 배치될 수 있다.
입력 감지층(ISU)은 윈도우(WM)와 표시패널(DP) 사이에 배치될 수 있다. 입력 감지층(ISU)은 외부에서 인가되는 입력을 감지한다. 외부에서 인가되는 입력은 다양한 형태로 제공될 수 있다. 예를 들어, 외부 입력은 사용자 신체의 일부, 스타일러스 펜, 광, 열, 또는 압력 등 다양한 형태의 외부 입력들을 포함한다. 또한, 사용자의 손 등 신체의 일부가 접촉하는 입력은 물론, 근접하거나 인접하는 공간 터치(예를 들어, 호버링)도 입력의 일 형태일 수 있다.
입력 감지층(ISU)은 표시패널(DP) 상에 직접 배치될 수 있다. 본 명세서에서 "A 구성이 B 구성 상에 직접 배치된다"는 것은 A 구성과 B 구성 사이에 접착층이 배치되지 않는 것을 의미한다. 본 실시예에서 입력 감지층(ISU)은 표시패널(DP)과 연속공정에 의해 제조될 수 있다. 그러나, 본 발명의 기술적 사상은 이에 한정되지 않으며, 입력 감지층(ISU)은 개별 패널로 제공되어, 접착층을 통해 표시패널(DP)과 결합될 수 있다. 다른 예로, 입력 감지층(ISU)은 생략될 수 있다.
다시 도 1b를 참조하면, 전자 부품(DC)은 비표시 영역(DP-NDA)에 중첩하며 표시패널(DP) 상에 배치될 수 있다. 본 발명에 따르면, 전자 부품(DC)은 표시패널(DP)에 구동 신호를 전달하는 구동칩일 수 있다. 예컨대, 전자 부품(DC)은 외부로부터 전달된 제어 신호에 기반하여 표시패널(DP)의 동작에 필요한 구동 신호를 생성할 수 있다. 전자 부품(DC)은 생성된 구동 신호를 표시패널(DP)의 회로 소자층(DP-CL)에 전달할 수 있다.
본 발명의 실시 예에 따르면, 전자 부품(DC)은 초음파 본딩 방식을 통해 표시패널(DP)과 전기적으로 연결될 수 있다. 예컨대, 전자 부품(DC)에 포함된 범프와 표시패널(DP)에 포함된 패드부가 초음파 본딩 방식을 통해 서로 접촉될 수 있다.
도 3은 본 발명의 실시 예에 따른 표시패널의 평면도이다. 도 4a는 도 3에 도시된 일 예에 따른 화소의 등가 회로도이다. 도 4b는 본 발명의 실시 예에 따른 표시패널의 확대된 단면도이다.
도 3을 참조하면, 표시패널(DP)은 구동회로(GDC), 복수 개의 신호라인들(SGL), 복수 개의 패드들(DP-PD), 복수 개의 제1 연결 패드들(DPS-PD) 및 복수 개의 화소들(PX, 이하 화소들)을 포함할 수 있다. 화소들(PX)은 표시 영역(DP-DA)에 배치된다. 화소들(PX) 각각은 유기발광 다이오드와 그에 연결된 화소 구동회로를 포함한다. 구동회로(GDC), 신호라인들(SGL), 패드들(DP-PD), 제1 연결 패드들(DPS-PD), 및 화소 구동회로는 도 2에 도시된 회로 소자층(DP-CL)에 포함될 수 있다.
구동회로(GDC)는 복수 개의 게이트 라인들(GL)에 게이트 신호들을 순차적으로 출력한다.　구동회로(GDC)는 화소들(PX)에 또 다른 제어 신호를 더 출력할 수 있다. 구동회로(GDC)는 화소들(PX)의 구동회로와 동일한 공정, 예컨대 LTPS(Low Temperature Polycrystalline Silicon) 공정 또는 LTPO(Low Temperature Polycrystalline Oxide) 공정을 통해 형성된 복수 개의 박막 트랜지스터들을 포함할 수 있다.
신호 라인들(SGL)은 게이트 라인들(GL), 데이터 라인들(DL), 전원 라인(PL), 및 제어신호라인(CSL)을 포함한다. 게이트 라인들(GL)은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결되고, 데이터 라인들(DL)은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결된다. 전원 라인(PL)은 화소들(PX)에 연결된다. 제어신호라인(CSL)은 구동회로(GDC)에 제어신호들을 제공할 수 있다.
신호 라인들(SGL)은 표시 영역(DP-DA) 및 비표시 영역(DP-NDA)에 중첩한다. 신호 라인들(SGL) 각각은 패드부 및 라인부를 포함할 수 있다. 라인부는 표시 영역(DP-DA) 및 비표시 영역(DP-NDA)에 중첩한다. 패드부는 라인부의 말단에 연결된다. 패드부는 비표시 영역(DP-NDA)에 배치되고, 패드들(DP-PD) 중 대응하는 신호 패드에 중첩한다.
이하, 본 명세서에서, 비표시 영역(DP-NDA) 중 패드들(DP-PD)이 배치된 영역은 칩 영역(NDA-DC)으로 정의되고, 제1 연결 패드들(DPS-PD)이 배치된 영역은 제1 패드 영역(NDA-PC)으로 정의될 수 있다.
본 발명의 실시 예에 따르면, 칩 영역(NDA-DC) 상에 도 1b에 도시된 전자 부품(DC)이 실장될 수 있다. 패드들(DP-PD)은 전자 부품(DC)과 전기적으로 연결되어, 전자 부품(DC)으로부터 수신된 전기적 신호를 신호 라인들(SGL)에 전달한다.
자세하게, 패드들(DP-PD)은 제1 방향(DR1)을 따라 제1 행에 배열된 제1 패드들(DP-PD1) 및 제1 방향(DR1)을 따라 제2 행에 배열된 제2 패드들(DP-PD2)을 포함한다. 다만, 이에 한정되지 않으며, 패드들(DP-PD)은 제1 방향(DR1)을 따라 한 행에 배열될 수 있다.
제1 패드 영역(NDA-PC) 상에 회로기판(PCB)의 어느 일 부분이 배치될 수 있다. 제1 연결 패드들(DPS-PD)은 회로기판(PCB)과 전기적으로 연결되어, 회로기판(PCB)으로부터 수신된 전기적 신호를 패드들(DP-PD)에 전달한다. 회로기판(PCB)은 리지드하거나 플렉서블할 수 있다. 예를 들어, 회로기판(PCB)이 플렉서블할 경우, 플렉서블 인쇄회로기판(Flexible printed circuit board)으로 제공될 수 있다.
회로기판(PCB)은 표시패널(DP)의 동작을 제어하는 타이밍 제어회로를 포함할 수 있다. 타이밍 제어회로는 집적 칩의 형태로 회로기판(PCB)에 실장될 수 있다. 또한, 도시되지 않았지만, 회로기판(PCB)은 입력 감지층(ISU)을 제어하는 입력감지회로를 포함할 수 있다.
회로기판(PCB)은 표시패널(DP)과 전기적으로 연결되는 제2 연결 패드들(DPS-PDz)을 포함할 수 있다. 제2 연결 패드들(DPS-PDz)은 회로기판(PCB)에 정의된 제2 패드 영역에 배치될 수 있다. 제2 연결 패드들(DPS-PDz)은 제1 연결 패드들(DPS-PD)에 전기적으로 본딩된다. 일 예로, 제1 연결 패드들(DPS-PD) 및 제2 연결 패드들(DPS-PDz)은 이방성 도전 필름(Anisotropic Conductive Film)을 통해 서로 전기적으로 연결되거나, 초음파 본딩 방식을 통해 접촉될 수 있다.
도 4a를 참조하면, 표시 영역(DP-DA)은 화소들(PX)이 배치된 영역으로 정의될 수 있다. 화소들(PX) 각각은 유기발광 다이오드(OLED)와 그에 연결된 화소 구동회로를 포함한다.
자세하게, 화소(PX)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 커패시터(CP), 및 유기발광 다이오드(OLED)를 포함할 수 있다. 화소 구동회로는 스위칭 트랜지스터와 구동 트랜지스터를 포함하면 충분하지만, 도 4a에 도시된 실시 예에 제한되지 않는다. 한편, 도 4a에 도시된 바에 따르면, 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)가 P MOS 트랜지스터로 도시되었으나, 이에 한정되진 않으며 N MOS 트랜지스터로 제공될 수 있다.
제1 트랜지스터(T1)는 게이트 라인(GL) 및 데이터 라인(DL)에 연결된다. 유기발광 다이오드(OLED)는 전원 라인(PL)이 제공하는 제1 전원 전압(ELVDD) 및 제2 전원 전압(ELVSS)을 수신한다. 제1 전원 전압(ELVDD)은 제2 트랜지스터(T2)를 통해 유기발광 다이오드(OLED)의 제1 전극에 제공되고, 제2 전원 전압(ELVSS)은 유기발광 다이오드(OLED)의 제2 전극에 제공된다. 제2 전원 전압(ELVSS)은 제1 전원 전압(ELVDD)보다 낮은 전압일 수 있다.
도 4b를 참조하면, 표시패널(DP)은 복수 개의 절연층들 및 반도체 패턴, 도전 패턴, 신호 라인 등을 포함할 수 있다. 코팅, 증착 등의 방식으로 의해 절연층, 반도체층 및 도전층을 형성한다. 이후, 포토리소그래피의 방식으로 절연층, 반도체층 및 도전층을 선택적으로 패터닝할 수 있다. 이러한 방식으로 회로 소자층(DP-CL) 및 표시 소자층(DP-OLED)에 포함된 반도체 패턴, 도전 패턴, 신호 라인 등을 형성한다. 도 4b에 도시된 표시패널(DP)은 도 4a에 도시된 화소 구동회로가 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)에 비해 추가된 소자를 갖는 것으로 설명된다. 기판(SUB)은 회로 소자층(DP-CL) 및 표시 소자층(DP-OLED)을 지지하는 베이스기판일 수 있다. 본 명세서에서, 기판(SUB)은 표시기판으로도 설명될 수 있다.
자세하게, 기판(SUB)은 합성수지 필름을 포함할 수 있다. 합성수지층은 열 경화성 수지를 포함할 수 있다. 기판(SUB)은 다층구조를 가질 수 있다. 예컨대 기판(SUB)은 합성수지층, 접착층, 및 합성수지층의 3층 구조를 가질 수도 있다. 특히, 합성수지층은 폴리이미드계 수지층일 수 있고, 그 재료는 특별히 제한되지 않는다. 합성수지층은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다. 그밖에 베이스층은 유리 기판, 금속 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다.
기판(SUB)의 상면에 적어도 하나의 무기층을 형성한다. 무기층은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다. 무기층은 다층으로 형성될 수 있다. 다층의 무기층들은 배리어층 및/또는 버퍼층을 구성할 수 있다. 본 실시예에서 표시패널(DP)은 버퍼층(BFL)을 포함하는 것으로 도시되었다.
버퍼층(BFL)은 기판(SUB)과 반도체 패턴 사이의 결합력을 향상시킨다. 버퍼층(BFL)은 실리콘옥사이드층 및 실리콘나이트라이드층을 포함할 수 있다. 실리콘옥사이드층과 실리콘나이트라이드층은 교번하게 적층될 수 있다.
버퍼층(BFL) 상에 반도체 패턴이 배치된다. 반도체 패턴은 폴리실리콘을 포함할 수 있다. 그러나 이에 제한되지 않고, 반도체 패턴은 비정질실리콘 또는 금속 산화물을 포함할 수도 있다.
도 4b는 일부의 반도체 패턴을 도시한 것일 뿐이고, 평면상에서 화소(PX)의 다른 영역에 반도체 패턴이 더 배치될 수 있다. 반도체 패턴은 화소들(PX)에 걸쳐 특정한 규칙으로 배열될 수 있다. 반도체 패턴은 도핑 여부에 따라 전기적 성질이 다르다. 반도체 패턴은 도핑영역과 비-도핑영역을 포함할 수 있다. 도핑영역은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. P타입의 트랜지스터는 P형 도판트로 도핑된 도핑영역을 포함한다.
도핑영역은 전도성이 비-도핑영역보다 크고, 실질적으로 전극 또는 신호 라인의 역할을 갖는다. 비-도핑영역이 실질적으로 트랜지스터의 액티브(또는 채널)에 해당한다. 다시 말해, 반도체 패턴의 일부분은 트랜지스터의 액티브일수 있고, 다른 일부분은 트랜지스터의 소스 또는 드레인일 수 있고, 또 다른 일부분은 연결 전극 또는 연결 신호라인일 수 있다.
도 4b에 도시된 것과 같이, 제1 트랜지스터(T1)의 소스(S1), 액티브(A1), 드레인(D1)이 반도체 패턴으로부터 형성되고, 제2 트랜지스터(T2)의 소스(S2), 액티브(A2), 드레인(D2)이 반도체 패턴으로부터 형성된다. 소스(S1, S2) 및 드레인(D1, D2)은 단면 상에서 액티브(A1, A2)로부터 서로 반대 방향으로 연장된다. 도 4b에는 반도체 패턴으로부터 형성된 연결 신호 라인(SCL)의 일부분을 도시하였다. 별도로 도시하지 않았으나, 연결 신호 라인(SCL)은 평면상에서 제2 트랜지스터(T2)의 드레인(D2)에 연결될 수 있다.
버퍼층(BFL) 상에 제1 절연층(10)이 배치된다. 제1 절연층(10)은 복수 개의 화소들(PX)에 공통으로 중첩하며, 반도체 패턴을 커버한다. 제1 절연층(10)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(10)은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다. 본 실시예에서 제1 절연층(10)은 단층의 실리콘옥사이드층일 수 있다. 제1 절연층(10)뿐만 아니라 후술하는 회로 소자층(DP-CL)의 절연층은 무기층 및/또는 유기층일 있으며, 단층 또는 다층 구조를 가질 수 있다. 무기층은 상술한 물질 중 적어도 하나를 포함할 수 있다.
제1 절연층(10) 상에 게이트(G1, G2)가 배치된다. 게이트(G1, G2)는 금속패턴의 일부일 수 있다. 게이트(G1, G2)는 액티브(A1, A2)에 중첩한다. 반도체 패턴을 도핑하는 공정에서 게이트(G1, G2)는 마스크와 같다.
제1 절연층(10) 상에 게이트(G1, G2)를 커버하는 제2 절연층(20)이 배치된다. 제2 절연층(20)은 화소들(PX)에 공통으로 중첩한다. 제2 절연층(20)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 본 실시예에서 제2 절연층(20)은 단층의 실리콘옥사이드층일 수 있다.
제2 절연층(20) 상에 상부 전극(UE)이 배치될 수 있다. 상부 전극(UE)은 제2 트랜지스터(T2)의 게이트(G2)와 중첩할 수 있다. 상부 전극(UE)은 금속 패턴의 일부분일 수 있다. 게이트(G2)의 일부분과 그에 중첩하는 상부 전극(UE)은 커패시터(CP, 도4a 참조)를 정의할 수 있다.
제2 절연층(20) 상에 상부 전극(UE)을 커버하는 제3 절연층(30)이 배치된다. 본 실시 예에서 제3 절연층(30)은 단층의 실리콘옥사이드층일 수 있다. 제3 절연층(30) 상에 제1 연결 전극(CNE1)이 배치될 수 있다. 제1 연결 전극(CNE1)은 제1 내지 제3 절연층(10 내지 30)을 관통하는 컨택홀(CNT-1)을 통해 연결 신호 라인(SCL)에 접속될 수 있다.
제3 절연층(30) 상에 제1 연결 전극(CNE1)을 커버하는 제4 절연층(40)이 배치된다. 제4 절연층(40)은 단층의 실리콘옥사이드층일 수 있다. 제4 절연층(40) 상에 제5 절연층(50)이 배치된다. 제5 절연층(50)은 유기층일 수 있다. 제5 절연층(50) 상에 제2 연결 전극(CNE2)이 배치될 수 있다. 제2 연결 전극(CNE2)은 제4 절연층(40) 및 제5 절연층(50)을 관통하는 컨택홀(CNT-2)을 통해 제1 연결 전극(CNE1)에 접속될 수 있다.
제5 절연층(50) 상에 제2 연결 전극(CNE2)을 커버하는 제6 절연층(60)이 배치된다. 제6 절연층(60)은 유기층일 수 있다. 제6 절연층(60) 상에 제1 전극(AE)이 배치된다. 제1 전극(AE)은 제6 절연층(60)을 관통하는 컨택홀(CNT-3)을 통해 제2 연결 전극(CNE2)에 연결된다. 화소 정의막(PDL)에는 개구부(OP)가 정의된다. 화소 정의막(PDL)의 개구부(OP)는 제1 전극(AE)의 적어도 일부분을 노출시킨다.
도 4b에 도시된 것과 같이, 표시 영역(DP-DA)은 발광영역(PXA)과 발광영역(PXA)에 인접한 차광영역(NPXA)을 포함할 수 있다. 차광영역(NPXA)은 발광영역(PXA)을 에워쌀 수 있다. 본 실시예에서 발광영역(PXA)은 개구부(OP)에 의해 노출된 제1 전극(AE)의 일부 영역에 대응하게 정의되었다.
정공 제어층(HCL)은 발광영역(PXA)과 차광영역(NPXA)에 공통으로 배치될 수 있다. 정공 제어층(HCL)은 정공 수송층을 포함하고, 정공 주입층을 더 포함할 수 있다. 정공 제어층(HCL) 상에 발광층(EML)이 배치된다. 발광층(EML)은 개구부(OP)에 대응하는 영역에 배치될 수 있다. 즉, 발광층(EML)은 화소들 각각에 분리되어 형성될 수 있다.
발광층(EML) 상에 전자 제어층(ECL)이 배치된다. 전자 제어층(ECL)은 전자 수송층을 포함하고, 전자 주입층을 더 포함할 수 있다. 정공 제어층(HCL)과 전자 제어층(ECL)은 오픈 마스크를 이용하여 복수 개의 화소들에 공통으로 형성될 수 있다. 전자 제어층(ECL) 상에 제2 전극(CE)이 배치된다. 제2 전극(CE)은 일체의 형상을 갖고, 복수 개의 화소들(PX)에 공통적으로 배치된다.
제2 전극(CE) 상에 절연층(TFL)이 배치된다. 절연층(TFL)은 복수 개의 박막들을 포함할 수 있다. 본 실시예와 같이 절연층(TFL)은 캡핑층(CPL)과 박막 봉지층(TFE)을 포함할 수 있다. 박막 봉지층(TFE)은 제1 무기층(IOL1), 유기층(IOL2), 및 제 무기층(IOL3)을 포함할 수 있다.
캡핑층(CPL)은 제2 전극(CE) 상에 배치되고 제2 전극(CE)에 접촉한다. 캡핑층(CPL)은 유기물질을 포함할 수 있다. 제1 무기층(IOL1)은 캡핑층(CPL) 상에 배치되고 캡핑층(CPL)에 접촉한다. 유기층(IOL-2)은 제1 무기층(IOL1) 상에 배치되고 제1 무기층(IOL1)에 접촉한다. 제2 무기층(IOL3)은 유기층(IOL2) 상에 배치되고 유기층(IOL2)에 접촉한다.
캡핑층(CPL)은 후속의 공정 예컨대 스퍼터링 공정으로부터 제2 전극(CE)을 보호하고, 유기발광 다이오드(OLED)의 출광효율을 향상시킨다. 캡핑층(CPL)은 제1 무기층(IOL1)보다 큰 굴절률을 가질 수 있다.
제1 무기층(IOL1) 및 제2 무기층(IOL3)은 수분/산소로부터 표시 소자층(DP-OLED)을 보호하고, 유기층(IOL2)은 먼지 입자와 같은 이물질로부터 표시 소자층(DP-OLED)을 보호한다. 제1 무기층(IOL1) 및 제2 무기층(IOL3)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층 중 어느 하나일 수 있다. 본 발명의 일 실시예에서 제1 무기층(IOL1) 및 제2 무기층(IOL3)은 티타늄옥사이드층, 또는 알루미늄옥사이드층 등을 포함할 수 있다. 유기층(IOL2)은 아크릴 계열 유기층을 포함할 수 있고, 이에 제한되지 않는다.
본 발명의 일 실시예에서 캡핑층(CPL)과 제1 무기층(IOL1) 사이에 무기층, 예컨대 LiF층이 더 배치될 수 있다. LiF층은 유기발광 다이오드(OLED)의 출광효율을 향상시킬 수 있다.
도 5는 본 발명의 일 실시 예에 따른 도 3에 도시된 AA 영역을 확대한 확대도이다. 도 6a는 도 5에 도시된 I-I’를 따라 절단한 단면도이다. 도 6b는 도 5에 도시된 II-II’를 따라 절단한 단면도이다.
도 5를 참조하면, 도 3에 도시된 신호 라인들(SGL) 중 비표시 영역(DP-NDA)에 중첩한 두 개의 데이터 라인들(DL, 이하 ‘데이터 라인’으로 설명) 및 패드들(DP-PD, 이하 ‘패드’로 설명)이 예시적으로 도시되었다. 도시되지 않았지만, 도 3에 도시된 신호 라인들(SGL) 각각은 도 5에 도시된 구조를 가질 수 있다. 한편, 도 3에서 설명된 신호 라인들(SGL) 각각이 라인부 및 패드부를 포함하는 것으로 설명되었으나, 라인부 및 패드부는 개별 구성으로 제공될 수도 있다. 패드부(DL-P)는 라인부(DL-L)보다 제2 방향(DR2)에 따른 동일한 길이에서 더 큰 면적을 가질 수 있다.
자세하게, 데이터 라인(DL)은 라인부(DL-L)와 패드부(DL-P)를 포함한다. 이하, 본 명세서에서, 데이터 라인(DL)의 패드부(DL-P)는 신호 패드부로 설명되고, 라인부(DL-L)는 신호 라인부로 설명된다.
신호 패드부(DL-P)는 제1 신호 패드부(DL-PNA) 및 제2 신호 패드부(DL-PCA)를 포함한다. 본 발명에 따르면, 제1 신호 패드부(DL-PNA) 및 제2 신호 패드부(DL-PCA)는 전기적으로 서로 절연될 수 있다. 제 제1 신호 패드부(DL-PNA) 및 제2 신호 패드부(DL-PCA)는 일 방향에서 서로 마주보며 평면상에서 서로 이격될 수 있다. 여기서, 일 방향은 제2 방향(DR2)을 의미할 수 있다.
특히, 제1 신호 패드부(DL-PNA)는 평면상에서 서로 이격된 복수 개의 신호 패드 부분들(SPD)을 포함할 수 있다. 일 실시 예에 따르면, 신호 패드 부분들(SPD)은 제1 방향(DR1)으로 연장되며 제2 방향(DR2)으로 일정 간격 이격되어 나열된 형상을 가질 수 있다. 예시적으로, 도 5를 통해 4 개의 신호 패드 부분들(SPD)이 도시되었으나, 이에 한정되지 않으며 신호 패드 부분들(SPD)의 개수는 다양하게 변형될 수 있다.
제2 신호 패드부(DL-PCA)는 신호 라인부(DL-L)와 전기적으로 연결된다. 제2 신호 패드부(DL-PCA)는 신호 라인부(DL-L)를 통해 도 2에 도시된 회로 소자층(DP-CL)에 전기적으로 연결될 수 있다. 제2 신호 패드부(DL-PCA)는 제1 신호 패드부(DL-PNA)의 신호 패드 부분들(SPD) 중 어느 하나와 마주하며, 신호 라인부(DL-L)와 일체 형상으로 제공될 수 있다. 일체 형상이란 동일한 공정에 의해 형성된 것을 의미한다. 제2 신호 패드부(DL-PCA)의 평면상 면적은 신호 패드 부분들(SPD) 각각의 평면상 면적 보다 클 수 있다.
본 발명의 실시 예에 따르면, 제1 신호 패드부(DL-PNA)의 신호 패드 부분들(SPD) 각각은 절연 상태를 유지할 수 있다. 예컨대, 제1 신호 패드부(DL-PNA)는 제2 신호 패드부(DL-PCA)와 전기적으로 절연될 수 있다. 또한, 신호 패드 부분들(SPD)은 제2 방향(DR2)에서 이격된 구조로 제공되어, 서로 절연될 수 있다.
패드(DP-PD)는 신호 패드부(DL-P)를 커버할 수 있다. 본 명세서에서, A 구성이 B 구성을 커버한다는 의미는 평면상에서 A 구성이 B 구성에 전체적으로 중첩하는 것을 의미할 수 있다. 이하, 본 명세서에서, 패드(DP-PD)는 연결 패드부로 설명된다.
연결 패드부(DP-PD)는 제1 신호 패드부(DL-PNA)에 중첩한 제1 연결 패드부 및 제2 신호 패드부(DL-PCA)에 중첩한 제2 연결 패드부를 포함할 수 있다. 실제, 제1 연결 패드부 및 제2 연결 패드부는 서로 전기적으로 연결된 일체 형상으로 제공될 수 있다. 특히, 제2 연결 패드부는 컨택홀(CNT)을 통해 제2 신호 패드부(DL-PCA)에 전기적으로 접촉할 수 있다.
본 발명의 실시 예에 따르면, 신호 패드부(DL-P) 및 신호 라인부(DL-L)는 도 4b에 도시된 제1 절연층(10) 상에 배치될 수 있다. 즉, 신호 패드부(DL-P) 및 신호 라인부(DL-L)는 게이트(G1, G2)와 동일한 공정에 의해 제1 절연층(10) 상에 형성될 수 있다.
자세하게, 도 6a를 참조하면, 도 4b를 통해 설명된 기판(SUB), 버퍼층(BFL), 및 제1 내지 제3 절연층(10~30)의 적층 구조가 도시되었다. 제2 신호 패드부(DL-PCA)는 제2 절연층(20) 및 제3 절연층(30)을 관통하는 컨택홀(CNT)을 통해 연결 패드부(DP-PD)의 제2 연결 패드부(DP-PDb)에 전기적으로 접촉할 수 있다.
한편, 본 발명에 따르면, 컨택홀(CNT)이 두 개의 제2 및 제3 절연층들(20, 30)을 관통하는 것으로 설명되나, 컨택홀(CNT)은 적어도 하나의 절연층을 관통한 구조일 수 있다. 예컨대, 신호 패드부(DL-P) 및 신호 라인부(DL-L)는 도 4b에 도시된 제2 절연층(20) 상에 배치될 수 있다. 이 경우, 신호 패드부(DL-P) 및 신호 라인부(DL-L)는 상부 전극(UE)과 동일한 공정에 의해 제2 절연층(20) 상에 형성될 수 있다. 따라서, 제2 신호 패드부(DL-PCA)는 제3 절연층(30)을 관통하는 컨택홀(CNT)을 통해 연결 패드부(DP-PD)의 제2 연결 패드부(DP-PDb)에 전기적으로 접촉할 수 있다.
도 6b를 참조하면, 제1 신호 패드부(DL-PNA)의 신호 패드 부분들(SPD)은 제2 방향(DR2)으로 일정 간격 이격되어 제1 절연층(10) 상에 배치된다. 제2 신호 패드부(DL-PCA)는 제1 절연층(10) 상에 배치되며, 평면상에서 제1 신호 패드부(DL-PNA)와 이격될 수 있다.
제2 절연층(20)은 제1 신호 패드부(DL-PNA) 및 제2 신호 패드부(DL-PCA)의 일부를 커버하며 제1 절연층(10) 상에 배치된다. 제3 절연층(30)은 제2 절연층(20) 상에 배치된다. 컨택홀(CNT)은 제2 신호 패드부(DL-PCA)에 중첩하며 제2 절연층(20) 및 제3 절연층(30)에 정의될 수 있다. 본 발명에 따른 컨택홀(CNT)은 제1 신호 패드부(DL-PNA)에 비중첩할 수 있다.
연결 패드부(DP-PD)의 제1 연결 패드부(DP-PDa)는 제1 신호 패드부(DL-PNA)에 중첩하며 제3 절연층(30) 상에 배치될 수 있다. 연결 패드부(DP-PD)의 제2 연결 패드부(DP-PDb)는 컨택홀(CNT)을 통해 제2 신호 패드부(DL-PCA) 상에 직접 배치될 수 있다. 즉, 연결 패드부(DP-PD)의 제2 연결 패드부(DP-PDb)는 제2 신호 패드부(DL-PCA) 상에 전기적으로 접촉될 수 있다.
본 발명의 실시 예에 따르면, 제1 연결 패드부(DP-PDa)는 제2 방향(DR2)을 따라 교번적으로 반복하여 배치된 제1 부분(P1) 및 제2 부분(P2)을 포함한다. 제2 방향(DR2)을 따라 일정 간격 나열된 제1 부분들(P1)은 신호 패드 부분들(SPD)에 각각 중첩하며 제2 부분들(P2)은 신호 패드 부분들(SPD)에 비중첩할 수 있다.
한편, 본 발명에 따른 제1 내지 제3 절연층들(10~30)은 무기막으로 제공될 수 있다. 따라서, 신호 패드 부분(SPD)에 의해 제1 연결 패드부(DP-PDa)의 제1 부분(P1) 및 제2 부분(P2) 간에 단차가 발생할 수 있다. 제2 부분(P2)은 제1 부분(P1)으로부터 기판(SUB)을 향하는 방향으로 함몰된 형상을 가지며, 이웃한 두 개의 신호 패드 부분들(SPD) 사이에 중첩할 수 있다. 제2 부분(P2)의 함몰된 형상은 제1 방향(DR1)으로 연장된 형상을 가질 수 있다. 이하, 이웃한 두 개의 신호 패드 부분들(SPD) 및 제2 부분(P2)에 의해 형성된 공간을 내부 공간(SNK)으로 정의한다.
도 6b를 통해 도시되지 않았지만, 제1 연결 패드부(DP-PDa)의 제1 부분(P1)은 도 1b에 도시된 전자 부품(DC)과 초음파 본딩을 통해 전기적으로 접촉할 수 있다. 이에 대해서는, 도 7을 통해 보다 자세히 설명한다.
도 7은 본 발명의 실시 예에 따른 표시장치의 분해 사시도이다. 도 8은 본 발명의 실시 예에 따른 전자 부품의 평면도이다. 도 9a는 도 8에 도시된 III-III’를 따라 절단한 단면도이다. 도 9b는 도 8에 도시된 IV-IV’를 따라 절단한 단면도이다.
도 7을 참조하면, 전자 부품(DC)은 상면(DC-US) 및 하면(DC-DS)을 포함한다. 본 명세서에서, 전자 부품(DC)의 하면(DC-DS)은 표시패널(DP)과 마주하는 면일 수 있다.
전자 부품(DC)은 도 3을 통해 설명된 기판(SUB) 상에 배치된 패드들(DP-PD)과 각각 접촉되는 범프들(DC-BP, 이하 ‘범프’로 설명)을 포함한다. 범프(DC-BP)는 제1 방향(DR1)을 따라 제1 행에 배열된 제1 범프(DC-BP1) 및 제1 방향(DR1)을 따라 제2 행에 배열된 제2 범프(DC-BP2)를 포함한다. 제1 범프(DC-BP1) 및 제2 범프(DC-BP2)는 전자 부품(DC)의 하면으로부터 외부에 노출된 형상을 가질 수 있다.
또한, 도 8에 도시된 바와 같이, 전자 부품(DC)은 범프(DC-BP)가 배치된 패드 영역(PA) 및 패드 영역(PA)에 인접한 비패드 영역(NPA)을 포함한다. 도시되지 않았지만, 전자 부품(DC)은 비패드 영역(NPA)에 배치되며 범프(DC-BP)에 연결된 신호 라인을 포함할 수 있다.
다시 도 7을 참조하면, 제1 범프(DC-BP1) 및 제1 패드(DP-PD1)는 초음파 본딩 방식을 통해 전기적으로 서로 접촉된다. 제2 범프(DC-BP2) 및 제2 패드(DP-PD2)는 초음파 본딩 방식을 통해 전기적으로 서로 접촉된다. 이하, 제1 패드(DP-PD1)는 제1 연결 패드부로 설명되고, 제2 패드(DP-PD2)는 제2 연결 패드부로 설명된다. 도시되지 않았지만, 전자 부품(DC)은 제1 범프(DC-BP1) 및 제2 범프(DC-BP2)에 전기적 신호를 제공하는 회로 소자를 포함할 수 있다.
충진제(RS)는 전자 부품(DC) 및 기판(SUB) 사이에 배치될 수 있다. 충진제(RS)는 초음파 본딩된 범프(DC-BP) 및 연결 패드부(DP-PD)의 외면을 감싸며 전자 부품(DC) 및 기판(SUB) 사이에 배치될 수 있다. 충진제(RS)가 전자 부품(DC) 및 표시패널(DP) 사이에 배치됨으로써, 범프(DC-BP) 및 연결 패드부(DP-PD)를 외부 공기와 차단시킬 수 있다. 그 결과, 외부 공기에 의한 범프(DC-BP) 및 연결 패드부(DP-PD)의 산화가 방지될 수 있다. 또한, 범프들(DC-BP) 및 연결 패드부(DP-PD)가 초음파 본딩 되기 전, 평면상에서, 충진제(RS)는 범프들(DC-BP)에 전체적으로 중첩할 수 있다.
본 발명의 실시 예에 따르면, 전자 부품(DC) 및 기판(SUB) 사이에 충진제(RS)를 형성하는 공정은 전자 부품(DC) 및 연결 패드부(DP-PD)를 본딩하는 초음파 본딩 공정과 동시에 진행될 수 있다.
자세하게, 충진제(RS)는 필름 타입으로 제공되며, 외부 열에 따라 경화 특성이 변화될 수 있는 접착 레진으로 제공될 수 있다. 예컨대, 외부 열을 통해 충진제(RS)의 온도가 제1 기준점에서 제2 기준점으로 상승하는 제1 구간 동안 충진제(RS)의 점도 특성이 낮아질 수 있다. 즉, 제1 구간 동안 충진제(RS)의 경화 특성이 낮아질 수 있다. 이후, 충진제(RS)의 온도가 제2 기준점 이상으로 상승하는 제2 구간 동안 충진제(RS)의 점도 특성이 높아질 수 있다. 즉, 제2 구간 동안 충진제(RS)의 경화 특성이 상승할 수 있다.
특히, 제1 구간 동안, 전자 부품(DC)은 외부 압력을 통해 기판(SUB)의 칩 영역(NDA-DC) 상에 배치될 수 있다. 전자 부품(DC)에 외부 압력을 가함과 동시에 외부 열이 전자 부품(DC) 및 기판(SUB) 사이에 배치된 충진제(RS)에 전달될 수 있다. 또한, 제1 구간 동안, 범프(DC-BP) 및 연결 패드부(DP-PD)는 서로 접촉되며, 초음파 본딩 공정이 진행될 수 있다.
도 9a를 참조하면, 전자 부품(DC)은 베이스기판(DC-BS), 구동 패드부(DC-P) 및 패드 절연층(DC-IL)을 포함한다. 구동 패드부(DC-P)는 구동 패드(DC-PD) 및 범프(DC-BP)를 포함한다.
베이스기판(DC-BS)의 상면은 전자 부품(DC)의 상면(DC-US)에 대응될 수 있다. 표시패널(DP)과 마주한 패드 절연층(DC-IL)의 하면은 전자 부품(DC)의 하면(DC-DS)에 대응될 수 있다. 일 예로, 베이스기판(DC-BS)은 실리콘 재질을 포함할 수 있다.
구동 패드(DC-PD)는 베이스기판(DC-BS)의 하면에 배치될 수 있다. 구동 패드(DC-PD)는 전자 부품(DC)의 회로 소자(미도시)에 전기적으로 연결될 수 있다. 패드 절연층(DC-IL)은 구동 패드(DC-PD)의 일 부분을 노출시키며 베이스기판(DC-BS)의 하면 상에 배치될 수 있다. 이 경우, 구동 패드(DC-PD)의 일 부분을 노출시키는 관통홀이 패드 절연층(DC-IL)에 정의될 수 있다. 범프(DC-BP)는 구동 패드(DC-PD) 상에 직접 배치될 수 있다. 한편, 실시 예에 따라, 구동 패드(DC-PD)는 생략될 수 있다.
본 발명의 실시 예에 따르면, 범프(DC-BP)는 초음파 본딩 방식에 의해, 연결 패드부(DP-PD)에 전기적으로 접촉될 수 있다. 자세하게, 범프(DC-BP)와 패드(DP-PD) 간의 계면에 초음파 진동이 가해질 경우, 상기 계면에 마찰열이 발생된다. 또한, 베이스기판(DC-BS)의 상면에 외부 열 압력이 가해짐에 따라, 범프(DC-BP)와 연결 패드부(DP-PD) 간의 계면이 마찰열에 의해 서로 접착(또는 용접)될 수 있다.
따라서, 범프(DC-BP)와 연결 패드부(DP-PD)과 전기적으로 접촉됨에 따라, 범프(DC-BP)와 신호 패드부(DL-P)가 전기적으로 연결될 수 있다.
또한, 충진제(RS)는 패드 절연층(DC-IL) 및 제3 절연층(30) 사이에 배치되어, 상기 외부 열 압력에 따라 경화될 수 있다. 즉, 본 발명에 따른 충진제(RS)는 외부 자외선 등에 의한 별도의 경화 공정이 생략될 수 있다. 따라서, 충진제(RS)를 경화하는 데 필요한 시간이 생략됨에 따라, 표시장치(DD)의 전반적인 공정 시간이 줄어들 수 있다.
도 9b는 전자 부품(DC) 및 연결 패드부(DP-PD)가 초음파 본딩을 통해 접합된 도면이다. 범프(DC-BP)는 연결 패드부(DP-PD)의 제1 연결 패드부(DP-PDa)에 중첩하고, 연결 패드부(DP-PD)의 제2 연결 패드부(DP-PDb)에 비중첩할 수 있다. 앞서 도 6b를 통해 설명된 바와 같이, 연결 패드부(DP-PD)의 제1 연결 패드부(DP-PDa)는 제2 방향(DR2)을 따라 교번적으로 반복하여 배치된 제1 부분(P1) 및 제2 부분(P2)을 포함한다.
본 발명의 실시 예에 따르면, 제1 부분(P1)은 범프(DC-BP)에 전기적으로 접촉되고, 제2 부분(P2)은 범프(DC-BP)에 전기적으로 연결되지 않을 수 있다. 즉, 전자 부품(DC)의 회로 소자로부터 출력된 구동 신호는 범프(DC-BP)를 통해 제1 부분(P1)에 전달될 수 있다. 그 결과, 상기 구동 신호가 제1 부분(P1) 및 제2 연결 패드부(DP-PDb)를 통해 제2 신호 패드부(DL-PCA)에 전달될 수 있다.
한편, 범프(DC-BP) 및 제1 연결 패드부(DP-PDa) 간의 초음파 본딩 전에, 충진제(RS)는 필름 타입으로 전자 부품(DC) 및 기판(SUB) 사이에 배치될 수 있다. 이 경우, 충진제(RS)는 연결 패드부(DP-PD)에 전체적으로 중첩하며, 제3 절연층(30)에도 중첩할 수 있다. 이후, 초음파 본딩 공정에 따른 외부 열이 충진제(RS)에 가해짐으로써, 충진제(RS)의 점도가 감소될 수 있다. 그 결과, 충진제(RS)는 유동 특성을 가질 수 있다.
충진제(RS)에 열이 가해짐과 동시에, 범프(DC-BP)에 외부 압력이 가해질 수 있다. 범프(DC-BP)에 가해지는 외부 압력은 범프(DC-BP)가 제1 연결 패드부(DP-PDa)의 제1 부분(P1)에 접촉하는 세기일 수 있다.
한편, 외부 압력에 의해 범프(DC-BP)가 제1 부분(P1)에 접촉함에 따라, 범프(DC-BP) 및 제1 부분(P1) 사이에 배치된 충진제(RS)는 범프(DC-BP)의 압력에 의해 다른 공간으로 이동될 수 있다. 이하, 본 명세서에서, 범프(DC-BP) 및 제1 부분(P1) 사이에 배치된 충진제(RS)는 제1 충진 부분으로 설명하고, 범프(DC-BP) 및 제2 부분(P2) 사이에 중첩한 충진제(RS)는 제2 충진 부분으로 설명한다.
충진제(RS)가 외부 열에 의해 유동 특성을 가짐에 따라, 제1 충진 부분이 내부 공간(SNK)으로 이동될 수 있다. 여기서, 내부 공간(SNK)은 제1 부분(P1), 제2 부분(P2), 및 범프(DC-BP)에 의해 정의될 수 있다.
한편, 본 발명과 다르게, 제1 부분(P1)이 제2 부분(P2)을 평면상에서 에워싸는 구조일 경우, 내부 공간이 외부 공간이 연결되지 못한다. 이 경우, 범프(DC-BP)의 압력에 의해 제1 충진 부분이 내부 공간으로 이동될 경우, 내부 공간은 제1 충진 부분 및 제2 충진 부분이 합쳐져 부피가 커질 수 있다. 그 결과, 범프(DC-BP)와 제1 연결 패드부(DP-PDa) 간에 들뜸이 발생되어, 전기적 접속 특성이 저하될 수 있다.
본 발명의 실시 예에 따르면, 내부 공간(SNK)은 제1 방향(DR1)으로 연장되며, 전자 부품(DC) 및 제1 연결 패드부(DP-PDa) 사이의 외부 공간과 연결될 수 있다. 전자 부품(DC) 및 제1 연결 패드부(DP-PDa) 사이의 외부 공간은 범프(DC-BP)에 비중첩하는 공간일 수 있다. 내부 공간(SNK)이 외부 공간과 연결됨에 따라 제1 충진 부분이 내부 공간(SNK)으로 이동될 경우, 기존 내부 공간(SNK)에 배치된 제2 충진 부분이 외부 공간으로 이동될 수 있다. 내부 공간(SNK)에 배치된 제2 충진 부분은 제1 방향(DR1)을 따라 외부 공간으로 이동될 수 있다.
또한, 제1 충진 부분이 내부 공간(SNK)으로 이동됨에 따라 제2 충진 부분이 외부 공간으로 이동되는 것으로 설명되었으나, 이에 한정되지 않는다. 제1 충진 부분 역시 일부가 외부 공간으로 이동될 수 있다.
상술된 바에 따르면, 내부 공간(SNK)에 배치된 충진제(RS)의 부피로 인해 범프(DC-BP)와 제1 연결 패드부(DP-PDa) 간의 들뜸이 발생하는 것을 방지할 수 있다. 이에 대해서는, 추후 도 14b 및 14c를 통해 보다 자세히 설명한다.
도 10a는 본 발명의 다른 실시 예에 따른 패드부의 평면도이다. 도 10b는 본 발명의 다른 실시 예에 따른 패드부의 평면도이다. 도 11은 본 발명의 다른 실시 예에 따른 표시장치의 단면도이다.
도 10a를 참조하면, 본 발명의 다른 실시 예에 따른 신호 패드부(DL-Pa)는 도 5에 도시된 신호 패드부(DL-P)와 비교하여, 제3 신호 패드부(DL-PNAz)를 더 포함할 수 있다.
제3 신호 패드부(DL-PNAz)는 제2 방향(DR2)을 따라 일정 간격 이격되어 나열될 수 있다. 본 발명에 따른 제3 신호 패드부(DL-PNAz)는 신호 패드 부분들(SPD) 및 제1 신호 패드부(DL-PNA)를 전기적으로 연결할 수 있다. 또한, 제3 신호 패드부(DL-PNAz) 및 제1 신호 패드부(DL-PNA)는 일체 형상으로 제공될 수 있다.
예컨대, 제3 신호 패드부(DL-PNAz)는 제1 서브 패드 부분 및 제2 서브 패드 부분을 포함한다. 제1 서브 패드 부분은 신호 패드 부분들(SPD) 중 이웃한 두 개의 신호 패드 부분들 사이에 배치된다. 제1 서브 패드 부분은 상기 두 개의 신호 패드 부분들을 전기적으로 연결한다. 제1 서브 패드 부분은 복수 개로 제공될 수 있다. 제2 서브 패드 부분은 신호 패드 부분들(SPD) 중 어느 하나와 제2 신호 패드부(DL-PCA)를 전기적으로 연결하는 제2 서브 패드 부분을 포함한다.
특히, 도 9b에서 논의된 외부 공간과 연결된 내부 공간(SNK)은 범프(DC-BP), 제1 부분(P1), 제2 부분(P2), 및 제3 신호 패드부(DL-PNAz)의 제1 서브 패드 부분에 의해 정의될 수 있다.
도 10b를 참조하면, 본 발명의 다른 실시 예에 따른 신호 패드부(DL-Pb)는 도 5에 도시된 신호 패드부(DL-P)와 비교하여, 제1 신호 패드부(DL-PNAk)의 구조가 변형되었을 뿐, 나머지 구조는 실질적으로 동일할 수 있다.
제1 신호 패드부(DL-PNAk)는 평면상에서 서로 이격된 신호 패드 부분들(SPDk)을 포함한다. 신호 패드 부분들(SPDk)은 제2 방향(DR2)으로 연장하고, 제1 방향(DR1)을 따라 일정 간격으로 이격되어 나열될 수 있다. 이 경우, 도 9b에서 논의된 외부 공간과 연결된 내부 공간(SNK)은 범프(DC-BP), 제1 부분(P1), 및 제2 부분(P2)에 의해 정의될 수 있다. 다만, 도 10b의 구조에서, 내부 공간(SNK)은 제2 방향(DR2)으로 연장된 형상일 수 있다.
본 발명에 따르면, 신호 패드 부분들(SPDk) 각각이 제2 신호 패드부(DL-PCA)와 제2 방향(DR2)에서 마주할 수 있다.
도 11을 참조하면, 범프(DC-BP)는 제1 연결 패드부(DP-PDa)에 중첩한 제1 범프 부분 및 제1 연결 패드부(DP-PDa)에 비중첩한 제2 범프 부분을 포함한다. 도 11에 도시된 바와 같이, 제2 범프 부분은 제3 절연층(30)에 접촉할 수 있다. 이하, 제2 범프 부분과 제3 절연층(30)이 접촉한 영역(CHK)을 검사 영역이라 정의한다.
특히, 제2 범프 부분의 평면상 면적, 즉 검사 영역은 범프(DC-BP)의 평면상 전체 면적의 10% 내지 50%으로 제공될 수 있다.
본 발명에 따르면, 초음파 본딩 공정 이후, 제2 범프 부분 및 제3 절연층(30) 간의 접촉된 면적에 대한 색상을 확인함으로써, 제1 범프 부분과 제1 연결 패드부(DP-PDa) 간의 접촉 신뢰성이 파악될 수 있다.
도 12는 본 발명의 실시 예에 따른 표시장치의 제조 방법을 보여주는 도면이다. 도 13은 충진제의 특성을 보여주는 그래프들이다.
도 12는 전자 부품(DC) 및 표시패널(DP) 간의 초음파 본딩을 위한 표시장치(DD)의 분해 사시도가 도시되었다. 충진제(RS)는 전자 부품(DC) 및 표시패널(DP) 사이에 배치되며, 필름 타입으로 제공된다. 충진제(RS)는 도 3에 도시된 칩 영역(NDA-DC)에 전체적으로 중첩할 수 있다.
도 12를 참조하면, 열 압력 기구(PS)는 전자 부품(DC) 상에 배치되어, 전자 부품(DC)에 압력을 가할 수 있다. 또한, 열 압력 기구(PS)는 전자 부품(DC) 및 표시패널(DP) 사이에 배치된 충진제(RS) 및 범프(DC-BP) 및 제1 연결 패드부(DP-PDa)에 열을 가할 수 있다. 본 발명에 따르면, 열 압력 기구(PS)는 전자 부품(DC)에 압력을 가함과 동시에, 충진제(RS)에 열을 가할 수 있다.
한편, 앞서 상술된 바와 같이, 충진제(RS)는 열 압력 기구(PS)로부터 전달된 열에 따라 경화 특성이 변화될 수 있다.
도 13을 참조하면, 그래프의 가로 방향은 온도(TO)를 나타내며, 그래프의 세로 방향은 충진제(RS)의 점도 특성(HD)을 나타낸다. 외부 열을 통해 충진제(RS)의 온도가 제1 기준점(Ta)에서 제2 기준점(Ta)으로 상승하는 제1 구간 동안 충진제(RS)의 점도가 낮아질 수 있다. 예시적으로, 제1 기준점(Ta) 내지 제2 기준점(Tb)의 온도는 0도 이상 내지 30도 이하일 수 있다.
이후, 충진제(RS)의 온도가 제2 기준점(Tb) 이상으로 상승하는 제2 구간 동안 충진제(RS)의 점도가 높아질 수 있다. 즉, 제2 구간 동안 충진제(RS)의 경화 특성이 상승할 수 있다. 또한, 충진제(RS)의 온도가 제3 기준점(Tc) 이상으로 상승할 경우, 충진제(RS)의 점도는 실질적으로 변화하지 않을 수 있다. 즉, 제3 기준점(Tc)을 기점으로 충진제(RS)의 경화 특성이 가장 높을 수 있다. 예시적으로, 제2 기준점(Tb) 내지 제3 기준점(Tc)의 온도는 30도 이상 내지 190도 이하일 수 있다.
한편, 앞서 도 9b를 통해 설명된 바와 같이, 열 압력 기구(PS)의 압력을 통해 범프(DC-BP)가 제1 부분(P1)에 접촉함에 따라, 범프(DC-BP) 및 제1 부분(P1) 사이의 제1 충진 부분은 내부 공간(SNK)으로 이동될 수 있다.
본 발명에 따르면, 충진제(RS)의 유동 특성은 충진제(RS)의 점도 특성이 낮아지는 제1 구간에 유지될 수 있다. 이는, 충진제(RS)의 온도가 제2 구간에 진입함과 동시에, 충진제(RS)의 경화 특성이 상승하기 때문이다.
따라서, 충진제(RS)가 유동 특성을 갖는 제1 구간 동안, 내부 공간(SNK)으로 이동된 제1 충진 부분에 의해 내부 공간(SNK)에 먼저 배치된 제2 충진 부분이 외부 공간으로 이동될 수 있다.
도 14a는 본 발명의 실시 예에 따른 표시장치의 제조 방법을 보여주는 단면도이다. 도 14b는 본 발명의 실시 예에 따른 표시장치의 분해 사시도이다. 도 14c는 본 발명의 실시 예에 따른 표시장치의 사시도이다. 도 14d는 본 발명의 실시 예에 따른 표시장치의 제조 방법을 보여주는 단면도이다.
도 14a 및 도 14b를 참조하면, 열 압력 기구(PS)는 전자 부품(DC) 상에 배치되어, 전자 부품(DC)에 압력 및 열(HTK)을 가할 수 있다. 열 압력 기구(PS)로부터 전달된 열(HTK) 및 압력을 통해 충진제(RS)의 점도 특성이 변화될 수 있다. 또한, 열 압력 기구(PS)로부터 전달된 열(HTK) 및 압력을 통해 범프(DC-BP) 및 제1 연결 패드부(DP-PDa) 간의 초음파 본딩이 진행될 수 있다.
한편, 열 압력 기구(PS)를 통해 충진제(RS)에 열이 가해지기 전해, 충진제(RS)는 필름 타입으로 제공된다. 그 결과, 충진제(RS)는 제1 연결 패드부(DP-PDa)의 제1 부분(P1) 및 범프(DC-BP) 사이에 배치된다. 즉, 충진제(RS)가 제2 부분(P2)에 접촉하지 않을 수 있다.
도 14b에 도시된 바에 따르면, 초음파 본딩 전에, 충진제(RS)는 제1 부분(P1) 상에 직접 배치될 수 있다. 또한, 앞서 설명된 제1 부분(P1), 제2 부분(P2), 및 범프(DC-BP)에 의해 정의된 내부 공간(SNK)은 제1 방향(DR1)으로 연장된 형상을 가질 수 있다.
특히, 도 14c를 참조하면, 열 압력 기구(PS)를 통해 충진제(RS)에 열이 가해지고, 열 압력 기구(PS)를 통해 범프(DC-BP)에 압력이 가해진다. 이는, 도 13을 통해 설명된 제1 구간 동안 진행될 수 있다.
상기 제1 구간 동안, 외부 압력에 의해 범프(DC-BP)가 제1 부분(P1)에 접촉함에 따라, 범프(DC-BP) 및 제1 부분(P1) 사이의 제1 충진 부분이 내부 공간(SNK)으로 이동될 수 있다. 그 결과, 제2 부분(P2) 및 범프(DC-BP)에 배치된 제2 충진 부분이 제1 방향(DR1)으로 이동될 수 있다. 도 14c에 도시된 바와 같이, 제1 방향(DR1)을 따라 이동된 충진제(RSm)는 범프(DC-BP)와 비중첩할 수 있다.
한편, 도 14c를 통해 도시되지 않았지만, 충진제(RS)는 제2 연결 패드부(DP-PDb) 상에 배치될 수 있다.
이후, 도 14d를 참조하면, 제1 부분(P1) 및 범프(DC-BP) 간의 계면에 초음파 진동(UK)이 가해질 수 있다. 제1 부분(P1) 및 범프(DC-BP) 간의 계면에 가해지는 초음파 진동(UK)은 도 13에 도시된 제1 구간의 적어도 일 구간 동안 진행될 수 있으며, 제2 구간에서도 진행될 수 있다.
이상에서와 같이 도면과 명세서에서 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
WM: 윈도우
DM: 표시모듈
ISU: 입력 감지층
DP: 표시패널
DC: 전자 부품
DC-BP: 범프
DC-PD: 구동 패드
DP-PD: 패드들, 연결 패드부
DL: 데이터 라인
DL-P: 신호 패드부
DL-L: 신호 라인부
10, 20, 30, 40, 50: 절연층
SUB: 기판
RS: 충진제

Claims (22)

  1. 표시 영역 및 상기 표시 영역에 인접한 비표시 영역이 정의된 표시기판;
    상기 비표시 영역에 중첩하고, 제1 신호 패드부 및 상기 제1 신호 패드부와 일 방향에서 마주하며 평면상에서 이격된 제2 신호 패드부를 포함하는 신호 패드부;
    상기 신호 패드부를 커버하며 상기 표시기판 상에 배치된 절연층;
    상기 절연층 상에 배치되고, 상기 제1 신호 패드부에 중첩한 제1 연결 패드부 및 상기 제1 연결 패드부에 전기적으로 연결되고 상기 절연층에 정의된 컨택홀을 통해 상기 제2 신호 패드부에 전기적으로 접촉하는 제2 연결 패드부를 포함하는 연결 패드부; 및
    상기 제1 연결 패드부에 전기적으로 접촉하는 범프를 포함한 전자 부품을 포함하고,
    상기 제1 신호 패드부는 평면상에서 서로 이격된 복수 개의 신호 패드 부분들을 포함하는 표시장치.
  2. 제 1 항에 있어서,
    상기 전자 부품 및 상기 연결 패드부 사이에 배치된 충진제를 더 포함하는 표시장치.
  3. 제 2 항에 있어서,
    상기 제1 연결 패드부는 상기 일 방향을 따라 교번적으로 반복하여 배치된 제1 부분 및 제2 부분을 포함하고,
    상기 제1 부분은 상기 범프에 접촉하고, 상기 제2 부분은 상기 범프에 비접촉하는 표시장치.
  4. 제 3 항에 있어서,
    상기 제1 연결 패드부의 상기 제1 부분들은 상기 신호 패드 부분들에 각각 중첩하고,
    상기 제1 연결 패드부의 상기 제2 부분들은 상기 제1 신호 패드부에 비중첩하는 것을 특징으로 하는 표시장치.
  5. 제 3 항에 있어서,
    상기 충진제는 상기 제1 부분, 상기 제2 부분 및 상기 범프에 의해 정의된 내부 공간에 배치되고,
    상기 내부 공간은, 상기 범프와 비중첩하는 상기 전자 부품 및 상기 제1 연결 패드부 사이의 공간과 연결되는 표시장치.
  6. 제 2 항에 있어서,
    상기 충진제는 상기 절연층에 중첩하는 표시장치.
  7. 제 1 항에 있어서,
    상기 신호 패드 부분들 각각은 상기 일 방향으로 나열되고 상기 일 방향과 수직한 다른 방향으로 연장되는 표시장치.
  8. 제 7 항에 있어서,
    상기 신호 패드 부분들 중 어느 하나만 상기 일 방향에서 상기 제2 신호 패드부와 직접적으로 마주하는 표시장치.
  9. 제 7 항에 있어서,
    상기 신호 패드부는, 상기 신호 패드 부분들 및 상기 제2 신호 패드부와 전기적으로 연결된 제3 신호 패드부를 더 포함하고,
    상기 제3 신호 패드부는 상기 신호 패드 부분들 사이에 배치된 제1 서브 패드 부분들 및 상기 신호 패드 부분들 중 어느 하나와 상기 제2 신호 패드부를 연결하는 제2 서브 패드 부분을 포함하고,
    상기 제1 신호 패드부 및 상기 제3 신호 패드부는 일체 형상으로 제공되는 표시장치.
  10. 제 1 항에 있어서,
    상기 신호 패드 부분들 각각은 상기 일 방향으로 연장되고 상기 일 방향과 수직한 다른 방향으로 나열되는 표시장치.
  11. 제 10 항에 있어서,
    상기 신호 패드 부분들 각각은 상기 일 방향에서 상기 제2 신호 패드부와 마주하는 표시장치.
  12. 제 1 항에 있어서,
    상기 제1 신호 패드부 및 상기 제2 신호 패드부는 전기적으로 서로 절연되는 것을 특징으로 하는 표시장치.
  13. 제 1 항에 있어서,
    상기 절연층은 복수 개의 서브 절연층들을 포함하고,
    상기 컨택홀은 상기 서브 절연층들을 관통하며, 상기 컨택홀을 통해 상기 제2 연결 패드부는 상기 제2 신호 패드부에 전기적으로 접촉하는 표시장치.
  14. 제 1 항에 있어서,
    상기 평면상에서 상기 컨택홀은 상기 제1 연결 패드부에 비중첩하는 표시장치.
  15. 제 1 항에 있어서,
    상기 범프는 상기 제1 연결 패드부에 중첩한 제1 범프 부분 및 상기 제1 연결 패드부에 비중첩한 제2 범프 부분을 포함하고,
    상기 제2 범프 부분은 상기 절연층의 일 부분과 접촉하는 표시장치.
  16. 제 15 항에 있어서,
    상기 제2 범프 부분의 평면상 면적은 상기 범프의 평면상 전체 면적의 10% 내지 50%인 것을 특징으로 하는 표시장치.
  17. 제1 패드부 및 제2 패드부를 포함하는 패드부가 배치된 표시기판, 상기 패드부의 상기 제1 패드부와 마주하는 범프를 포함한 전자 부품, 및 상기 패드부와 상기 전자 부품 사이에 충진제를 제공하는 단계;
    상기 충진제에 열을 가함과 동시에 상기 전자 부품에 압력을 가함으로써, 상기 범프를 상기 제1 패드부에 접촉시키는 단계; 및
    상기 범프와 상기 제1 패드부에 초음파 진동을 가하는 단계를 포함하고,
    상기 제1 패드부는 일 방향을 따라 교번적으로 반복하여 배치된 제1 부분 및 제2 부분을 포함하고,
    상기 제1 부분은 상기 범프와 접촉하고, 상기 제2 부분은 상기 범프와 비접촉하는 표시장치의 제조 방법.
  18. 제 17 항에 있어서,
    상기 열을 통해 상기 충진제의 온도가 제1 기준점에서 제2 기준점으로 상승하는 제1 구간 동안 상기 충진제의 점도는 감소하고, 상기 충진제의 상기 온도가 상기 제2 기준점 이상으로 상승하는 제2 구간 동안 상기 충진제는 경화되는 것을 특징으로 하는 표시장치의 제조 방법.
  19. 제 18 항에 있어서,
    상기 제1 구간 동안, 상기 범프가 상기 제1 부분에 접촉되는 것을 특징으로 하는 표시장치의 제조 방법.
  20. 제 19 항에 있어서,
    상기 범프가 상기 제1 부분에 접촉됨에 따라 상기 범프 및 상기 제1 부분 사이의 상기 충진제가 상기 제2 부분 및 상기 범프 사이의 내부 공간으로 이동되고,
    상기 제1 구간 동안, 상기 내부 공간에 배치된 상기 충진제는 상기 범프와 비중첩하는 외부 공간으로 이동되는 것을 특징으로 하는 표시장치의 제조 방법.
  21. 제 18 항에 있어서,
    상기 초음파 진동을 가하는 단계는, 상기 제1 구간의 적어도 일 구간 동안 진행되는 것을 특징으로 하는 표시장치의 제조 방법.
  22. 제 17 항에 있어서,
    상기 패드부는,
    상기 표시기판 상에 배치되며, 제1 신호 패드부 및 상기 제1 신호 패드부와 일 방향에서 마주하며 평면상에서 이격된 제2 신호 패드부를 포함한 신호 패드부; 및
    상기 신호 패드부를 커버하며 상기 표시기판 상에 배치된 절연층 상에 배치된 연결 패드부를 포함하고,
    상기 연결 패드부는, 상기 제1 패드부에 대응하며 상기 제1 신호 패드부에 중첩한 제1 연결 패드부 및 상기 제2 패드부에 대응하고 상기 절연층에 정의된 컨택홀을 통해 상기 제2 신호 패드부에 전기적으로 접촉하는 제2 연결 패드부를 포함하는 표시장치의 제조 방법.
KR1020190118039A 2019-09-25 2019-09-25 표시장치 및 이의 제조 방법 KR20210036437A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190118039A KR20210036437A (ko) 2019-09-25 2019-09-25 표시장치 및 이의 제조 방법
PCT/KR2020/009316 WO2021060683A1 (ko) 2019-09-25 2020-08-05 표시장치 및 이의 제조 방법
CN202080068513.XA CN114450801A (zh) 2019-09-25 2020-08-05 显示装置及其制造方法
US17/436,331 US20220216177A1 (en) 2019-09-25 2020-08-05 Display device and method for manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190118039A KR20210036437A (ko) 2019-09-25 2019-09-25 표시장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210036437A true KR20210036437A (ko) 2021-04-05

Family

ID=75166688

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190118039A KR20210036437A (ko) 2019-09-25 2019-09-25 표시장치 및 이의 제조 방법

Country Status (4)

Country Link
US (1) US20220216177A1 (ko)
KR (1) KR20210036437A (ko)
CN (1) CN114450801A (ko)
WO (1) WO2021060683A1 (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005062582A (ja) * 2003-08-18 2005-03-10 Hitachi Displays Ltd 表示装置
JP4851255B2 (ja) * 2006-07-14 2012-01-11 株式会社 日立ディスプレイズ 表示装置
JP5291917B2 (ja) * 2007-11-09 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR102248876B1 (ko) * 2014-12-24 2021-05-07 엘지디스플레이 주식회사 표시장치 어레이 기판 및 표시장치
KR102539031B1 (ko) * 2016-04-28 2023-06-02 삼성디스플레이 주식회사 표시 장치
US10510821B2 (en) * 2016-06-10 2019-12-17 Innovation Counsel Llp Display device
KR20180070774A (ko) * 2016-12-16 2018-06-27 삼성디스플레이 주식회사 기판, 전자 장치 및 이를 구비하는 표시 장치
KR102341124B1 (ko) * 2017-09-26 2021-12-22 삼성디스플레이 주식회사 전자패널, 표시장치, 및 그 제조 방법
KR102523979B1 (ko) * 2018-02-14 2023-04-21 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
CN114450801A (zh) 2022-05-06
US20220216177A1 (en) 2022-07-07
WO2021060683A1 (ko) 2021-04-01

Similar Documents

Publication Publication Date Title
KR101974086B1 (ko) 표시모듈
US11209875B2 (en) Adhesive member and display device including the same
US11194432B2 (en) Display device
KR20200115756A (ko) 회로기판 및 이를 포함한 표시장치
KR102078175B1 (ko) 표시모듈
KR102635524B1 (ko) 표시장치 및 이의 제조 방법
KR20200115757A (ko) 회로기판 및 이의 제조방법
KR20210017144A (ko) 표시장치 및 이의 제조 방법
US20220317489A1 (en) Adhesive member and display device comprising adhesive member and method for manufacturing
KR20210094195A (ko) 접착 부재, 이를 포함한 표시장치, 및 표시장치의 제조 방법
KR20210036437A (ko) 표시장치 및 이의 제조 방법
KR20200018535A (ko) 표시모듈
CN113257117A (zh) 显示装置
KR20210005368A (ko) 표시장치
US11422654B2 (en) Input detection unit and electronic device including same
US11871630B2 (en) Display device
US11637154B2 (en) Display device and method for manufacturing the same
KR102279385B1 (ko) 표시모듈
US20220406873A1 (en) Display device and method for manufacturing the same
KR20210077105A (ko) 표시 장치
US20240122011A1 (en) Display device
US20220037446A1 (en) Electronic device
KR20230167775A (ko) 표시장치