CN114450801A - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN114450801A
CN114450801A CN202080068513.XA CN202080068513A CN114450801A CN 114450801 A CN114450801 A CN 114450801A CN 202080068513 A CN202080068513 A CN 202080068513A CN 114450801 A CN114450801 A CN 114450801A
Authority
CN
China
Prior art keywords
signal pad
pad part
signal
pad
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080068513.XA
Other languages
English (en)
Inventor
赵正然
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114450801A publication Critical patent/CN114450801A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/88—Terminals, e.g. bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05562—On the entire exposed surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/13027—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the bump connector being offset with respect to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16112—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H01L2224/3013—Square or rectangular array
    • H01L2224/30131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32105—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3301—Structure
    • H01L2224/3303—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/33104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/33106—Disposition relative to the bonding areas, e.g. bond pads the layer connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3351—Function
    • H01L2224/33515—Layer connectors having different functions
    • H01L2224/33517—Layer connectors having different functions including layer connectors providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

显示装置包括：显示衬底，在显示衬底上限定显示区域和与显示区域相邻的非显示区域；信号焊盘部分，与非显示区域重叠，并且包括第一信号焊盘部分和第二信号焊盘部分，第二信号焊盘部分在一个方向上面向第一信号焊盘部分，并且在平面上与第一信号焊盘部分间隔开；绝缘层，配置为覆盖信号焊盘部分并设置在显示衬底上；连接焊盘部分，设置在绝缘层上并且包括第一连接焊盘部分和第二连接焊盘部分，第一连接焊盘部分配置成与第一信号焊盘部分重叠，第二连接焊盘部分电连接到第一连接焊盘部分并且通过限定在绝缘层中的接触孔与第二信号焊盘部分电接触；以及电子组件，包括与第一连接焊盘部分电接触的凸起，其中，第一信号焊盘部分包括在平面上彼此间隔开的多个信号焊盘部。

Description

显示装置及其制造方法
技术领域
本发明涉及显示装置，且更具体涉及显示装置及其制造方法。
背景技术
正在开发在诸如电视机、移动电话、台式计算机、导航装置和游戏控制台等多媒体设备中使用的各种显示装置。
这种显示装置包括在其上显示图像的显示面板。显示面板包括多条栅极线、多条数据线以及连接到多条栅极线和多条数据线的多个像素。显示装置可以连接到向栅极线或数据线提供显示图像所需的电信号的电子组件。
电子组件可以通过使用各向异性导电膜或超声波接合而电连接到显示面板。其中，在显示面板和电子组件之间使用超声波接合的连接方法中，与各向异性导电膜相比，电导率可以更多地增加，且因此可以简化工艺。
发明内容
技术问题
本发明的目的是提供能够提高电子组件和显示面板之间的连接可靠性的显示装置及其制造方法。
技术方案
根据用于实现本发明目的的实施方式的显示装置包括：显示衬底，在显示衬底上限定显示区域和与显示区域相邻的非显示区域；信号焊盘部分，与非显示区域重叠，并且包括第一信号焊盘部分和第二信号焊盘部分，第二信号焊盘部分在一个方向上面向第一信号焊盘部分，并且在平面上与第一信号焊盘部分间隔开；绝缘层，配置为覆盖信号焊盘部分并设置在显示衬底上；连接焊盘部分，设置在绝缘层上并且包括第一连接焊盘部分和第二连接焊盘部分，第一连接焊盘部分配置成与第一信号焊盘部分重叠，第二连接焊盘部分电连接到第一连接焊盘部分并且通过限定在绝缘层中的接触孔与第二信号焊盘部分电接触；以及电子组件，包括与第一连接焊盘部分电接触的凸起，其中，第一信号焊盘部分包括在平面上彼此间隔开的多个信号焊盘部。
根据本发明的实施方式，显示装置还包括设置在电子组件和连接焊盘部分之间的填料。
根据本发明的实施方式，第一连接焊盘部分包括沿着一个方向交替且重复设置的第一部分和第二部分，且第一部分中的每一个与凸起接触，并且第二部分中的每一个不与凸起接触。
根据本发明的实施方式，第一连接焊盘部分的第一部分分别与信号焊盘部重叠，以及第一连接焊盘部分的第二部分不与第一信号焊盘部分重叠。
根据本发明的实施方式，填料设置在由第一部分、第二部分和凸起限定的内部空间中，以及内部空间连接到电子组件和第一连接焊盘部分之间的不与凸起重叠的空间。
根据本发明的实施方式，填料与绝缘层重叠。
根据本发明的实施方式，信号焊盘部在一个方向上布置，并且信号焊盘部中的每个在垂直于一个方向的不同方向上延伸。
根据本发明的实施方式，信号焊盘部中的仅任一个在一个方向上直接面向第二信号焊盘部分。
根据本发明的实施方式，信号焊盘部分还包括电连接到信号焊盘部和第二信号焊盘部分的第三信号焊盘部分，第三信号焊盘部分包括设置在信号焊盘部之间的第一子焊盘部和配置为将信号焊盘部中的任一个连接到第二信号焊盘部分的第二子焊盘部，以及第一信号焊盘部分和第三信号焊盘部分设置为一体的形状。
根据本发明的实施方式，信号焊盘部中的每一个在一个方向上延伸，且信号焊盘部在与一个方向垂直的不同方向上布置。
根据本发明的实施方式，信号焊盘部中的每一个在一个方向上面向第二信号焊盘部分。
根据本发明的实施方式，第一信号焊盘部分和第二信号焊盘部分彼此电绝缘。
根据本发明的实施方式，绝缘层包括多个子绝缘层，接触孔穿过子绝缘层，且第二连接焊盘部分通过接触孔与第二信号焊盘部分电接触。
根据本发明的实施方式，接触孔在平面上不与第一连接焊盘部分重叠。
根据本发明的实施方式，凸起包括第一凸起部和第二凸起部，第一凸起部配置为与第一连接焊盘部分重叠，第二凸起部不与第一连接焊盘部分重叠，以及第二凸起部与绝缘层的一部分接触。
根据本发明的实施方式，第二凸起部的平面区域为凸起的总平面区域的10％至50％。
根据用于实现本发明的目的另一实施方式的用于制造显示装置的方法包括：提供其上设置有焊盘部分的显示衬底、电子组件和填料，焊盘部分包括第一焊盘部分和第二焊盘部分，电子组件包括面向焊盘部分的第一焊盘部分的凸起，填料在焊盘部分和电子组件之间；
通过在向填料施加热的同时向电子组件施加压力，使凸起与第一焊盘部分接触；以及
向凸起和第一焊盘部分施加超声振动，
其中，第一焊盘部分包括在一个方向上交替且重复设置的第一部分和第二部分，以及
第一部分与凸起接触，且第二部分不与凸起接触。
根据本发明的实施方式，填料的粘度在填料的温度通过热从第一参考点增大到第二参考点的第一时段期间降低，并且填料在填料的温度高于第二参考点进行增大的第二时段期间固化。
根据本发明的实施方式，在第一时段期间，凸起与第一部分接触。
根据本发明的实施方式，当凸起与第一部分接触时，凸起与第一部分之间的填料移动到第二部分与凸起之间的内部空间，以及在第一时段期间，设置在内部空间中的填料移动到不与凸起重叠的外部空间。
根据本发明的实施方式，施加超声振动在第一时段的至少一个时段期间进行。
根据本发明的实施方式，焊盘部分设置在显示衬底上并且包括：信号焊盘部分，包括第一信号焊盘部分和第二信号焊盘部分，第二信号焊盘部分在一个方向上面向第一信号焊盘部分，并且在平面上与第一信号焊盘部分间隔开；以及连接焊盘部分，覆盖信号焊盘部分并且设置在绝缘层上，绝缘层设置在显示衬底上，其中，连接焊盘部分包括第一连接焊盘部分和第二连接焊盘部分，第一连接焊盘部分与第一焊盘部分对应且与第一信号焊盘部分重叠，第二连接焊盘部分与第二焊盘部分对应且通过限定在绝缘层中的接触孔与第二信号焊盘部分电接触。
有益效果
根据本发明的实施方式，电子组件的凸起和衬底的连接焊盘部分可以通过超声波接合方式彼此电连接。结果，可以改善凸起和连接焊盘部分之间的电连接特性。
此外，根据本发明，可以在执行凸起和连接焊盘部分之间的超声波接合工艺的同时执行设置在凸起和连接焊盘部分之间的填料的固化。结果，可以缩短显示装置的总处理时间。
附图说明
图1a是根据本发明实施方式的显示装置的立体图。
图1b是根据本发明实施方式的显示装置的分解立体图。
图2是根据本发明实施方式的显示模块的剖视图。
图3是根据本发明实施方式的显示面板的平面图。
图4a是示出图3的像素的示例的等效电路图。
图4b是根据本发明实施方式的显示面板的放大剖视图。
图4c是示出根据本发明实施方式的显示面板的一部分的剖视图。
图5是根据本发明实施方式的图3的区域AA的放大视图。
图6a是沿着图5的线I-I'截取的剖视图。
图6b是沿着图5的线II-II'截取的剖视图。
图7是根据本发明实施方式的显示装置的分解立体图。
图8是根据本发明实施方式的电子组件的平面图。
图9a是沿着图8的线III-III'截取的剖视图。
图9b是沿着图8的线IV-IV'截取的剖视图。
图10a是根据本发明另一实施方式的焊盘部分的平面图。
图10b是根据本发明另一实施方式的焊盘部分的平面图。
图11是根据本发明另一实施方式的显示装置的剖视图。
图12是示出根据本发明实施方式的用于制造显示装置的方法的视图。
图13是示出填料的特性的曲线图。
图14a是示出根据本发明实施方式的用于制造显示装置的方法的剖视图。
图14b是根据本发明实施方式的显示装置的分解立体图。
图14c是根据本发明实施方式的显示装置的立体图。
图14d是示出根据本发明实施方式的用于制造显示装置的方法的剖视图。
具体实施方式
在本说明书中，还将理解，当一个组件(或区域、层、部分)被称为“在……上”、“连接到”或“联接到”另一个组件时，它可以直接设置/连接/联接到该一个组件上，或者也可以存在介于中间的第三组件。
相同的附图标记始终表示相同的元件。此外，在附图中，为了说明的清楚，夸大了组件的厚度、比例和尺寸。
术语“和/或”包括相关所列项中的一个或多个的任何及所有组合。
应当理解，尽管在此使用诸如“第一”和“第二”的术语来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个组件与其它组件区分开。例如，在不脱离所附权利要求书的范围的情况下，在实施方式中被称为第一元件的第一元件可以在另一实施方式中被称为第二元件。除非相反地提及，否则单数形式的术语可包括复数形式。
此外，“在……之下”、“在……下方”、“在……上方”、“上”等用于解释附图中所示的组件的关系关联。这些术语可以是相对概念并基于附图中所表达的方向来描述。
除非另有定义，否则本文使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员通常理解的含义相同的含义。此外，术语，诸如常用词典中定义的术语，应被解释为具有与相关领域的语境中的含义一致的含义，并且除非以理想的或过于形式化的含义解释，否则明确地限定。
“包括(include)”或“包含(comprise)”的含义指定属性、固定数字、步骤、操作、元件、组件或其组合，但不排除其它属性、固定数字、步骤、操作、元件、组件或其组合。
在下文中，将参考附图描述本发明的实施方式。
图1a是根据本发明实施方式的显示装置的立体图。图1b是根据本发明实施方式的显示装置的分解立体图。图2是根据本发明实施方式的显示模块的剖视图。
在本说明书中，示例性地示出了能够应用于移动终端的显示装置DD。尽管未示出，但安装在主板上的电子模块、相机模块、电力模块等可以与显示装置DD一起设置在支架/外壳上，以构成移动终端。根据本发明实施方式的显示装置DD可应用于诸如电视和监视器的大型电子设备以及诸如平板PC、用于车辆的导航单元、游戏控制台和智能手表的中小型电子设备。
参照图1a，显示装置DD可以通过显示表面DD-IS显示图像IM。在图1a中示出了作为图像IM的示例的图标图像。显示表面DD-IS平行于由第一方向DR1和第二方向DR2限定的表面。显示表面DD-IS的法线方向，即显示装置DD的厚度方向被指示为第三方向DR3。在本说明书中，“当在平面上或在所述平面上观察时”可以指当在第三方向DR3上观察时的情况。下面将描述的层或单元中的每个的前表面(或顶表面)和后表面(或底表面)通过第三方向DR3进行区分。然而，指示为第一方向DR1、第二方向DR2和第三方向DR3的方向作为相对概念可以改变为不同的方向，例如相反的方向。
此外，显示表面DD-IS包括在其上显示图像IM的显示区域DD-DA和与显示区域DD-DA相邻的非显示区域DD-NDA。非显示区域DD-NDA可以是在其上不显示图像的区域。然而，本发明的实施方式不限于此。非显示区域DD-NDA可以与显示区域DD-DA的一侧相邻或者被省略。
参照图1b，显示装置DD可以包括窗WM、显示模块DM、电子组件DC和容纳构件BC。容纳构件BC可容纳显示模块DM并联接到窗WM。
窗WM可以设置在显示模块DM上方，并且可以将从显示模块DM提供的图像透射到外部。窗WM包括透射区域TA和非透射区域NTA。透射区域TA与显示区域DD-DA重叠，并且可以具有对应于显示区域DD-DA的形状。在显示装置DD的显示区域DD-DA上显示的图像IM可以通过窗WM的透射区域TA从外部可见。
非透射区域NTA与非显示区域DD-NDA重叠，并且可以具有对应于非显示区域DD-NDA的形状。非透射区域NTA可以是透光率比透射区域TA的透光率相对小的区域。然而，本公开的技术思想不限于此，并且可以省略非透射区域NTA。
窗WM可以由玻璃、蓝宝石或塑料制成。此外，尽管窗WM被设置为单层，但是窗WM可以包括多个层。窗WM可以包括基层和至少一个印刷层，印刷层与非透射区域NTA重叠并且设置在基层的后表面上。印刷层可以具有预定的颜色。例如，印刷层可具有黑颜色或具有除黑颜色以外的其它颜色。
显示模块DM设置在窗WM和容纳构件BC之间。显示模块DM包括显示面板DP和输入感测层ISU。显示面板DP生成图像，并且可以将生成的图像传输到窗WM。
根据本发明的实施方式，显示面板DP可以是发射型显示面板，但不限于此。例如，显示面板DP可以是有机发光显示面板或量子点发光显示面板。有机发光显示面板的发光层可以包括有机发光材料。量子点发光显示面板的发光层可以包括量子点、量子棒等。在下文中，将描述有机发光显示面板作为显示面板DP的示例。
在下文中，将描述根据本发明的显示面板DP是有机发光显示面板的情况。然而，本公开的技术思想不限于此，并且根据实施方式，可以将各种显示面板应用于本公开。
参照图2，显示面板DP包括衬底SUB、设置在衬底SUB上的电路元件层DP-CL、显示元件层DP-OLED和绝缘层TFL。
显示面板DP包括显示区域DP-DA和非显示区域DP-NDA。显示面板DP的显示区域DP-DA对应于图1a的显示区域DD-DA或图1b的透射区域TA，且非显示区域DP-NDA对应于图1a的非显示区域DD-NDA或图1b的非透射区域NTA。
衬底SUB可以包括至少一个塑料膜。衬底SUB可以包括塑料衬底、玻璃衬底、金属衬底或有机/无机复合衬底作为柔性衬底。
电路元件层DP-CL包括至少一个中间绝缘层和电路元件。中间绝缘层包括至少一个中间无机膜和至少一个中间有机膜。电路元件包括信号线、像素的驱动电路等。
显示元件层DP-OLED可以包括多个有机发光二极管。显示元件层DP-OLED还可以包括诸如像素限定层的有机层。根据另一实施方式，当显示面板设置为液晶显示面板时，显示元件层可以设置为液晶层。
绝缘层TFL密封显示元件层DP-OLED。例如，绝缘层TFL可以是薄膜封装层。绝缘层TFL保护显示元件层DP-OLED免受诸如湿气、氧气和灰尘颗粒的杂质的影响。然而，本发明的实施方式不限于此。例如，可以设置封装衬底而不设置绝缘层TFL。在这种情况下，封装衬底可以与衬底SUB相对，并且电路元件层DP-CL和显示元件层DP-OLED可以设置在封装衬底和衬底SUB之间。
输入感测层ISU可以设置在窗WM和显示面板DP之间。输入感测层ISU感测从外部施加的输入。可以以多种方式提供从外部施加的输入。例如，外部输入包括各种类型的外部输入，诸如用户身体的一部分、手写笔、光、热、压力等。此外，通过与诸如用户的手的人体部位接触的输入以及相邻或邻近的空间触摸(例如悬停)也可以是输入的一种形式。
输入感测层ISU可以直接设置在显示面板DP上。在本说明书中，“构成件A直接设置在构成件B上”可以表示粘合构件不设置在构成件A和构成件B之间。在本实施方式中，输入感测层ISU可以通过连续工艺与显示面板DP一起制造。然而，本公开的技术思想不限于此。例如，输入感测层ISU可以设置为单独的面板，且然后通过粘合层联接到显示面板DP。对于另一个示例，可以省略输入感测层ISU。
再次参考图1b，电子组件DC可以与非显示区域DP-NDA重叠并且设置在显示面板DP上。根据本发明，电子组件DC可以是将驱动信号传送到显示面板DP的驱动芯片。例如，电子组件DC可以基于从外部传输的控制信号生成显示面板DP的操作所需的驱动信号。电子组件DC可以将所产生的驱动信号传输到显示面板DP的电路元件层DP-CL。
根据本发明的实施方式，电子组件DC可以以超声波接合方式电连接到显示面板DP。例如，包括在电子组件DC中的凸起和包括在显示面板DP中的焊盘可以以超声波接合方式彼此接触。
图3是根据本发明实施方式的显示面板的平面图。图4a是示出图3的像素的示例的等效电路图。图4b是根据本发明实施方式的显示面板的放大剖视图。
参照图3，显示面板DP可以包括驱动电路GDC、多条信号线SGL、多个焊盘DP-PD、多个第一连接焊盘DPS-PD以及多个像素PX(以下称为像素)。像素PX设置在显示区域DP-DA上。每个像素PX包括有机发光二极管和连接到有机发光二极管的像素驱动电路。驱动电路GDC、信号线SGL、焊盘DP-PD、第一连接焊盘DPS-PD和像素驱动电路可以包括在图2中所示的电路元件层DP-CL中。
驱动电路GDC顺序地向多条栅极线GL输出栅极信号。驱动电路GDC还可以向像素PX输出其它控制信号。驱动电路GDC可以包括通过与像素PX的驱动电路相同的工艺制造的多个薄膜晶体管，例如低温多晶硅(LTPS)工艺或低温多晶氧化物(LTPO)工艺。
信号线SGL包括栅极线GL、数据线DL、电力线PL和控制信号线CSL。栅极线GL分别与像素PX中的对应像素连接，且数据线DL分别与像素PX中的对应像素PX连接。电力线PL连接到像素PX。控制信号线CSL可以向驱动电路GDC提供控制信号。
信号线SGL与显示区域DP-DA和非显示区域DP-NDA重叠。每个信号线SGL可以包括焊盘部分和线部分。线部分与显示区域DP-DA和非显示区域DP-NDA重叠。焊盘部分连接到线部分的一端。焊盘部分设置在非显示区域DP-NDA上，并且与焊盘DP-PD中的相应焊盘重叠。
在下文中，在本说明书中，在非显示区域DP-NDA中的其中设置有焊盘DP-PD的区域被定义为芯片区域NDA-DC，并且其中设置有第一连接焊盘DPS-PD的区域可以被定义为第一焊盘区域NDA-PC。
根据本发明的实施方式，图1b的电子组件DC可以安装在芯片区域NDA-DC上。焊盘DP-PD电连接到电子组件DC，以将从电子组件DC接收的电信号传输到信号线SGL。
详细地，焊盘DP-PD包括沿着第一方向DR1布置在第一行中的第一焊盘DP-PD1和沿着第一方向DR1布置在第二行中的第二焊盘DP-PD2。然而，本发明的实施方式不限于此。例如，焊盘DP-PD可以沿着第一方向DR1布置在一行中。
电路板PCB的一部分可以设置在第一焊盘区域NDA-PC上。第一连接焊盘DPS-PD电连接到电路板PCB以将从电路板PCB接收的电信号传输到焊盘DP-PD。电路板PCB可以是刚性的或柔性的。例如，当电路板PCB是柔性的时，电路板PCB可以设置为柔性印刷电路板。
电路板PCB可以包括控制显示面板DP的操作的时序控制电路。时序控制电路可以以集成芯片的形式安装在电路板PCB上。此外，尽管未示出，但电路板PCB可以包括控制输入感测层ISU的输入感测电路。
电路板PCB可以包括电连接到显示面板DP的第二连接焊盘DPS-PDz。第二连接焊盘DPS-PDz可以设置在限定在电路板PCB上的第二焊盘区域上。第二连接焊盘DPS-PDz电接合到第一连接焊盘DPS-PD。例如，第一连接焊盘DPS-PD和第二连接焊盘DPS-PDz可以通过各向异性导电膜相互电连接，或者可以以超声波接合方式相互接触。
参照图4a，显示区域DP-DA可以被定义为像素PX设置在其上的区域。每个像素PX包括有机发光二极管OLED和连接到有机发光二极管OLED的像素驱动电路。
详细地，像素PX可以包括第一晶体管T1、第二晶体管T2、电容器CP和有机发光二极管OLED。如果像素驱动电路包括开关晶体管和驱动晶体管，则是足够的，但不限于参考图4a描述的实施方式。如图4a所示，尽管第一晶体管T1和第二晶体管T2中的每一个被设置为P-MOS晶体管，但是本发明的实施方式不限于此。例如，第一晶体管T1和第二晶体管T2中的每一个可以设置为N-MOS晶体管。
第一晶体管T1连接到栅极线GL和数据线DL。有机发光二极管OLED接收从电力线PL提供的第一电力电压ELVDD和第二电力电压ELVSS。通过第二晶体管T2将第一电力电压ELVDD提供至有机发光二极管OLED的第一电极AE，并且向有机发光二极管OLED的第二电极CE提供第二电力电压ELVSS。第二电力电压ELVSS可以小于第一电力电压ELVDD。
参照图4b，显示面板DP可以包括多个绝缘层、半导体图案、导电图案、信号线等。可以以诸如涂覆、沉积等方式形成绝缘层、半导体层和导电层。此后，可以以光刻方式选择性地图案化绝缘层、半导体层和导电层。在电路元件层DP-CL和显示元件层DP-OLED中设置的半导体图案、导电图案和信号线可以以上述方式形成。在图4b的显示面板DP中，当与图4a的包括第一晶体管T1和第二晶体管T2的像素驱动电路相比时，像素驱动电路可以进一步包括元件。衬底SUB可以是支承电路元件层DP-CL和显示元件层DP-OLED的基础衬底。在本说明书中，衬底SUB也可以被描述为显示衬底。
详细地，衬底SUB可以包括合成树脂膜。合成树脂层可以包括热固性树脂。衬底SUB可以具有多层结构。例如，衬底SUB可以具有合成树脂层、粘合层和合成树脂层的三层结构。特别地，合成树脂层可以是聚酰亚胺树脂层，并且其材料没有特别限制。合成树脂层可包括丙烯酸基树脂、甲基丙烯酸基树脂、聚异戊二烯基树脂、乙烯基树脂、环氧基树脂、氨基甲酸酯基树脂、纤维素基树脂、硅氧烷基树脂、聚酰胺基树脂或二萘嵌苯基树脂中的至少一种。此外，合成树脂层可包括玻璃衬底、金属衬底或有机/无机复合衬底。
至少一个无机层可以设置在衬底SUB的顶表面上。无机层可以包括氧化物、氧化钛、氧化硅、氮氧化硅、氧化锆或氧化铪中的至少一种。无机层可以设置为多层。多层无机层可以构成阻挡层和/或缓冲层。在该实施方式中，显示面板DP可以包括缓冲层BFL。
缓冲层BFL提高了衬底SUB和半导体图案之间的接合力。缓冲层BFL可以包括氧化硅层和氮化硅层。氧化硅层和氮化硅层可以交替地层叠。
半导体图案设置在缓冲层BFL上。半导体图案可以包括多晶硅。然而，本发明的实施方式不限于此。例如，半导体图案可以包括非晶硅或金属氧化物。
图4b仅示出了半导体图案的一部分。例如，半导体图案可以在平面上进一步设置在像素PX的其它区域上。半导体图案可以按照特定的规则遍及像素PX布置。根据半导体图案是否被掺杂，半导体图案具有不同的电特性。半导体图案可以包括掺杂区和非掺杂区。掺杂区可掺杂有N型掺杂剂或P型掺杂剂。P型晶体管包括其中掺杂P型掺杂剂的掺杂区。
掺杂区可以具有比非掺杂区的电导率更大的电导率，并且基本上用作电极或信号线。非掺杂区可以基本上对应于晶体管的有源区(或沟道)。也就是说，半导体图案的一部分可以是晶体管的有源区，另一部分可以是晶体管的源极或漏极，并且另外另一部分可以是连接电极或连接信号线。
如图4b所示，可以从半导体图案形成第一晶体管T1的源极S1、有源区A1和漏极D1，并且可以从半导体图案形成第二晶体管T2的第二晶体管T2的源极S2、有源区A2和漏极D2。源极S1和S2以及漏极D1和D2在彼此相反的方向上从有源区A1和A2延伸。图4b示出了由半导体图案形成的连接信号线SCL的一部分。尽管没有特别示出，但是连接信号线SCL可以在平面上连接到第二晶体管T2的漏极D2。
第一绝缘层10设置在缓冲层BFL上。第一绝缘层10与多个像素PX共同重叠并覆盖半导体图案。第一绝缘层10可以包括无机层和/或有机层，并且具有单层结构或多层结构。第一绝缘层10可以包括氧化物、氧化钛、氧化硅、氮氧化硅、氧化锆或氧化铪中的至少一种。在该实施方式中，第一绝缘层10可以包括单层氧化硅层。稍后将描述的电路元件层DP-CL的绝缘层以及第一绝缘层10可以是无机层和/或有机层，并且可以具有单层结构或多层结构。无机层可包括上述材料中的至少一种。
栅极G1和G2设置在第一绝缘层10上。栅极G1和G2中的每一个可以是金属图案的一部分。栅极G1和G2与有源区A1和A2重叠。在掺杂半导体图案的工艺中，栅极G1和G2可以用作掩模。
覆盖栅极G1和G2的第二绝缘层20设置在第一绝缘层10上。第二绝缘层20与像素PX共同重叠。第二绝缘层20可以是无机层和/或有机层，并具有单层结构或多层结构。在该实施方式中，第一绝缘层20可以包括单层氧化硅层。
上电极UE可以设置在第二绝缘层20上。上电极UE可以与第二晶体管T2的栅极G2重叠。上电极UE可以是金属图案的一部分。栅极G2的一部分和与栅极G2的该部分重叠的上电极UE可以限定电容器CP(见图4a)。
覆盖上电极UE的第三绝缘层30设置在第二绝缘层20上。在本实施方式中，第三绝缘层30可以是单层氧化硅层。第一连接电极CNE1可以设置在第三绝缘层30上。第一连接电极CNE1可以通过穿过第一绝缘层10至第三绝缘层30的接触孔CNT-1连接到信号线SCL。
覆盖第一连接电极CNE1的第四绝缘层40设置在第三绝缘层30上。第四绝缘层40可以是单层氧化硅层。第五绝缘层50设置在第四绝缘层40上。第五绝缘层50可以是有机层。第二连接电极CNE2可以设置在第五绝缘层50上。第二连接电极CNE2可以通过穿过第四绝缘层40和第五绝缘层50的接触孔CNT-2连接到第一连接电极CNE1。
覆盖第二连接电极CNE2的第六绝缘层60设置在第五绝缘层50上。第六绝缘层60可以是有机层。第一电极AE设置在第六绝缘层60上。第一电极AE通过穿过第六绝缘层60的接触孔CNT-3连接到第二连接电极CNE2。在像素限定层PDL中限定开口OP。像素限定层PDL的开口OP暴露第一电极AE的至少一部分。
如图4b所示，显示区域DP-PA可以包括发射区域PXA和与发射区域PXA相邻的光阻挡区域NPXA。光阻挡区域NPXA可以围绕发射区域PXA。在该实施方式中，发射区域PXA可以被限定为对应于第一电极AE的区域中由开口OP暴露的部分。
空穴控制层HCL可共同设置在发射区域PXA和光阻挡区域NPXA上。空穴控制层HCL可以包括空穴传输层并且可以进一步包括空穴注入层。发射层EML设置在空穴控制层HCL上。发射层EML可以设置在对应于开口OP的区域上。也就是说，发射层EML可以形成为与每个像素分离。
电子控制层ECL设置在发射层EML上。电子控制层ECL可以包括电子传输层并且可以进一步包括电子注入层。空穴控制层HCL和电子控制层ECL可以通过使用开口掩模在多个像素中共同形成。第二电极CE设置在电子控制层ECL上。第二电极CE被设置为单个主体，并且共同设置在多个像素PX上。
绝缘层TFL设置在第二电极CE上。绝缘层TFL可以包括多个薄膜。与该实施方式类似，绝缘层TFL可以包括覆盖层CPL和薄膜封装层TFE。薄膜封装层TFE可以包括第一无机层IOL1有机层IOL2和第二无机层IOL3。
覆盖层CPL设置在第二电极CE上以与第二电极CE接触。覆盖层CPL可以包括有机材料。第一无机层IOL1设置在覆盖层CPL上以与覆盖层CPL接触。有机层IOL-2设置在第一无机层IOL1上以与第一无机层IOL1接触。第二无机层IOL3设置在有机层IOL2上以与有机层IOL2接触。
覆盖层CPL可以保护第二电极CE免受后续工艺、溅射工艺的影响，并提高有机发光二极管OLED的发射效率。覆盖层CPL的折射率可以大于第一无机层IOL1的折射率。
第一无机层IOL1和第二无机层IOL3可以保护显示元件层DP-OLED免受氧气/湿气的影响，并且有机层IOL2可以保护显示元件层DP-OLED免受诸如灰尘颗粒的杂质的影响。第一无机层IOL1和第二无机层IOL3中的每一个可以是氧化硅层、氮化硅层、氮氧化硅层和氧化硅层中的一个。根据本发明的实施方式，第一无机层IOL1和第二无机层IOL3中的每一个可以包括氧化钛层、氧化铝层等。有机层IOL2可以包括丙烯酸基有机层，但不限于此。
根据本发明的实施方式，例如LiF层的无机层可以进一步设置在覆盖层CPL和第一无机层IOL1之间。LiF层可以提高有机发光二极管OLED的发射效率。
图5是根据本发明实施方式的图3的区域AA的放大视图。图6a是沿着图5的线I-I'截取的剖视图。图6b是沿图5的线II-II'截取的剖视图。
参照图5，作为示例示出了图3所示的信号线SGL中的与非显示区域DP-NDA重叠的两条数据线DL(下文中称为“数据线”)和两个焊盘DP-PD(下文中称为“焊盘”)。尽管未示出，但图3中所示的每个信号线SGL可以具有图5中所示的结构。尽管已经描述了图3中描述的每个信号线SGL包括线部分和焊盘部分，但是线部分和焊盘部分可以设置为单独的配置。在沿着第二方向DR2的相同长度中，每个焊盘部分DL-P的表面积可以大于每个线部分DL-L的表面积。
详细地，数据线DL包括线部分DL-L和焊盘部分DL-P。在下文中，在本说明书中，数据线DL的焊盘部分DL-P被描述为信号焊盘部分，而数据线DL的线部分DL-L被描述为信号线部分。
信号焊盘部分DL-P包括第一信号焊盘部分DL-PNA和第二信号焊盘部分DL-PCA。根据本发明，第一信号焊盘部分DL-PNA和第二信号焊盘部分DL-PCA可以彼此电绝缘。第一信号焊盘部分DL-PNA和第二信号焊盘部分DL-PCA可以在一个方向上彼此面向，并且在平面上可以彼此间隔开。这里，一个方向可以是指第二方向DR2。
特别地，第一信号焊盘部分DL-PNA可以包括在平面上彼此间隔开的多个信号焊盘部SPD。根据实施方式，信号焊盘部SPD可以在第一方向DR1上延伸，并且可以具有布置成在第二方向DR2上彼此间隔预定间隔的形状。例如，尽管在图5中示出了四个信号焊盘部SPD，但是信号焊盘部SPD的数量不限于此，并且信号焊盘部SPD的数量可以各种改变。
第二信号焊盘部分DL-PCA电连接到信号线部分DL-L。第二信号焊盘部分DL-PCA可以通过信号线部分DL-L电连接到图2所示的电路元件层DP-CL。第二信号焊盘部分DL-PCA可以面向第一信号焊盘部分DL-PNA的信号焊盘部SPD中的任何一个，并且可设置为与信号线部分DL-L成一体的形状。一体的形状表示组件通过相同的工艺形成。第二信号焊盘部分DL-PCA的平面面积可以大于每个信号焊盘部SPD的平面面积。
根据本发明的实施方式，第一信号焊盘部分DL-PNA的每个信号焊盘部SPD可以保持在绝缘状态。例如，第一信号焊盘部分DL-PNA可以与第二信号焊盘部分DL-PCA电绝缘。此外，信号焊盘部SPD可以设置成在第二方向DR2上彼此隔开的结构，并且因此可以彼此绝缘。
焊盘DP-PD可以覆盖信号焊盘部分DL-P。在本说明书中，配置A覆盖配置B的含义可以是指配置A在平面上完全与配置B重叠。在下文中，在本说明书中，焊盘DP-PD将被描述为连接焊盘部分。
连接焊盘部分DP-PD可以包括与第一信号焊盘部分DL-PNA重叠的第一连接焊盘部分和与第二信号焊盘部分DL-PCA重叠的第二连接焊盘部分。实际上，第一连接焊盘部分和第二连接焊盘部分可以设置成彼此电连接的一体的形状。特别地，第二连接焊盘部分可以通过接触孔CNT与第二信号焊盘部分DL-PCA电接触。
根据本发明的实施方式，信号焊盘部分DL-P和信号线部分DL-L可以设置在图4b所示的第一绝缘层10上。也就是说，信号焊盘部分DL-P和信号线部分DL-L可以通过与栅极G1和G2相同的工艺形成在第一绝缘层10上。
详细地，参考图6a，示出了参考图4b描述的衬底SUB、缓冲层BFL和第一绝缘层10至第三绝缘层30的层叠结构。第二信号焊盘部分DL-PCA可以通过穿过第二绝缘层20和第三绝缘层30的接触孔CNT与连接焊盘部分DP-PD的第二连接焊盘部分DP-PDb电接触。
根据本发明，尽管接触孔CNT穿过两个第二绝缘层20和第三绝缘层30，但是接触孔CNT可以具有穿过至少一个绝缘层的结构。例如，信号焊盘部分DL-P和信号线部分DL-L可以设置在图4b所示的第二绝缘层20上。在这种情况下，信号焊盘部分DL-P和信号线部分DL-L可以通过与上电极UE相同的工艺形成在第二绝缘层20上。因此，第二信号焊盘部分DL-PCA可以通过穿过第三绝缘层30的接触孔CNT与连接焊盘部分DP-PD的第二连接焊盘部分DP-PDb电接触。
参照图6b，第一信号焊盘部分DL-PNA的信号焊盘部SPD设置在第一绝缘层10上，以在第二方向DR2上彼此隔开预定间隔。第二信号焊盘部分DL-PCA可以设置在第一绝缘层10上，并且可以在平面上与第一信号焊盘部分DL-PNA间隔开。
第二绝缘层20覆盖第二信号焊盘部分DL-PCA的一部分和第一信号焊盘部分DL-PNA，并且设置在第一绝缘层10上。第三绝缘层30设置在第二绝缘层20上。接触孔CNT可以与第二信号焊盘部分DL-PCA重叠，并且可以限定在第二绝缘层20和第三绝缘层30中的每一个中。根据本发明的接触孔CNT可以不与第一信号焊盘部分DL-PNA重叠。
连接焊盘部分DP-PD的第一连接焊盘部分DP-PDa可以与第一信号焊盘部分DL-PNA重叠，并且可以设置在第三绝缘层30上。连接焊盘部分DP-PD的第二连接焊盘部分DP-PDb可以通过接触孔CNT直接设置在第二信号焊盘部分DL-PCA上。也就是说，连接焊盘部分DP-PD的第二连接焊盘部分DP-PDb可以与第二信号焊盘部分DL-PCA电接触。
根据本发明的实施方式，第一连接焊盘部分DP-PDa包括沿着第二方向DR2交替地且重复地设置的第一部分P1和第二部分P2。沿着第二方向DR2以预定间隔布置的第一部分P1可以分别与信号焊盘部SPD重叠，并且第二部分P2可以不与信号焊盘部SPD重叠。
根据本发明的第一绝缘层10至第三绝缘层30中的每一个可以设置为无机膜。因此，可因信号焊盘部SPD而在第一连接焊盘部分DP-PDa的第一部分P1和第二部分P2之间出现台阶部分。第二部分P2可以具有在从第一部分P1朝向衬底SUB的方向上凹陷的形状，并且可以与两个相邻的信号焊盘部SPD之间重叠。第二部分P2的凹陷形状可以具有沿第一方向DR1延伸的形状。在下文中，由相邻的两个信号焊盘部SPD和第二部分P2限定的空间被限定为内部空间SNK。
尽管在图6b中未示出，但是第一连接焊盘部分DP-PDa的第一部分P1可以通过超声波接合与图1b所示的电子组件DC电接触。这将参考图7更详细地描述。
图7是根据本发明实施方式的显示装置的分解立体图。图8是根据本发明实施方式的电子组件的平面图。图9a是沿图8的线III-III'截取的剖视图。图9b是沿图8的线IV-IV'截取的剖视图。
参照图7，电子组件DC包括顶表面DC-US和底表面DC-DS。在本说明书中，电子组件DC的底表面DC-DS可以是面向显示面板DP的表面。
电子组件DC包括分别与设置在参考图3描述的衬底SUB上的焊盘DP-PD接触的凸起DC-BP(下文称为“凸起”)。凸起DC-BP包括沿着第一方向DR1布置在第一行中的第一凸起DC-BP1和沿着第一方向DR1布置在第二行中的第二凸起DC-BP2。第一凸起DC-BP1和第二凸起DC-BP2中的每一个可以具有从电子组件DC的底表面暴露于外部的形状。
此外，如图8所示，电子组件DC包括其上设置有凸起DC-BP的焊盘区域PA和与焊盘区域PA相邻的非焊盘区域NPA。尽管未示出，但是电子组件DC可以包括设置在非焊盘区域NPA上并连接到凸起DC-BP的信号线。
再次参考图7，第一凸起DC-BP1和第一焊盘DP-PD1通过超声波接合方式彼此电接触。第二凸起DC-BP2和第二焊盘DP-PD2通过超声波接合方式彼此电接触。在下文中，第一焊盘DP-PD1被描述为第一连接焊盘部分，且第二焊盘DP-PD2被描述为第二连接焊盘部分。尽管未示出，但是电子组件DC可以包括电路元件，该电路元件向第一凸起DC-BP1和第二凸起DC-BP2中的每一个提供电信号。
填料RS可以设置在电子组件DC和衬底SUB之间。填料RS可以围绕通过超声波接合彼此接合的凸起DC-BP和信号焊盘DP-PD的外表面，并且设置在电子组件DC和衬底SUB之间。由于填料RS设置在电子组件DC和显示面板DP之间，因此可以使凸起DC-BP和连接焊盘部分DP-PD阻隔外部空气。结果，可以防止凸起DC-BP和连接焊盘部分DP-PD被外部空气氧化。此外，在通过超声波接合将凸起DC-BP和连接焊盘部分DP-PD彼此接合之前，填料RS可以在平面上与凸起DC-BP整体地重叠。
根据本发明的实施方式，在电子组件DC和衬底SUB之间形成填料RS的工艺可以与接合电子组件DC和焊盘部分DP-PD的超声波接合工艺同时进行。
详细地说，填料RS可以设置为膜类型，并且可以设置为其固化性能根据外部热而改变的粘合树脂。例如，在填料RS的温度通过外部热从第一参考点增大到第二参考点的第一时段期间，填料RS的粘度特性可以降低。也就是说，在第一时段期间，填料RS的固化特性可能变差。此后，在填料RS的温度高于第二参考点进行增大的第二时段期间，填料RS的粘度特性可改善。即，填料RS的固化特性可以在第二时段期间改善。
特别地，在第一时段期间，电子组件DC可以通过外部压力设置在衬底SUB的芯片区域NDA-DC上。当外部压力被施加到电子组件DC时，外部热可以被传递到设置在电子组件DC和衬底SUB之间的填料RS。此外，在第一时段期间，凸起DC-BP和连接焊盘部分DP-PD可以彼此接触，并且可以执行超声波接合工艺。
参考图9a，电子组件DC包括基础衬底DC-BS、驱动焊盘部分DC-P和焊盘绝缘层DC-IL。驱动焊盘部分DC-P包括驱动焊盘DC-PD和凸起DC-BP。
基础衬底DC-BS的顶表面可对应于电子组件DC的顶表面DC-US。焊盘绝缘层DC-IL的面向显示面板DP的底表面可以对应于电子组件DC的底表面DC-DS。例如，基础衬底DC-BS可以包括硅材料。
驱动焊盘DC-PD可以设置在基础衬底DC-BS的底表面上。驱动焊盘DC-PD可以电连接到电子组件DC的电路元件(未示出)。焊盘绝缘层DC-IL可以暴露驱动焊盘DC-PD的一部分，并且可以设置在基础衬底DC-BS的底表面上。在这种情况下，可以由焊盘绝缘层DC-IL限定暴露驱动焊盘DC-PD的一部分的通孔。凸起DC-BP可以直接设置在驱动焊盘DC-PD上。根据实施方式，可以省略驱动焊盘DC-PD。
根据本发明的实施方式，凸起DC-BP可以通过超声波接合方式与连接焊盘部分DP-PD电接触。详细地，当超声振动被施加到凸起DC-BP和焊盘DP-PD之间的界面时，在界面处产生摩擦热。此外，当外部热/压力被施加到基础衬底DC-BS的顶表面时，凸起DC-BP和连接焊盘部分DP-PD之间的界面可以通过摩擦热彼此结合(或焊接)。
因此，当凸起DC-BP和连接焊盘部分DP-PD彼此电接触时，凸起DC-BP和信号焊盘部分DL-P可以彼此电连接。
而且，填料RS可以设置在焊盘绝缘层DC-IL和第三绝缘层30之间，并且可以根据外部热/压力固化。也就是说，在根据本发明的填料RS中，可以省略由于外部紫外线等引起的单独的固化过程。因此，由于省略了固化填料RS所需的时间，所以可减少显示装置DD的总处理时间。
图9b是示出电子组件DC和连接焊盘部分DP-PD通过超声波接合彼此接合的状态的视图。凸起DC-BP可以与连接焊盘部分DP-PD的第一连接焊盘部分DP-PDa重叠，并且可以不与连接焊盘部分DP-PD的第二连接焊盘部分DP-PDb重叠。如前面参考图6b所描述的，连接焊盘部分DP-PD的第一连接焊盘部分DP-PDa包括沿着第二方向DR2交替和重复设置的第一部分P1和第二部分P2。
根据本发明的实施方式，第一部分P1可以与凸起DC-BP电接触，并且第二部分P2可以不与凸起DC-BP电连接。也就是说，从电子组件DC的电路元件输出的驱动信号可以通过凸起DC-BP被传输到第一部分P1。结果，驱动信号可以通过第一部分P1和第二连接焊盘部分DP-PDb传输到第二信号焊盘部分DL-PCA。
在凸起DC-BP和第一连接焊盘部分DP-PDa之间的超声波接合之前，填料RS可以以膜型设置在电子组件DC和衬底SUB之间。在这种情况下，填料RS可以完全与连接焊盘部分DP-PD重叠，并且还可以与第三绝缘层30重叠。此后，当基于超声波接合工艺的外部热被施加到填料RS时，填料RS的粘度可以降低。结果，填料RS可以具有流动特性。
可以在将热施加到填料RS的同时将外部压力施加到凸起DC-BP。施加到凸起DC-BP的外部压力可以是凸起DC-BP与第一连接焊盘部分DP-PDa的第一部分P1接触的强度。
当凸起DC-BP通过外部压力与第一部分P1接触时，设置在凸起DC-BP和第一部分P1之间的填料RS可以通过凸起DC-BP的压力移动到另一空间。在下文中，在本说明书中，设置在凸起DC-BP和第一部分P1之间的填料RS将被描述为第一填充部分，并且与凸起DC-BP和第二部分P2之间重叠的填料RS将被描述为第二填充部分。
由于填料RS因外部热而具有流动特性，所以第一填充部分可以移动到内部空间SNK。这里，内部空间SNK可以由第一部分P1、第二部分P2和凸起DC-BP限定。
另一方面，与本发明不同，当第一部分P1在平面上具有围绕第二部分P2的结构时，内部空间不与外部空间连接。在这种情况下，当第一填充部分通过凸起DC-BP的压力移动到内部空间时，内部空间的体积可能因第一填充部分和第二填充部分彼此结合而增加。结果，在凸起DC-BP和第一连接焊盘部分DP-PDa之间发生提升，从而使电连接特性变差。
根据本发明的实施方式，内部空间SNK在第一方向DR1上延伸，并且可以连接到电子组件DC和第一连接焊盘部分DP-PDa之间的外部空间。电子组件DC和第一连接焊盘部分DP-PDa之间的外部空间可以是不与凸起DC-BP重叠的空间。由于内部空间SNK连接到外部空间，因此当第一填充部分移动到内部空间SNK时，设置在当前内部空间SNK中的第二填充部分可以移动到外部空间。设置在内部空间SNK中的第二填充部分可以沿着第一方向DR1移动到外部空间。
此外，已经描述了第二填充部分随着第一填充部分移动到内部空间SNK而移动到外部空间，但是本发明不限于此。第一填充部分的一部分也可以移动到外部空间。
如上所述，可以防止凸起DC-BP和第一连接焊盘部分DP-PDa之间由于设置在内部空间SNK中的填料RS的体积而引起的提升。这将在后面参考图14b和图14c更详细地描述。
图10a是根据本发明另一实施方式的焊盘部分的平面图。图10b是根据本发明的另一实施方式的焊盘部分的平面图。图11是根据本发明的另一实施方式的显示装置的剖视图。
参考图10a，当与图5所示的信号焊盘部分DL-P比较时，根据本发明另一实施方式的信号焊盘部分DL-Pa还可以包括第三信号焊盘部分DL-PNAz。
第三信号焊盘部分DL-PNAz可以沿着第二方向DR2以预定间隔设置。根据本发明的第三信号焊盘部分DL-PNAz可以将信号焊盘部SPD电连接到第一信号焊盘部分DL-PNA。而且，第三信号焊盘部分DL-PNAz和第一信号焊盘部分DL-PNA可以设置为一体的形状。
例如，第三信号焊盘部分DL-PNAz包括第一子焊盘部和第二子焊盘部。第一子焊盘部设置在信号焊盘部SPD中的两个相邻信号焊盘部分之间。第一子焊盘部电连接两个信号焊盘部。第一子焊盘部可以设置成多个。第二子焊盘部包括将信号焊盘部SPD之一电连接到第二信号焊盘部分DL-PCA的第二子焊盘部。
特别地，连接到图9b中讨论的外部空间的内部空间SNK可以由凸起DC-BP、第一部分P1、第二部分P2和第三信号焊盘部分DL-PNAz的第一子焊盘部来限定。
参照图10b，当与图5所示的信号焊盘部分DL-P相比时，除了第一信号焊盘部分DL-PNAk的修改结构之外，根据本发明另一实施方式的信号焊盘部分DL-Pb具有基本上相同的结构。
第一信号焊盘部分DL-PNAk包括在平面上彼此间隔开的信号焊盘部SPDk。信号焊盘部SPDk可以在第二方向DR2上延伸，并且可以沿着第一方向DR1彼此间隔预定的间隔。在这种情况下，连接到图9b中讨论的外部空间的内部空间SNK可以由凸起DC-BP、第一部分P1和第二部分P2限定。然而，在图10b的结构中，内部空间SNK可以具有在第二方向DR2上延伸的形状。
根据本发明，每个信号焊盘部SPDk可以在第二方向DR2上面向第二信号焊盘部分DL-PCA。
参照图11，凸起DC-BP包括与第一连接焊盘部分DP-PDa重叠的第一凸起部和不与第一连接焊盘部分DP-PDa重叠的第二凸起部。如图11所示，第二凸起部可以与第三绝缘层30接触。在下文中，将第二凸起部和第三绝缘层30彼此接触的区域CHK定义为检查区域。
特别地，第二凸起部的平面区域，即检查区域可以设置为凸起DC-BP的总平面区域的10％至50％。
根据本发明，在超声波接合工艺之后，可以通过检查第二凸起部和第三绝缘层30之间的接触区域的颜色来掌握第一凸起部和第一连接焊盘部分DP-PDa之间的接触可靠性。
图12是示出根据本发明实施方式的用于制造显示装置的方法的视图。图13是示出填料的特性的曲线图。
图12是显示装置DD的针对电子组件DC和显示面板DP之间的超声波接合的分解立体图。填料RS设置在电子组件DC和显示面板DP之间，并且设置为膜型。填料RS可以完全与图3所示的芯片区域NDA-DC重叠。
参照图12，可以在电子组件DC上设置热/压力机构PS，以向电子组件DC施加压力。此外，热/压力机构PS可以向设置在电子组件DC和显示面板DP之间的填料RS、凸起DC-BP和第一连接焊盘部分DP-PDa施加热。根据本发明，热/压力机构PS可以向电子组件DC施加压力并且向填料RS施加热。
另一方面，如上所述，填料RS可以根据从热/压力机构PS传递的热改变固化特性。
参照图13，曲线图的水平方向表示温度TO，且曲线图的竖直方向表示填料RS的粘度特性HD。在填料RS的温度通过外部热从第一参考点Ta增大到第二参考点Ta的第一时段期间，填料RS的粘度可以降低。例如，第一参考点Ta到第二参考点Tb的温度可以是0度或更高且30度或更低。
此后，填料RS的粘度可以在填料RS的温度高于第二参考点Tb进行增大的第二时段期间增加。即，填料RS的固化特性可以在第二时段期间改善。此外，当填料RS的温度在第三参考点Tc以上增大时，填料RS的粘度基本上不改变。也就是说，通过使用第三参考点Tc作为参考点，填料RS的固化特性可以是最高的。例如，第二参考点Tb到第三参考点Tc的温度可以是30度或更高并且190度或更低。
如上参考图9b所述，当凸起DC-BP通过热/压力机构PS的压力与第一部分P1接触时，凸起DC-BP和第一部分之间的第一填充部分P1可以移动到内部空间SNK。
根据本发明，填料RS的流动特性可以在填料RS的粘度特性降低的第一时段中保持。这是因为，当填料RS的温度进入第二时段时，填料RS的固化特性增加。
因此，在填料RS具有流动特性的第一时段期间，先前设置在内部空间SNK中的第二填充部分可以因移动到内部空间SNK的第一填充部分而移动到外部空间。
图14a是示出根据本发明实施方式的用于制造显示装置的方法的剖视图。图14b是根据本发明实施方式的显示装置的分解立体图。图14c是根据本发明实施方式的显示装置的立体图。图14d是示出根据本发明实施方式的用于制造显示装置的方法的剖视图。
参照图14a和图14b，在电子组件DC上设置热/压力机构PS，以对电子组件DC施加压力和热HTK。填料RS的粘度性能可以通过从热/压力机构PS传递的热HTK和压力来改变。此外，可以通过从热/压力机构PS传递的热HTK和压力来执行凸起DC-BP和第一连接焊盘部分DP-PDa之间的超声波接合。
由于热通过热/压力机构PS施加到填料RS，填料RS设置为膜型。结果，填料RS设置在第一连接焊盘部分DP-PDa的第一部分P1和凸起DC-BP之间。也就是说，填料RS可以不与第二部分P2接触。
如图14b所示，在超声波接合之前，填料RS可以直接设置在第一部分P1上。此外，如上所述的由第一部分P1、第二部分P2和凸起DC-BP限定的内部空间SNK可以具有在第一方向DR1上延伸的形状。
特别地，参考图14c，通过热/压力机构PS将热施加到填料RS，并且通过热/压力机构PS将压力施加到凸起DC-BP。这可以在参考图13描述的第一时段期间进行。
在第一时段期间，当凸起DC-BP通过外部压力与第一部分P1接触时，凸起DC-BP和第一部分P1之间的第一填充部分可以移动到内部空间SNK。结果，第二部分P2和设置在凸起DC-BP上的第二填充部分可以在第一方向DR1上移动。如图14c中所示，沿着第一方向DR1移动的填料RSm可以不与凸起DC-BP重叠。
尽管在图14c中未示出，填料RS可以设置在第二连接焊盘部分DP-PDb上。
此后，参考图14d，可以将超声振动UK施加到第一部分P1和凸起DC-BP之间的界面。施加到第一部分P1和凸起DC-BP之间的界面的超声振动UK可以在图13所示的第一时段的至少一个时段期间进行，并且也可以在第二时段中进行。
如上所述，在附图和说明书中公开了该实施方式。虽然使用了特定的术语，但是它们并不用于限制权利要求中描述的本发明的含义或范围，而仅用于说明本发明。因此，本领域普通技术人员将从上面理解，各种修改和其它等同实施方式也是可能的。因此，本发明的实际保护范围应由所附权利要求的技术范围来确定。
工业实用性
使用超声波接合将电子组件接合到显示面板的技术可以提高电子组件和显示面板之间的连接可靠性。因此，用于通过超声波接合将电子组件接合到显示面板的本发明具有高工业实用性。

Claims (22)

1.一种显示装置，包括：
显示衬底，在所述显示衬底上限定显示区域和与所述显示区域相邻的非显示区域；
信号焊盘部分，与所述非显示区域重叠，并且包括第一信号焊盘部分和第二信号焊盘部分，所述第二信号焊盘部分在一个方向上面向所述第一信号焊盘部分，并且在平面上与所述第一信号焊盘部分间隔开；
绝缘层，配置为覆盖所述信号焊盘部分并设置在所述显示衬底上；
连接焊盘部分，设置在所述绝缘层上并且包括第一连接焊盘部分和第二连接焊盘部分，所述第一连接焊盘部分配置成与所述第一信号焊盘部分重叠，所述第二连接焊盘部分电连接到所述第一连接焊盘部分并且通过限定在所述绝缘层中的接触孔与所述第二信号焊盘部分电接触；以及
电子组件，包括与所述第一连接焊盘部分电接触的凸起，
其中，所述第一信号焊盘部分包括在所述平面上彼此间隔开的多个信号焊盘部。
2.根据权利要求1所述的显示装置，还包括设置在所述电子组件和所述连接焊盘部分之间的填料。
3.根据权利要求2所述的显示装置，其中，所述第一连接焊盘部分包括沿着所述一个方向交替且重复设置的第一部分和第二部分，以及
所述第一部分中的每一个与所述凸起接触，并且所述第二部分中的每一个不与所述凸起接触。
4.根据权利要求3所述的显示装置，其中，所述第一连接焊盘部分的所述第一部分分别与所述信号焊盘部重叠，以及
所述第一连接焊盘部分的所述第二部分不与所述第一信号焊盘部分重叠。
5.根据权利要求3所述的显示装置，其中，所述填料设置在由所述第一部分、所述第二部分和所述凸起限定的内部空间中，以及
所述内部空间连接到所述电子组件和所述第一连接焊盘部分之间的不与所述凸起重叠的空间。
6.根据权利要求2所述的显示装置，其中，所述填料与所述绝缘层重叠。
7.根据权利要求1所述的显示装置，其中，所述信号焊盘部中的每一个在所述一个方向上布置，且在垂直于所述一个方向的另一方向上延伸。
8.根据权利要求7所述的显示装置，其中，所述信号焊盘部中的仅任一个在所述一个方向上直接面向所述第二信号焊盘部分。
9.根据权利要求7所述的显示装置，其中，所述信号焊盘部分还包括电连接到所述信号焊盘部和所述第二信号焊盘部分的第三信号焊盘部分，
所述第三信号焊盘部分包括设置在所述信号焊盘部之间的第一子焊盘部和配置为将所述信号焊盘部中的任一个连接到所述第二信号焊盘部分的第二子焊盘部，以及
所述第一信号焊盘部分和所述第三信号焊盘部分设置为一体的形状。
10.根据权利要求1所述的显示装置，其中，所述信号焊盘部中的每一个在所述一个方向上延伸，且所述信号焊盘部在与所述一个方向垂直的不同方向上布置。
11.根据权利要求10所述的显示装置，其中，所述信号焊盘部中的每一个在所述一个方向上面向所述第二信号焊盘部分。
12.根据权利要求1所述的显示装置，其中，所述第一信号焊盘部分和所述第二信号焊盘部分彼此电绝缘。
13.根据权利要求1所述的显示装置，其中，所述绝缘层包括多个子绝缘层，以及
所述接触孔穿过所述子绝缘层，且所述第二连接焊盘部分通过所述接触孔与所述第二信号焊盘部分电接触。
14.根据权利要求1所述的显示装置，其中，所述接触孔在所述平面上不与所述第一连接焊盘部分重叠。
15.根据权利要求1所述的显示装置，其中，所述凸起包括第一凸起部和第二凸起部，所述第一凸起部配置为与所述第一连接焊盘部分重叠，所述第二凸起部不与所述第一连接焊盘部分重叠，以及
所述第二凸起部与所述绝缘层的一部分接触。
16.根据权利要求15所述的显示装置，其中，所述第二凸起部的平面区域为所述凸起的总平面区域的10％至50％。
17.一种用于制造显示装置的方法，所述方法包括：
提供其上设置有焊盘部分的显示衬底、电子组件和填料，所述焊盘部分包括第一焊盘部分和第二焊盘部分，所述电子组件包括面向所述焊盘部分的所述第一焊盘部分的凸起，所述填料在所述焊盘部分和所述电子组件之间；
通过在向所述填料施加热的同时向所述电子组件施加压力，使所述凸起与所述第一焊盘部分接触；以及
向所述凸起和所述第一焊盘部分施加超声振动，
其中，所述第一焊盘部分包括在一个方向上交替且重复设置的第一部分和第二部分，以及
所述第一部分与所述凸起接触，且所述第二部分不与所述凸起接触。
18.根据权利要求17所述的方法，其中，所述填料的粘度在所述填料的温度通过所述热从第一参考点增大到第二参考点的第一时段期间降低，并且所述填料在所述填料的所述温度高于所述第二参考点进行增大的第二时段期间固化。
19.根据权利要求18所述的方法，其中，在所述第一时段期间，所述凸起与所述第一部分接触。
20.根据权利要求19所述的方法，其中，当所述凸起与所述第一部分接触时，所述凸起与所述第一部分之间的所述填料移动到所述第二部分与所述凸起之间的内部空间，以及
在所述第一时段期间，设置在所述内部空间中的所述填料移动到不与所述凸起重叠的外部空间。
21.根据权利要求18所述的方法，其中，所述施加所述超声振动在所述第一时段中的至少一个时段期间进行。
22.根据权利要求17所述的方法，其中，所述焊盘部分包括：
信号焊盘部分，设置在所述显示衬底上，且包括第一信号焊盘部分和第二信号焊盘部分，所述第二信号焊盘部分在所述一个方向上面向所述第一信号焊盘部分，并且在平面上与所述第一信号焊盘部分间隔开；以及
连接焊盘部分，覆盖所述信号焊盘部分并且设置在绝缘层上，所述绝缘层设置在所述显示衬底上，
其中，所述连接焊盘部分包括第一连接焊盘部分和第二连接焊盘部分，所述第一连接焊盘部分与所述第一焊盘部分对应且与所述第一信号焊盘部分重叠，所述第二连接焊盘部分与所述第二焊盘部分对应且通过限定在所述绝缘层中的接触孔与所述第二信号焊盘部分电接触。
CN202080068513.XA 2019-09-25 2020-08-05 显示装置及其制造方法 Pending CN114450801A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2019-0118039 2019-09-25
KR1020190118039A KR20210036437A (ko) 2019-09-25 2019-09-25 표시장치 및 이의 제조 방법
PCT/KR2020/009316 WO2021060683A1 (ko) 2019-09-25 2020-08-05 표시장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
CN114450801A true CN114450801A (zh) 2022-05-06

Family

ID=75166688

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080068513.XA Pending CN114450801A (zh) 2019-09-25 2020-08-05 显示装置及其制造方法

Country Status (4)

Country Link
US (1) US20220216177A1 (zh)
KR (1) KR20210036437A (zh)
CN (1) CN114450801A (zh)
WO (1) WO2021060683A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005062582A (ja) * 2003-08-18 2005-03-10 Hitachi Displays Ltd 表示装置
JP4851255B2 (ja) * 2006-07-14 2012-01-11 株式会社 日立ディスプレイズ 表示装置
JP5291917B2 (ja) * 2007-11-09 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR102248876B1 (ko) * 2014-12-24 2021-05-07 엘지디스플레이 주식회사 표시장치 어레이 기판 및 표시장치
KR102539031B1 (ko) * 2016-04-28 2023-06-02 삼성디스플레이 주식회사 표시 장치
US10510821B2 (en) * 2016-06-10 2019-12-17 Innovation Counsel Llp Display device
KR20180070774A (ko) * 2016-12-16 2018-06-27 삼성디스플레이 주식회사 기판, 전자 장치 및 이를 구비하는 표시 장치
KR102341124B1 (ko) * 2017-09-26 2021-12-22 삼성디스플레이 주식회사 전자패널, 표시장치, 및 그 제조 방법
KR102523979B1 (ko) * 2018-02-14 2023-04-21 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
WO2021060683A1 (ko) 2021-04-01
US20220216177A1 (en) 2022-07-07
KR20210036437A (ko) 2021-04-05

Similar Documents

Publication Publication Date Title
US11209875B2 (en) Adhesive member and display device including the same
US11194432B2 (en) Display device
US11694990B2 (en) Display device and method of manufacturing the same
US11914824B2 (en) Input sensing unit and display device having the same
US20230214040A1 (en) Input sensing unit and electronic device including the same
US20220317489A1 (en) Adhesive member and display device comprising adhesive member and method for manufacturing
US11637154B2 (en) Display device and method for manufacturing the same
US11720143B2 (en) Adhesive member, display device including the same, and method of fabricating display device
CN114450801A (zh) 显示装置及其制造方法
US20190207145A1 (en) Display device
US11422654B2 (en) Input detection unit and electronic device including same
US11550371B2 (en) Display apparatus
US11805685B2 (en) Electronic device including conductive adhesive layer
US20220406873A1 (en) Display device and method for manufacturing the same
US20220386476A1 (en) Electronic device and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination