JP2000124263A - 半導体集積装置 - Google Patents

半導体集積装置

Info

Publication number
JP2000124263A
JP2000124263A JP29570998A JP29570998A JP2000124263A JP 2000124263 A JP2000124263 A JP 2000124263A JP 29570998 A JP29570998 A JP 29570998A JP 29570998 A JP29570998 A JP 29570998A JP 2000124263 A JP2000124263 A JP 2000124263A
Authority
JP
Japan
Prior art keywords
electrode
conductive particles
film
bump
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29570998A
Other languages
English (en)
Inventor
Kazushi Oshikawa
一志 押川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP29570998A priority Critical patent/JP2000124263A/ja
Publication of JP2000124263A publication Critical patent/JP2000124263A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】突起電極とガラス基板上に形成された透明電極
とを、安定に、確実に、電気的に導通させること。 【解決手段】半導体チップ８上にＡｌ電極１を形成し、
Ａｌ電極１の表面に形成される表面保護膜２を複数箇
所、選択的に除去し、Ａｌ電極１の表面を露出し、凹状
態７ａとする。この凹状態７ａとなった表面に、バリア
メタル３を被覆し、このバリアメタル３上に、突起電極
４であるＡｕバンプを形成し、表面に複数個の凹状の溝
を形成する。この凹部７の大きさは、絶縁被膜付き導電
粒子入りフィルム（ＡＣＦ６）の絶縁被膜付き導電粒子
５ａが１個ないし複数個入るように、下地の凹状態７ａ
の大きさを調整し、ガラス基板１３に形成された透明電
極１４と突起電極４間にＡＣＦ６を挟み、熱加圧するこ
とで、ＡＣＦ６の絶縁被覆付き導電粒子５ａの絶縁被膜
５ｂを破り、導電粒子５とし、この導電粒子５を介し
て、透明電極１４と突起電極４とを導通させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、液晶表示パネル
などの表示装置に用いる、ガラス基板上に半導体チップ
を実装したＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）実装
の半導体集積装置に関する。
【０００２】
【従来の技術】各種表示装置に搭載されるＣＯＧ実装半
導体装置の中でも、液晶ディスプレイに用いられるＣＯ
Ｇモジュール（ＣＯＧで実装されたモジュールのこと）
は、薄型、軽量、部品点数の削減、接合箇所の少なさか
ら、低コスト化が実現できて、従来、よく用いられてい
るＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉ
ｎｇ）実装方式やＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃ
ｋａｇｅ）実装方式を、このＣＯＧモジュールに置き換
えることが増えている。
【０００３】図５はＡＣＦを用いた液晶表示用ＣＯＧモ
ジュールの要部断面図である。
【０００４】液晶表示用半導体チップ（以下、半導体チ
ップ８と称す）はＡｕバンプという突起電極２４を有
し、ガラス基板３３上に形成された透明電極３４と接続
される。 この接続する方法について説明する。ガラス
基板３３上に透明電極３４が形成され、その上に半導体
チップ２８の大きさ以上のＡＣＦ２６（絶縁被膜付き導
電粒子入りフィルム）を張り付け、半導体チップ２８の
突起電極２４とガラス基板３３の透明電極３４をＡＣＦ
２６を介して熱圧着する。熱圧着されたＡＣＦ２６中の
絶縁被膜付き導電粒子２５ａが、半導体チップ２８の突
起電極２４で加圧され、導電粒子を被覆している絶縁被
膜が破れて、絶縁状態から導電状態となることで行われ
る。通常、突起電極２４は半導体チップ２８上に複数個
形成される。
【０００５】液晶表示部は２枚のガラス基板３３（図５
は１枚のみを示す）に形成された透明電極３４の間に液
晶が封止されており、半導体チップ２８より透明電極１
４に送られた駆動信号により、液晶の光の透過を制御し
て表示を行うようになっている。
【０００６】図６は従来の突起電極の要部断面図であ
る。図６は図５の円内２０の拡大図で、図５の上下を逆
にした図となっている。
【０００７】半導体チップ２８上に形成した例えば、ポ
ンディングバットとなるＡｌ電極２１上に形成される表
面保護膜２２は、Ａｌ電極２１の外周部で残るように開
口される。その開口されたＡｌ電極２１の露出部に、Ｔ
ｉＷ（チタンタングステン）などのバリアメタル２３を
スパッタ法で被覆し、その上にＡｕメッキを施し、突起
電極２４であるＡｕバンプを形成する。突起電極２４の
表面層の断面形状は、端部が高く土手状となり、中央部
が凹部２７が形成される。この凹部２７はＡｕバンプ１
個に対して、１個形成される。
【０００８】半導体チップ２８を液晶パネルに実装する
とき、液晶パネルを構成するガラス基板３３に形成され
た透明電極３４上に、ＡＣＦ２６を貼付け、さらに、こ
のＡＣＦ２６上を半導体チップ２８の突起電極２４で熱
加圧する。これで、突起電極２４の凹部２７にＡＣＦ２
６内の絶縁被膜付き導電粒子２５ａが入り込み絶縁被膜
２５ｂが破れて導電粒子２５となり、突起電極２４と透
明電極３４が導通状態となる。
【０００９】
【発明が解決しようとする課題】しかし、突起電極２４
を形成するとき、突起電極２４であるＡｕバンプを形成
するためのＡｕメッキ条件によっては、本来、Ａｕバン
プの表面が凹型（凹部２７）になるところ、図７のよう
に凸型になることがある。そうすると、実装加圧のと
き、導電粒子２５が突起電極２４からこぼれ落ちて、Ａ
ｕバンプの表面に留まる導電粒子２５の数が少なくな
る。この導電粒子２５の数が５個以下になると、信頼性
よく、導通がとれなくなるといわれている。
【００１０】また、半導体チップの特性を測定するとき
に、測定用プローブ針が、Ａｕバンプの表面が凸状にな
っていると、測定用プローブ針が滑り、特性測定ができ
ない。
【００１１】この発明の目的は、前記の課題を解決し
て、突起電極とガラス基板上に形成された透明電極と
を、安定に、確実に、電気的に導通させることができる
半導体集積装置を提供することにある。
【００１２】
【課題を解決するための手段】この目的を達成するため
に、半導体チップ上に形成された突起電極と、該突起電
極と配線電極とが、絶縁膜で被覆された導電粒子が混入
されているフィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ
Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ：通称、絶縁被膜付
き導電粒子入りフィルムのこと）の導電粒子を介して電
気的に接続される半導体集積装置において、前記導電粒
子を保持する凹部を、前記突起電極の表面に、複数個形
成する構成とする。
【００１３】前記凹部が１個もしくは複数個の前記導電
粒子を保持するとよい。
【００１４】前記凹部の平面形状が円形、正方形もしく
は溝状であるとよい。
【００１５】ＡＣＦ内の絶縁被膜付き導電粒子が入る大
きさの凹部を突起電極の表面に複数個設けることで、導
電粒子のこぼれを防止でき、安定な電気的導通を信頼性
を含めて確保できる。
【００１６】
【発明の実施の形態】図１はこの発明の第１実施例の突
起電極の要部断面図である。半導体チップ８上にボンデ
ィングパッドとなるＡｌ電極１を形成し、半導体チップ
８とＡｌ電極１のそれぞれの表面に表面保護膜２を形成
する。Ａｌ電極１の表面に形成される表面保護膜２を複
数箇所、選択的に除去し、Ａｌ電極１の表面を露出す
る。複数箇所でＡｌ電極１が露出した箇所は、表面保護
膜２がないために、表面が複数箇所で凹状態７ａとな
る。この凹状態７ａとなった表面に、バリアメタル３を
スパッタで被覆し、このバリアメタル３上に、Ａｕメッ
キを施し、突起電極４であるＡｕバンプを形成する。Ａ
ｕバンプの表面は、当然、下地の凹状態を反映して、複
数個の凹部が形成される。この突起電極４であるＡｕバ
ンプの表面の凹部７の大きさは、絶縁被膜付き導電粒子
入りフィルム（ＡＣＦ６）の絶縁被膜付き導電粒子５ａ
が１個ないし複数個入るように、下地の凹状態７ａの大
きさを調整する。
【００１７】つぎに、ガラス基板１３に形成された透明
電極１４と突起電極４間にＡＣＦ６を挟み、熱加圧する
ことで、突起電極４であるＡｕバンプ表面の凹部７に入
り込んだＡＣＦ６の絶縁被覆付き導電粒子５ａは絶縁被
膜５ｂが破られ、導電粒子５となる。この導電粒子５を
介して、透明電極１４と突起電極４であるＡｕバンプと
導通する。前記したように、このＡｕバンプの表面がメ
ッキ条件で凸状となった場合でも、その凸状の表面に凹
部７が複数個形成されるために、導電粒子５はこぼれる
ことがなく、確実に凹部７に複数個入り込み、信頼性よ
く導通を確保できる。またＡｕバンプの表面に複数個の
凹部７を形成することで、Ａｕバンプの表面が適度な凹
凸状態となり、チップ試験のプロービング時にプローブ
針の滑りによる接触不良をすくなくできて、安定した試
験ができる。
【００１８】図２はこの発明の第２実施例の突起電極の
表面の要部平面図である。導電粒子が入る凹部７の平面
形状が丸型で、この凹部７は突起電極４の表面に複数個
形成される。また、溝１個に対して導電粒子が１個、そ
れぞれ入るようにしたものである。
【００１９】図３はこの発明の第３実施例の突起電極の
表面の要部平面図である。導電粒子が入る凹部７の平面
形状が正方形で、この凹部７は突起電極４の表面に複数
個形成される。また、溝１個に対して導電粒子が１個、
それぞれ入るようにしたものである。
【００２０】図４はこの発明の第４実施例の突起電極の
表面の要部平面図である。導電粒子が入る凹部７の平面
形状が溝状で、この凹部７は突起電極４の表面に複数個
形成される。また、溝１個に対して導電粒子が複数個入
るようにしたものである。
【００２１】
【発明の効果】この発明によると、突起電極の表面に複
数個の凹部を形成することで、ＡＣＦの導電粒子のこぼ
れを防止し、突起電極とＡｌ電極との導通を、安定して
確保できる。また突起電極の表面の適度な凹凸により、
プロービング時にプローブ針の滑りによる接触不良がす
くなくなることで安定した試験が可能となる。
【図面の簡単な説明】
【図１】この発明の第１実施例の突起電極の要部断面図
【図２】この発明の第２実施例の突起電極の表面の要部
平面図
【図３】この発明の第３実施例の突起電極の表面の要部
平面図
【図４】この発明の第４実施例の突起電極の表面の要部
平面図
【図５】ＡＣＦを用いた液晶表示用ＣＯＧモジュールの
要部断面図
【図６】従来の突起電極の要部断面図
【図７】従来の別の突起電極の要部断面図
【符号の説明】
１ Ａｌ電極 ２ 表面保護膜 ３ バリアメタル ４ 突起電極 ５ 導電粒子 ５ａ 絶縁被膜付き導電粒子 ５ｂ 絶縁被膜 ６ ＡＣＦ ７ 凹部 ７ａ 凹状態 ８ 半導体チップ １３ ガラス基板 １４ 透明電極 ２１ Ａｌ電極 ２２ 表面保護膜 ２３ バリアメタル ２４ 突起電極 ２５ 導電粒子 ２５ａ 絶縁被膜付き導電粒子 ２５ｂ 絶縁被膜 ２６ ＡＣＦ ２７ 凹部 ２８ 半導体チップ ３３ ガラス基板 ３４ 透明電極

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】半導体チップ上に形成された突起電極と、
    該突起電極と配線電極とが、絶縁膜で被覆された導電粒
    子が混入されているフィルム（ＡＣＦ：Ａｎｉｓｏｔｒ
    ｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ：通称、絶
    縁被膜付き導電粒子入りフィルムのこと）の導電粒子を
    介して電気的に接続される半導体集積装置において、前
    記導電粒子を保持する凹部を、前記突起電極の表面に、
    複数個形成することを特徴とする半導体集積装置。
  2. 【請求項２】前記凹部が１個もしくは複数個の前記導電
    粒子を保持することを特徴とする請求項１に記載の半導
    体集積装置。
  3. 【請求項３】前記凹部の平面形状が円形、正方形もしく
    は溝状であることを特徴とする請求項１に記載の半導体
    集積装置。
JP29570998A 1998-10-16 1998-10-16 半導体集積装置 Pending JP2000124263A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29570998A JP2000124263A (ja) 1998-10-16 1998-10-16 半導体集積装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29570998A JP2000124263A (ja) 1998-10-16 1998-10-16 半導体集積装置

Publications (1)

Publication Number Publication Date
JP2000124263A true JP2000124263A (ja) 2000-04-28

Family

ID=17824152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29570998A Pending JP2000124263A (ja) 1998-10-16 1998-10-16 半導体集積装置

Country Status (1)

Country Link
JP (1) JP2000124263A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007025710A (ja) * 2006-08-28 2007-02-01 Seiko Epson Corp 電気光学装置及び電子機器
CN100458508C (zh) * 2006-06-12 2009-02-04 友达光电股份有限公司 信号传输组件及应用其的显示装置
JP2009054833A (ja) * 2007-08-28 2009-03-12 Seiko Epson Corp 電子デバイスとその製造方法、電気光学装置および電子機器
KR100943283B1 (ko) 2003-06-30 2010-02-23 엘지디스플레이 주식회사 액정표시장치
US8253320B2 (en) 2002-04-18 2012-08-28 Seiko Epson Corporation Method of manufacturing an electric optical device in which external connection terminals are formed
JP2013153034A (ja) * 2012-01-25 2013-08-08 Ili Technology Corp ボンディングパッド及び複数のボンディングパッド構造を有する集積回路
CN105739198A (zh) * 2014-12-24 2016-07-06 乐金显示有限公司 用于显示装置的阵列基板及显示装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8253320B2 (en) 2002-04-18 2012-08-28 Seiko Epson Corporation Method of manufacturing an electric optical device in which external connection terminals are formed
US8339030B2 (en) 2002-04-18 2012-12-25 Seiko Epson Corporation Method of manufacturing an electric optical device in which external connection terminals are formed
US8796913B2 (en) 2002-04-18 2014-08-05 Seiko Epson Corporation Method of manufacturing an electric optical device in which external connection terminals are formed
KR100943283B1 (ko) 2003-06-30 2010-02-23 엘지디스플레이 주식회사 액정표시장치
CN100458508C (zh) * 2006-06-12 2009-02-04 友达光电股份有限公司 信号传输组件及应用其的显示装置
JP2007025710A (ja) * 2006-08-28 2007-02-01 Seiko Epson Corp 電気光学装置及び電子機器
JP2009054833A (ja) * 2007-08-28 2009-03-12 Seiko Epson Corp 電子デバイスとその製造方法、電気光学装置および電子機器
JP2013153034A (ja) * 2012-01-25 2013-08-08 Ili Technology Corp ボンディングパッド及び複数のボンディングパッド構造を有する集積回路
CN105739198A (zh) * 2014-12-24 2016-07-06 乐金显示有限公司 用于显示装置的阵列基板及显示装置

Similar Documents

Publication Publication Date Title
US7186584B2 (en) Integrated circuit chip, electronic device and method of manufacturing the same, and electronic instrument
US6172730B1 (en) Liquid crystal display apparatus having stepped section in glass substrate
US7977788B2 (en) Contact structure having a compliant bump and a testing area
US20110182046A1 (en) Electronic circuit device, method for manufacturing the same, and display device
JP2000332055A (ja) フリップチップ実装構造及び実装方法
JP2000124263A (ja) 半導体集積装置
JPH11135909A (ja) 電子機器及びフレキシブル配線板
JP2001264794A (ja) 液晶表示装置の製造方法
JPH10233401A (ja) 半導体装置
JPH11135567A (ja) 異方性導電膜、半導体装置の製造方法
JPH0775177B2 (ja) 接合構造
JPH05136146A (ja) 半導体装置の電極と検査方法
JPH08111437A (ja) 半導体装置の実装方法
JPH10189655A (ja) 配線基板、半導体装置及び電子部品の実装方法
JPH05303106A (ja) 液晶表示装置
JPS5887581A (ja) 液晶表示素子
JP4409070B2 (ja) 実装用基板およびそれを用いた半導体モジュール
JPS61231797A (ja) 小型電子部品取付方法
JP2001267713A (ja) テープキャリアパッケージ
JPH11185850A (ja) 回路基板の接続構造、及びその接続状態判断方法
JPH09113538A (ja) バンププローブ装置
TW546514B (en) Liquid crystal display module structure
JP2000208907A (ja) 電子部品の実装方法
JP2000040542A (ja) 異方性導電膜およびそれを用いた電極接続構造
JP2001127106A (ja) 半導体集積装置